JP4300795B2 - 半導体装置及びその検査方法 - Google Patents
半導体装置及びその検査方法 Download PDFInfo
- Publication number
- JP4300795B2 JP4300795B2 JP2002372246A JP2002372246A JP4300795B2 JP 4300795 B2 JP4300795 B2 JP 4300795B2 JP 2002372246 A JP2002372246 A JP 2002372246A JP 2002372246 A JP2002372246 A JP 2002372246A JP 4300795 B2 JP4300795 B2 JP 4300795B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal pattern
- semiconductor device
- insulating film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、半導体装置及びその検査方法に関し、特に、絶縁膜に配線溝を形成し、配線溝内に導電層を化学機械研磨(CMP)法を用いて選択的に埋め込み配線を形成する場合、CMP工程の終点を確実に判断できる確認用素子及びその検査方法に関するものである。
【0002】
【従来の技術】
従来の配線形成方法は、半導体基板上に形成された絶縁膜上にAl膜のような金属膜を堆積する。その後、金属膜上に、リソグラフィー技術を用いて配線形成用マスクとなるレジストを形成する。その後、このレジストをマスクとしてドライエッチング技術を用いて金属膜のエッチングを行い、金属配線を形成する。この場合、金属配線形成における金属膜のエッチング終点は、エッチングプロセス中のガス組成を分析する方法で容易に検出することが可能であった。
【0003】
また、従来のドライエッチングによる金属配線の形成においては、金属膜のエッチング不足による金属配線間のショートを回避するため、金属膜の膜厚分以上にオーバーエッチングすることが可能であった。
【0004】
しかしながら、近年配線抵抗を低減するために、絶縁膜に形成した配線溝内に、銅(Cu)膜のような導電層を化学機械研磨(CMP)法を用いて選択的に埋め込み配線を形成する、いわゆるダマシン配線が主流になりつつある(例えば、特許文献1参照)。
【0005】
このダマシン配線の形成方法では、半導体基板上に形成された絶縁膜上に、リソグラフィー技術を用いて配線形成用領域に開口部を有するレジストを形成する。その後、このレジストをマスクとしてエッチング技術を用いて絶縁膜を所定の深さまでエッチングして配線溝を形成する。その後、基板上の全面に、Cu膜などの金属膜を形成した後、CMP法を用いて絶縁膜上の不要な金属膜を研磨除去する。このとき、絶縁膜上に金属膜の膜厚から研磨時間を推定し、この推定した研磨時間に基づいて金属膜の研磨を行なう。これにより、配線溝に金属膜が埋め込まれたダマシン配線を形成することができる。
【0006】
【特許文献1】
特開2001−15460号公報(第4−5頁、図3)
【0007】
【発明が解決しようとする課題】
上記のような従来の埋め込み配線の形成方法では、絶縁膜上に形成された金属膜の膜厚から研磨時間を推定し、この推定から研磨時間を設定して研磨を行なっていた。
【0008】
このCMP工程における研磨終点は、目視によって確認していたが、研磨終点の正確な確認が難しいため、研磨の過不足が生じやすく、金属膜の研磨残りによる配線間ショートや、過剰研磨による埋め込み配線膜厚の薄膜化による抵抗上昇の課題を有していた。
【0009】
本発明の目的は、絶縁膜に形成した凹部内に導電層を埋め込み形成するCMP工程において、研磨終点を確実に判断できる確認用素子及びその検査方法を提供することである。
【0010】
【課題を解決するための手段】
本発明の半導体装置は、化学機械研磨工程における研磨状態を確認する確認用素子を有する半導体装置において、前記確認用素子は、半導体基板上に形成された絶縁膜と、前記絶縁膜に形成された凹部内に埋め込まれ、配線部と前記配線部に接続された配線共通接続部からなる第1の金属パターンと、前記絶縁膜に形成された凹部内に埋め込まれ、前記第1の金属パターンの前記配線部との間に前記絶縁膜を挟んで配置された第2の金属パターンと、前記配線共通接続部下の前記絶縁膜を貫通して形成された、前記配線共通接続部と前記半導体基板とを電気的に接続するコンタクトとを備えている。
【0011】
この構成によれば、第1の金属パターンはコンタクトにより電気的に半導体基板に接続されており、第2の金属パターンは第1の金属パターンの配線部との間に絶縁膜を挟んで配置されているため、第1の金属パターンと第2の金属パターンの電位コントラストを比較することにより、化学機械研磨による研磨残りを容易に確認することができる。
【0012】
上記半導体装置において、前記第1の金属パターンは、前記配線共通接続部に複数の前記配線部が櫛形形状になるように配置接続されており、前記第2の金属パターンは、前記第1の金属パターンの櫛形形状になっている前記配線部の間に配置されている。
【0013】
上記半導体装置において、少なくとも前記第1の金属パターンの前記配線部及び前記第2の金属パターンが形成されている領域の下層に、電気的に浮遊状態のダミー導電層パターンが形成されている。
【0014】
上記半導体装置において、前記第1の金属パターンの前記配線部及び前記第2の金属パターン下にダミープラグが形成されている。
【0015】
上記半導体装置の検査方法において、前記確認用素子を準備する第1の工程と、前記確認用素子の表面に、走査型電子顕微鏡を用いて一次電子を照射する第2の工程と、前記第2の工程の後に、前記第1の金属パターンの配線部と前記第2の金属パターンの電位コントラストを比較することにより、化学機械研磨工程における研磨状態を確認する第3の工程とを備えている。
【0016】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【0017】
(第1の実施形態)
図1は、本発明の第1の実施形態に係るCMP工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、(a)は平面図、(b)は(a)におけるA1−A1箇所を示す断面図、(c)は(a)におけるB1−B1箇所を示す断面図である。
【0018】
図1(a)〜図1(c)に示す本実施形態の確認用素子には、半導体基板1上に形成された絶縁膜2と、絶縁膜2に形成された半導体基板1に到達するコンタクト3と、絶縁膜2に形成された配線溝内にCMP法を用いて埋め込み形成された櫛形の第1の金属パターン4と、第1の金属パターンと同時に、絶縁膜2に形成された配線溝内にCMP法を用いて埋め込み形成された矩形の複数の第2の金属パターン5とを備えている。そして、第1の金属パターン4は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有する複数の配線部4aと、配線部4aに接続され、且つ、コンタクト3に接続されている約100μm角からなる大面積の配線共通接続部4bとで構成されている。また、第2の金属パターン5は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有し、櫛形の第1の金属パターン4における配線部4aの間に、製品となる半導体装置における最小分離幅と同等の幅の絶縁膜2を挟んで配置されている。ここで、第1の金属パターン4における配線共通接続部4bと半導体基板1とは、電気的に接続されれば良いので、コンタクト3による1段のみである必要はなく、複数段のコンタクトによって形成してもよく、また、その間に金属配線等を挿入しても良い。また、コンタクト3のサイズや個数に制限はなく、配線共通接続部4bと半導体基板1とを電気的に接続されるように配線共通接続部4b下に配置されていれば良い。また、絶縁膜2は、単層膜である必要はなく、積層膜であっても良い。
【0019】
次に、本発明に係る確認用素子を用いたCMP工程における研磨終点を確認する検査方法について説明する。
【0020】
図1に示す確認用素子の表面に、走査型電子顕微鏡(SEM)を用いて一次電子を5kVで5秒ほど照射して、半導体基板1の表面に電子を供給する。この結果、第1の金属パターン4に照射された電子は、コンタクト3を通って半導体基板1へと放出される。このとき、配線部4aに照射された電子は、配線共通接続部4bへ流れ、さらに、コンタクト3を通って半導体基板1へと放出される。一方、第2の金属パターン5は周りを絶縁膜2で囲まれており電気的に浮遊状態にあるため、第2の金属パターン5に照射された電子は、第2の金属パターン5に蓄積されていく。このため、電子が放出される第1の金属パターン4の配線部4aと電子が蓄積する第2の金属パターン5とでは、二次電子像が異なって現れるので、電位コントラストに違いが見られる。
【0021】
このように、第1の金属パターン4の配線部4aと第2の金属パターン5との間で、電位コントラストに違いがあれば、CMPにより絶縁膜上の不要な金属膜が正常に研磨除去されたことがわかる。
【0022】
一方、第1の金属パターン4の配線部4aと第2の金属パターン5との間で、電位コントラストに違いが無ければ、第2の金属パターン5が第1の金属パターン4に電気的に接続され同電位になっているためである。これにより、金属膜の研磨残りによって第1の金属パターン4と第2の金属パターン5とがショートしていることが判るため、CMP工程の異常や研磨終点に達していないことを容易に確認することができる。
【0023】
なお、本実施形態では、金属パターン4の配線部4a及び第2の金属パターン5は、それぞれ3本形成しているが、少なくとも1本ずつあれば良い。
【0024】
(第2の実施形態)
図2は、本発明の第2の実施形態に係るCMP工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、(a)は平面図、(b)は(a)におけるA2−A2箇所を示す断面図、(c)は(a)におけるB2−B2箇所を示す断面図である。
【0025】
図2(a)〜図2(c)に示す本実施形態の確認用素子には、半導体基板1上に形成された絶縁膜2と、絶縁膜2に形成された半導体基板1に到達するコンタクト3と、絶縁膜2に形成された配線溝内にCMP法を用いて埋め込み形成された櫛形の第1の金属パターン4と、第1の金属パターンと同時に、絶縁膜2に形成された配線溝内にCMP法を用いて埋め込み形成された矩形の複数の第2の金属パターン5と、第1の金属パターン4の配線部4a及び第2の金属パターン5下に電気的に浮遊状態の金属膜からなるダミー導電層パターン6とを備えている。そして、第1の金属パターン4は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有する複数の配線部4aと、配線部4aに接続され、且つ、コンタクト3に接続されている約100μm角からなる大面積の配線共通接続部4bとで構成されている。また、第2金属パターン5は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有し、櫛形の第1の金属パターン4における配線部4aの間に、製品となる半導体装置における最小分離幅と同等の幅の絶縁膜2を挟んで配置されている。ここで、第1の金属パターン4における配線共通接続部4bと半導体基板1とは、電気的に接続されれば良いので、コンタクト3による1段のみである必要はなく、複数段のコンタクトによって形成してもよく、また、その間に金属配線等を挿入しても良い。また、コンタクト3のサイズや個数に制限はなく、配線共通接続部4bと半導体基板1とを電気的に接続されるように配線共通接続部4b下に配置されていれば良い。また、絶縁膜2は、単層膜である必要はなく、積層膜であっても良い。
【0026】
この第2の実施形態では、第1の金属パターン4の配線部4aと第2の金属パターン5の下に絶縁膜2を挟んでダミー導電層パターン6が形成されている点で、第1の実施形態と異なる。このダミー導電層パターン6の大きさは、上層の配線部4aと第2の金属パターン5からなるCMP研磨終点確認パターン領域と同じかそれ以上大きければよい。
【0027】
この第2の実施形態によれば、第1の実施形態と同様な検査方法によって、CMP工程の異常や研磨終点に達していないことを容易に確認することができる。さらに、ダミー導電層パターン6によって、その上層に形成される配線部4aと第2の金属パターン5からなるCMP研磨終点確認パターン領域に研磨残りが発生しやすくなるため、配線間ショートの検出感度を向上することができる。
【0028】
(第3の実施形態)
図3は、本発明の第3の実施形態に係るCMP工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、(a)は平面図、(b)は(a)におけるA3−A3箇所を示す断面図、(c)は(a)におけるB3−B3箇所を示す断面図である。
【0029】
図3(a)〜図3(c)に示す本実施形態の確認用素子には、半導体基板1上に形成された絶縁膜2と、絶縁膜2に形成された半導体基板1に到達するコンタクト3と、絶縁膜2に形成された配線溝内にCMP法を用いて埋め込み形成された櫛形の第1の金属パターン4と、第1の金属パターンと同時に、絶縁膜2に形成された配線溝内にCMP法を用いて埋め込み形成された矩形の複数の第2の金属パターン5と、第1の金属パターン4の配線部4a及び第2の金属パターン5下に形成されたタングステンや銅などの金属膜からなるダミープラグ7とを備えている。そして、第1の金属パターン4は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有する複数の配線部4aと、配線部4aに接続され、且つ、コンタクト3に接続されている約100μm角からなる大面積の配線共通接続部4bとで構成されている。また、第2金属パターン5は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有し、櫛形の第1の金属パターン4における配線部4aの間に、製品となる半導体装置における最小分離幅と同等の幅の絶縁膜2を挟んで配置されている。ここで、第1の金属パターン4における配線共通接続部4bと半導体基板1とは、電気的に接続されれば良いので、コンタクト3による1段のみである必要はなく、複数段のコンタクトによって形成してもよく、また、その間に金属配線等を挿入しても良い。また、コンタクト3のサイズや個数に制限はなく、配線共通接続部4bと半導体基板1とを電気的に接続されるように配線共通接続部4b下に配置されていれば良い。また、絶縁膜2は、単層膜である必要はなく、積層膜であっても良い。ダミープラグ7は、上面が配線部4a又は第2金属パターン5に接続され、下面は絶縁膜2に接している。
【0030】
この第3の実施形態では、第1の金属パターン4の配線部4aと第2の金属パターン5の下に接するようにダミープラグ7が形成されている点で、第1の実施形態と異なる。このダミープラグ7は、上層の配線部4aと第2の金属パターン5に接して形成されているだけで、それ以外の半導体基板1やコンタクト3には電気的に接続されていない。なお、このダミープラグ7のサイド及び間隔は、製品となる半導体装置に形成されるコンタクトプラグと同等に設定すればよく、その密度は15%以上あれば良い。
【0031】
この第3の実施形態によれば、第1の実施形態と同様な検査方法によって、CMP工程の異常や研磨終点に達していないことを容易に確認することができる。さらに、ダミープラグ7によって、その上層に形成される配線部4aと第2の金属パターン5からなるCMP研磨終点確認パターン領域に研磨残りが発生しやすくなるため、配線間ショートの検出感度を向上することができる。
【0032】
【発明の効果】
本発明によれば、第1の金属パターンはコンタクトにより電気的に半導体基板に接続されており、第2の金属パターンは第1の金属パターンの配線部との間に絶縁膜を挟んで配置されているため、第1の金属パターンと第2の金属パターンの電位コントラストを比較することにより、化学機械研磨による研磨終点を確実に判断することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るCMP工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、
(a)は平面図
(b)は(a)におけるA1−A1箇所を示す断面図
(c)は(a)におけるB1−B1箇所を示す断面図
【図2】本発明の第2の実施形態に係るCMP工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、
(a)は平面図
(b)は(a)におけるA2−A2箇所を示す断面図
(c)は(a)におけるB2−B2箇所を示す断面図
【図3】本発明の第3の実施形態に係るCMP工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、
(a)は平面図
(b)は(a)におけるA3−A3箇所を示す断面図
(c)は(a)におけるB3−B3箇所を示す断面図
【符号の説明】
1 半導体基板
2 絶縁膜
3 コンタクト
4 第1の金属パターン
4a 配線部
4b 配線共通接続部
5 第2の金属パターン
6 ダミー導電層パターン
7 ダミープラグ
Claims (5)
- 化学機械研磨工程における研磨状態を確認する確認用素子を有する半導体装置において、
前記確認用素子は、
半導体基板上に形成された絶縁膜と、
前記絶縁膜に形成された凹部内に埋め込まれ、配線部と前記配線部に接続された配線共通接続部からなる第1の金属パターンと、
前記絶縁膜に形成された凹部内に埋め込まれ、前記第1の金属パターンの前記配線部との間に前記絶縁膜を挟んで配置された第2の金属パターンと、
前記配線共通接続部下の前記絶縁膜を貫通して形成された、前記配線共通接続部と前記半導体基板とを電気的に接続するコンタクトと
を備えていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1の金属パターンは、前記配線共通接続部に複数の前記配線部が櫛形形状になるように配置接続されており、
前記第2の金属パターンは、前記第1の金属パターンの櫛形形状になっている前記配線部の間に配置されていることを特徴とする半導体装置。 - 請求項1又は2記載の半導体装置において、
少なくとも前記第1の金属パターンの前記配線部及び前記第2の金属パターンが形成されている領域の下層に、電気的に浮遊状態のダミー導電層パターンが形成されていることを特徴とする半導体装置。 - 請求項1又は2記載の半導体装置において、
前記第1の金属パターンの前記配線部及び前記第2の金属パターン下にダミープラグが形成されていることを特徴とする半導体装置。 - 請求項1〜4のうちいずれか1項に記載の半導体装置の検査方法において、
前記確認用素子を準備する第1の工程と、
前記確認用素子の表面に、走査型電子顕微鏡を用いて一次電子を照射する第2の工程と、
前記第2の工程の後に、前記第1の金属パターンの配線部と前記第2の金属パターンの電位コントラストを比較することにより、化学機械研磨工程における研磨状態を確認する第3の工程と
を備えていることを特徴とする半導体装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002372246A JP4300795B2 (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002372246A JP4300795B2 (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004207353A JP2004207353A (ja) | 2004-07-22 |
JP4300795B2 true JP4300795B2 (ja) | 2009-07-22 |
Family
ID=32810901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002372246A Expired - Fee Related JP4300795B2 (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4300795B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005057076A1 (de) * | 2005-11-30 | 2007-05-31 | Advanced Micro Devices, Inc., Sunnyvale | Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen |
JP5251153B2 (ja) | 2008-02-07 | 2013-07-31 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP5175616B2 (ja) | 2008-05-23 | 2013-04-03 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2010025848A (ja) * | 2008-07-23 | 2010-02-04 | Sumitomo Electric Ind Ltd | 断面観察方法 |
JP5728187B2 (ja) * | 2010-09-17 | 2015-06-03 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP2015220280A (ja) * | 2014-05-15 | 2015-12-07 | 富士通株式会社 | 電子部品 |
-
2002
- 2002-12-24 JP JP2002372246A patent/JP4300795B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004207353A (ja) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI222526B (en) | Method for micro probing | |
US7317203B2 (en) | Method and monitor structure for detecting and locating IC wiring defects | |
JP2005093486A (ja) | 半導体装置の製造方法及び半導体装置 | |
US7735221B2 (en) | Method for manufacturing a multilayer wiring board | |
CN108933119A (zh) | 多向自对准多图案化 | |
JP4300795B2 (ja) | 半導体装置及びその検査方法 | |
JP2718380B2 (ja) | 半導体装置の電気特性検査パターン及び検査方法 | |
US7614147B2 (en) | Method of creating contour structures to highlight inspection region | |
JP2010098111A (ja) | 配線間不良箇所特定方法 | |
JP3468188B2 (ja) | 半導体装置とその製法 | |
JP2008098225A (ja) | 半導体装置 | |
CN107346751B (zh) | 测试结构及其形成方法以及测试方法 | |
KR100773375B1 (ko) | 프로브 팁 제조방법 | |
US9881844B2 (en) | Integrated circuits with copper hillock-detecting structures and methods for detecting copper hillocks using the same | |
US20080003819A1 (en) | Laser isolation of metal over alumina underlayer and structures formed thereby | |
JP3779307B2 (ja) | 抵抗不良評価装置、抵抗不良評価方法及び抵抗不良評価装置の製造方法 | |
JP3776068B2 (ja) | 半導体装置及びその検査方法 | |
JP2007123755A (ja) | ボイド検出装置、その製造方法及び評価方法 | |
JP2000058611A (ja) | 半導体装置の評価方法 | |
CN111668191B (zh) | 半导体结构及其制造方法与检测短路方法 | |
KR100743978B1 (ko) | 프로브 카드용 접촉 소자 및 그 제조 방법 | |
TW200414362A (en) | Forming a cap above a metal layer | |
KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
KR100480590B1 (ko) | 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법 | |
JP3440920B2 (ja) | 半導体装置の検査パターン及び半導体装置の製造工程管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051129 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |