JP2015220280A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2015220280A
JP2015220280A JP2014101477A JP2014101477A JP2015220280A JP 2015220280 A JP2015220280 A JP 2015220280A JP 2014101477 A JP2014101477 A JP 2014101477A JP 2014101477 A JP2014101477 A JP 2014101477A JP 2015220280 A JP2015220280 A JP 2015220280A
Authority
JP
Japan
Prior art keywords
wiring
wirings
electronic component
floating
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014101477A
Other languages
English (en)
Inventor
須田 章一
Shoichi Suda
章一 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014101477A priority Critical patent/JP2015220280A/ja
Publication of JP2015220280A publication Critical patent/JP2015220280A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】配線を微細化しても配線間の電界強度の増大を緩和できる技術を提供すること。
【解決手段】電子部品は、同一の層に形成される複数の配線であり、何れか一の配線1bと平行な他の配線1aの途中部分に前記一の配線1bの端部が形成される複数の配線と、前記複数の配線と同一の層に設けられる導体であり、前記他の配線1aを間に挟んで前記一の配線1bの端部に併設される導体、または、前記一の配線1bの端部を間に挟んで前記他の配線1aに併設される導体によって形成されるフローティング部2と、を有する。
【選択図】図1

Description

本願で開示する技術は、電子部品に関する。
近年、電子機器に対する小型化、高性能化及び低価格化等の要求に伴い、半導体チップの微細化や多端子化がすすめられている。また、あわせて、半導体チップを搭載する回路基板の微細化、多層化および回路基板上での電子部品の高密度実装化が進められている。そのため、半導体装置には信頼性の高い微細な樹脂埋め込み配線構造が求められている。
配線の信頼性を高める技術としては、例えば、最も外側の配線の幅をその他の配線の幅よりも太くすることで、最も外側の配線がエッチングの際に細ることを防ぐ技術が提案されている(例えば、特許文献1)。
特開2000−208881号公報 特開平2−5419号公報 特開昭63−305589号公報 特開2013−128118号公報
電子部品の配線間の電界強度は、配線ピッチを狭くすると増大する。よって、電子部品の小型化に伴って配線の微細化が進むと、配線間における電界強度の高まりにより、絶縁破壊の発生に至る可能性が高くなる。すなわち、配線の微細化が進むと、配線間の絶縁破壊により電子部品に不良が発生する可能性が高くなる。
そこで、本願は、配線を微細化しても配線間の電界強度の増大を緩和できる技術を提供することを課題とする。
本願は、次のような電子部品を開示する。
同一の層に形成される複数の配線であり、何れか一の配線と平行な他の配線の途中部分に前記一の配線の端部が形成される複数の配線と、
前記複数の配線と同一の層に設けられる導体であり、前記他の配線を間に挟んで前記一の配線の端部に併設される導体、または、前記一の配線の端部を間に挟んで前記他の配線に併設される導体によって形成されるフローティング部と、を有する、
電子部品。
上記電子部品は、配線を微細化しても配線間の電界強度の増大を緩和できる。
実施形態に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。 図1のA−A断面を例示する図である。 第1変形例に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。 第2変形例に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。 第3変形例に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。 第1比較例に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。 図4AのB−B断面を示した図の一例である。 第2比較例に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。 実施形態を基にしたシミュレーションにおける電界強度分布を例示する図である。 シミュレーション1における最大電界強度の結果を例示する図である。 第1変形例を基にしたシミュレーションのモデルを例示する図である。 第1変形例を基にしたシミュレーションにおける電界強度分布を例示する図である。 第1比較例を基にしたシミュレーションのモデルを例示する図である。 第1比較例を基にしたシミュレーションにおける電界強度分布を例示する図である。 シミュレーション2における最大電界強度の結果を例示する図である。 第3変形例を基にしたシミュレーションのモデルを例示する図である。 第3変形例を基にしたシミュレーションにおける電界強度分布を例示する図である。 第2比較例を基にしたシミュレーションのモデルを例示する図である。 第2比較例を基にしたシミュレーションにおける電界強度分布を例示する図である。 シミュレーション3における最大電界強度の結果を例示する図である。 ウェハの断面を例示する図である。 接続ポストが形成されたウェハの断面を例示する図である。 感光性絶縁膜が塗布されたウェハの断面を例示する図である。 露光、現像およびキュアを行った後のウェハの断面を例示する図である。 密着層およびメッキシード層がスパッタされたウェハの断面を例示する図である。 メッキ処理を行ったウェハの断面を例示する図である。 化学機械研磨処理後のウェハの断面を例示する図である。
以下、実施形態について説明する。以下に示す実施形態は、単なる例示であり、本開示の技術的範囲を以下の態様に限定するものではない。
<実施形態>
実施形態に係る電子部品の一例を図1〜図2に示す。図1は、実施形態に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。また、図2は、図1のA−A断面を示した図の一例である。
電子部品Eは、配線部1、フローティング部2および絶縁部3を有している。配線部1は、配線1aおよび配線1bを含む。配線1aは、本願でいう「第1の配線」の一例に相当する。また、配線1bは、本願でいう「第2の配線」の一例に相当する。配線1aおよび配線1bは、何れも同一の層に形成されている。配線1bは、配線1aや配線1bが形成される層とは異なる他層の配線1tと導通している。配線1a、配線1bおよびフロー
ティング部2の各々の間は、絶縁部3によって絶縁されている。絶縁部3は、電気的に絶縁する絶縁体であれば如何なる材料であってもよく、例えば、絶縁性樹脂を適用することが可能である。電子部品Eとしては、例えば、半導体チップを搭載した各種の電子部品を挙げることができる。電子部品Eとして半導体チップを搭載した電子部品が例示される場合、配線部1やフローティング部2、絶縁部3は、例えば、LSI(Large Scale Integration)の再配線層の一部として形成することができる。また、配線部1やフローティン
グ部2、絶縁部3は、例えば、ウェハーレベルパッケージや疑似SoC(System on Chip)の一部に形成してもよい。
なお、図1では、配線1aおよび配線1bが交互に配置されている。しかしながら、配線1aおよび配線1bは交互に配置されていなくともよい。例えば、配線1aが2本続けて並んで配置され、2本並ぶ配線1aの隣に配線1bが1本配置されてもよい。また、配線1aおよび配線1bは、互いに一定の間隔(ピッチ)で配置されていてもよいし、間隔が相違していてもよい。また、配線1bは、配線1aの途中部分4まで配線1aの脇に配線1aに沿って配線1aに平行に配置されている。しかしながら、配線1bは、配線1aの途中部分4まで配線1aの脇に配線1aに沿って配線1aに平行に配置されるものに限定されるものではない。配線1bは、例えば、一部が非直線状に形成されることにより、配線1aと部分的に非平行に配置されてもよい。途中部分4とは、同一の層に形成される複数の配線のうち何れかの配線の端部に対応する部位である。配線の端部としては、例えば、配線が形成されている層において配線が途切れている部分が挙げられる。配線が途切れている部分としては、例えば、互いに並んで配置されている複数の配線のうち何れかの配線が他層の配線と導通するが故に層内で途切れている部分が挙げられ、電気的な経路そのものが途切れている部分を意図する概念ではない。例えば、本実施形態であれば、配線1bは、配線1bの端部において配線1tと導通するが故に配線1aや配線1bが形成されている層内で途切れている。
フローティング部2は、周囲から電気的に絶縁されている導体によって形成される。図1において、フローティング部2は、絶縁部3によって配線1aおよび配線1bと電気的に絶縁されている。つまり、フローティング部2は、電気信号を伝達するものではない。フローティング部2は、配線部2が有する配線1aおよび配線1bと同一の層に形成される導体であり、配線1aを間に挟んで配線1bの端部に併設される導体によって形成される。そして、フローティング部2を形成する導体は、配線1aを基準として配線1bの端部と対称の位置に少なくとも配置される。
なお、図1において、フローティング部2は、配線1aの途中部分4において配線1aの両側のうち配線1bが配置された側の反対側のそれぞれに2本ずつ配置されている。しかしながら、フローティング部2は、1本あるいは3本以上並んで配置されていてもよい。また、フローティング部2は、配線1aの途中部分4において配線1aの両側のうち配線1bが配置された側に配置されてもよい。フローティング部2の幅は、例えば、配線1aおよび配線1bの配線幅と同じ幅にしてもよいし、或いは異なる幅にしてもよい。また、フローティング部2の間隔は、例えば、配線1aと配線1bの配線間隔と同じ間隔にしてもよいし、或いは異なる間隔にしてもよい。また、図1において、フローティング部2は、例えば、途中部分4から配線1aに沿って配線1aの配線幅以上の長さを長手方向に有する状態で図示されているが、フローティング部2はその他の寸法、形状、大きさで形成されてもよい。
<第1変形例>
上記実施形態は、例えば、以下のように変形することもできる。図3Aは、第1変形例に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。図3Aでは、実施形態と同様の配線部1および絶縁部3の他、実施形態のフローティング部2を変
形したフローティング部2aが例示されている。上述した実施形態では、フローティング部2は島状に形成されていた。一方、本第1変形例のフローティング部2aは、配線1aに沿って配線1aと平行に延在している。すなわち、本第1変形例は、フローティング部2a以外の構成要素については実施形態と同様である。よって、実施形態と同様の構成要素については、同一の符号を付し、その説明を省略する。
<第2変形例>
また、上記実施形態は、例えば、以下のように変形することもできる。図3Bは、第2変形例に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。図3Bでは、実施形態と同様のフローティング部2および絶縁部3の他、実施形態の配線部1を変形した配線部1xが例示されている。配線部1xは、実施形態に係る配線部1のように配線1bが配線1aに囲まれるのではなく、フローティング部2と配線1aとの間に配線1bを配置したものである。よって、本第2変形例において、フローティング部2を形成する導体は、配線1bの端部を間に挟んで配線1aに併設されることになる。そして、本第2変形例において、フローティング部2を形成する導体は、配線1bの端部を基準として配線1aと対称の位置に少なくとも配置される。本第2変形例は、配線部1x以外の構成要素については実施形態と同様である。
<第3変形例>
また、上記実施形態は、例えば、以下のように変形することもできる。図3Cは、第3変形例に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。図3Cでは、実施形態と同様の絶縁部3の他、第1変形例と同様のフローティング部2a、及び、第2変形例と同様の配線部1xが例示されている。すなわち、本第3変形例は、第1変形例および第2変形例を組み合わせたものであり、配線部1xおよびフローティング部2a以外の構成要素については実施形態と同様である。
上記実施形態及び各変形例に係る電子部品の配線構造について検証を行ったので、検証結果を以下に説明する。なお、以下の検証においては、フローティング部の効果について検証するため、以下のような比較例を用意した。
<第1比較例>
第1比較例に係る電子部品の一例を図4A〜図4Bに示す。図4Aは、第1比較例に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。また、図4Bは、図4AのB−B断面を示した図の一例である。図4Aでは、配線1cおよび配線1dが例示されている。配線1cおよび配線1dの各々の間は、絶縁部3aによって絶縁されている。配線1cおよび配線1dは交互に配置されている。配線1dは、配線1cの途中部分4aまで配線1cの脇に沿って配置されている。すなわち、第1比較例に係る電子部品E’には、実施形態や第1変形例の配線部1に相当するものが設けられているが、フローティング部2,2aに相当するものが省かれている。
<第2比較例>
第2比較例に係る電子部品の一例を図5に示す。図5は、第2比較例に係る電子部品が有する配線構造の一部を拡大して示した上面図の一例である。図5では、配線1cおよび配線1dが例示されているが、本第2比較例は、配線1cの周囲に配線1dが配置されており、第1比較例のように配線1dが配線1cに取り囲まれていない。すなわち、本第2比較例は、第2変形例や第3変形例の配線部1xに相当するものが設けられているが、フローティング部2,2aに相当するものが省かれている。
<シミュレーション1>
上記実施形態に係る電子部品の配線構造に相当するモデルを使ってシミュレーションを
実施し、フローティング部2による電界強度の低減効果を検討した。図6は、実施形態を基にしたシミュレーションにおける電界強度分布を例示する図である。図6では、配線1a、配線1b、フローティング部2および等電位線200が例示されている。
本シミュレーション1のモデルは、配線1aおよび配線1bの配線幅を2μm、隣り合った配線1aおよび配線1bの間隔を2μm、配線1aおよび配線1bの高さを2μmとした。また、配線1aに3.3V、配線1bに0Vの電圧を印加している。
図6において局所的に強い電界が発生する箇所は、例えば、配線1aおよび配線1bの配線間のうち途中部分4の付近(例えば、図6において、丸印の部分)である。この部分の等電位線200が密になっていることからも強い電界が発生していることがわかる。
図7は、本シミュレーション1における最大電界強度の結果を例示する図である。なお、図7では、フローティング部2の長さとして4μmおよび6μmの2パターンの結果を示している。
図7のグラフの縦軸は、配線間で発生する最大電界強度(V/m)を示している。また、図7のグラフの横軸は、フローティング部の本数を示している。本シミュレーション1では、フローティング部の本数や長さを互い違いにした幾つかのモデルについてシミュレーションを行っている。図7を参照すると、フローティング部が無い場合(「横軸」の本数0:比較例の一例に相当)、最大電界強度は1.09×10(V/m)程度となっている。一方、例えば、フローティング部を1本備え、フローティング部の長さが4μmである場合(実施形態の一例に相当)では、最大電界強度は〜1.04×10〜1.05×10(V/m)程度となっている。また、フローティング部が1本以上ある場合、0本の場合に比べて最大電界強度が何れも低いことが判る。このことから、フローティング部を設けると配線間に発生する電界強度が緩和されることがわかる。
本シミュレーション1の結果から明らかなように、実施形態では第1比較例と比較して、配線間に発生する電界強度を緩和できることが判る。よって、このような配線構造を有する実施形態の電子部品は、絶縁破壊の発生率が第1比較例よりも低減されると推定できる。従って、実施形態の電子部品であれば、配線を微細化しても配線間の電界強度の増大を緩和できる。
<シミュレーション2>
上記第1変形例に係る電子部品の配線構造に相当するモデルを使ってシミュレーションを実施し、フローティング部2aによる電界強度の低減効果を検討した。図8は、第1変形例を基にしたシミュレーションのモデルを例示する図である。図8で例示されるシミュレーションのモデルでは、第1変形例に相当するシミュレーションモデルとして電極から櫛場状に配線され、フローティング部が櫛場状の配線の長手方向に沿って延在しているモデルを採用している。図8では、クシバ配線51a、クシバ配線51b、フローティング部2a、電極52aおよび電極52bが例示されている。クシバ配線51aは、電極52aに接続され、クシバ配線51bの途中部分4cまでクシバ配線51bに沿って延在している。クシバ配線51bは、電極52bに接続され、クシバ配線51aの途中部分4bまでクシバ配線51aに沿って延在している。フローティング部2aは、クシバ配線51aおよびクシバ配線51bの外側に設けられている。フローティング部2aは、途中部分4bおよび途中部分4cの隣に少なくとも一部分が配置されている。フローティング部2aは、クシバ配線51aおよびクシバ配線51bと電気的に絶縁されている。
図9は、第1変形例を基にしたシミュレーションにおける電界強度分布を例示する図である。図9では、クシバ配線51a、クシバ配線51b、フローティング部2aおよび等
電位線200が例示されている。
本シミュレーション2における第1変形例のモデルは、クシバ配線51aおよびクシバ配線51bの配線幅を2μm、隣り合ったクシバ配線51aおよびクシバ配線51bの間隔を2μm、クシバ配線51aおよびクシバ配線51bの高さを2μmとしている。また、クシバ配線51aに3.3V、クシバ配線51bに0Vの電圧を印加している。
図9において局所的に強い電界が発生する箇所は、例えば、クシバ配線51aおよびクシバ配線51bの配線間のうち途中部分4bの付近(例えば、図9において、丸印の部分)である。この部分の等電位線200が密になっていることからも強い電界が発生していることがわかる。
図10は、第1比較例を基にしたシミュレーションのモデルを例示する図である。図10で例示されるシミュレーションのモデルでは、第1比較例に相当するシミュレーションモデルとして電極から櫛場状に配線されているモデルを採用している。図10では、クシバ配線53a、クシバ配線53b、電極54aおよび電極54bが例示されている。クシバ配線53aは、電極54aに接続され、クシバ配線53bの途中部分4dまでクシバ配線53bに沿って延在している。クシバ配線53bは、電極54bに接続され、クシバ配線53aの途中部分4eまでクシバ配線53aに沿って延在している。
図11は、第1比較例を基にしたシミュレーションにおける電界強度分布を例示する図である。図11では、クシバ配線53a、クシバ配線53bおよび等電位線200が例示されている。
本シミュレーション2における第1比較例のモデルは、クシバ配線53aおよびクシバ配線53bの配線幅を2μm、隣り合ったクシバ配線53aおよびクシバ配線53bの間隔を2μm、クシバ配線53aおよびクシバ配線53bの高さを2μmとしている。また、クシバ配線53aに3.3V、クシバ配線53bに0Vの電圧を印加している。
図11において局所的に強い電界が発生する箇所は、例えば、クシバ配線53aおよびクシバ配線53bの配線間のうち途中部分4dの付近(例えば、図11において、丸印の部分)である。この部分の等電位線200が密になっていることからも強い電界が発生していることがわかる。
図12は、本シミュレーション2における最大電界強度の結果を例示する図である。なお、図12では、フローティング部2aの突出量として0μm、1μm、2μm、3μm、4μm、8μmおよび12μmの7パターンの結果を示している。突出量とは、フローティング部2aが途中部分4bあるいは途中部分4cを超えて伸びている部分の長さである(図8を参照)。
図12のグラフの縦軸は、配線間で発生する最大電界強度(V/m)を示している。また、図12のグラフの横軸は、フローティング部の本数を示している。図12では、フローティング部の本数や長さを互い違いにした幾つかのモデルの結果を示している。図12を参照すると、フローティング部が無い場合(「横軸」の本数0:第1比較例の一例に相当)、最大電界強度は1.33×10(V/m)程度となっている。一方、フローティング部を2本備え、フローティング部の突出量が1μmである場合(第1変形例の一例に相当)では、最大電界強度は9.5×10(V/m)程度となっている。また、フローティング部が1本以上ある場合、0本の場合に比べて最大電界強度が何れも低いことが判る。このことから、フローティング部を設けると配線間に発生する電界強度が緩和されることがわかる。
本シミュレーション2の結果から明らかなように、第1変形例では第1比較例と比較して、配線間に発生する電界強度を緩和できることが判る。よって、このような配線構造を有する第1変形例の電子部品は、絶縁破壊の発生率が第1比較例よりも低減されると推定できる。従って、第1変形例の電子部品であれば、配線を微細化しても配線間の電界強度の増大を緩和できる。
<シミュレーション3>
上記第3変形例に係る電子部品の配線構造に相当するモデルを使ってシミュレーションを実施し、実施形態に係る配線部1のように配線1bが配線1aに囲まれるのではなく、フローティング部2aと配線1aとの間に配線1bを配置した場合におけるフローティング部2aによる電界強度の低減効果を検討した。図13は、第3変形例を基にしたシミュレーションのモデルを例示する図である。図13で例示されるシミュレーションのモデルでは、第3変形例に相当するシミュレーションモデルとして電極から櫛場状に配線され、フローティング部が櫛場状の配線の長手方向に沿って延在しているモデルを採用している。図13では、上記のシミュレーション2の説明において記載した第1変形例に相当するシミュレーションモデルのうち、クシバ配線51aとクシバ配線51bの順序を入れ替えたものが例示されている。すなわち、第2変形例に相当する本シミュレーションモデルは、クシバ配線51aとクシバ配線51bの順序を入れ替えた点を除き、第1変形例に相当するシミュレーションモデルと同様である。
図14は、第3変形例を基にしたシミュレーションにおける電界強度分布を例示する図である。図14では、クシバ配線51a、クシバ配線51b、フローティング部2aおよび等電位線200が例示されている。
図14において局所的に強い電界が発生する箇所は、例えば、クシバ配線51aおよびクシバ配線51bの配線間のうち途中部分4bの付近(例えば、図14において、丸印の部分)である。この部分の等電位線200が密になっていることからも強い電界が発生していることがわかる。
図15は、第2比較例を基にしたシミュレーションのモデルを例示する図である。図15で例示されるシミュレーションのモデルでは、第2比較例に相当するシミュレーションモデルとして電極から櫛場状に配線されているモデルを採用している。図15では、上記のシミュレーション2の説明において記載した第1比較例に相当するシミュレーションモデルのうち、クシバ配線53aとクシバ配線53bの順序を入れ替えたものが例示されている。すなわち、第2比較例に相当する本シミュレーションモデルは、クシバ配線53aとクシバ配線53bの順序を入れ替えた点を除き、第1比較例に相当するシミュレーションモデルと同様である。
図16は、第2比較例を基にしたシミュレーションにおける電界強度分布を例示する図である。図16では、クシバ配線53a、クシバ配線53bおよび等電位線200が例示されている。
図16において局所的に強い電界が発生する箇所は、例えば、クシバ配線53aおよびクシバ配線53bの配線間のうち途中部分4dの付近(例えば、図16において、丸印の部分)である。この部分の等電位線200が密になっていることからも強い電界が発生していることがわかる。
図17は、本シミュレーション3における最大電界強度の結果を例示する図である。なお、図17では、フローティング部2aの突出量として2μmの1パターンの結果を示し
ている。図17では、フローティング部の本数を互い違いにした幾つかのモデルの結果を示している。図17を参照すると、フローティング部が無い場合(「横軸」の本数0:第2比較例の一例に相当)、最大電界強度は1.04×10(V/m)程度となっている。一方、フローティング部を4本備え、フローティング部の突出量が2μmである場合(第3変形例の一例に相当)では、最大電界強度は9.00×10(V/m)程度となっている。また、フローティング部が1本以上ある場合、0本の場合に比べて最大電界強度が何れも低いことが判る。このことから、実施形態に係る配線部1のように配線1bが配線1aに囲まれるのではなく、フローティング部2aと配線1aとの間に配線1bが配置される場合であっても、配線間に発生する電界強度がフローティング部によって緩和されることがわかる。
本シミュレーション3の結果から明らかなように、第3変形例では第2比較例と比較して、配線間に発生する電界強度を緩和できることが判る。よって、このような配線構造を有する第3変形例の電子部品は、絶縁破壊の発生率が第2比較例よりも低減されると推定できる。従って、第3変形例の電子部品であれば、配線を微細化しても配線間の電界強度の増大を緩和できる。
<製造工程>
上記実施形態および各変形例の電子部品の配線構造は、例えば以下のような製造工程によって製造可能である。以下、図18〜図24を参照して実施形態および各変形例の配線構造の製造工程を説明する。ここでは、配線幅、配線間隔および配線の高さが2μmである微細配線構造を有するダマシン配線の製造工程を例示する。
図18は、ウェハの断面を例示する図である。ウェハ100は、LSIチップ10の表面部分にパッシベーション層11および端子パッド12が形成される。LSIチップ10は、例えば、シリコン等の半導体で形成される。パッシベーション層11は、LSIチップ10の表面を被膜することでLSIチップ10を異物から保護する。パッシベーション層11は、例えば、SiN膜で形成される。図18では、パッシベーション層11は1層で形成されている。しかしながら、パッシベーション層11は複数層で形成されていてもよい。端子パッド12はパッシベーション層11に設けられた穴部に設けられる。端子パッド12はLSIチップ10と電気的に接続されている。端子パッド12は、例えば、銅やアルミニウム等の導体で形成できる。
図19は、接続ポストが形成されたウェハの断面を例示する図である。パッシベーション層11および端子パッド12が形成された後は、接続パッド12上に接続ポスト14が設けられる。接続ポスト14は端子パッド12を介してLSIチップ10と電気的に接続されている。接続ポスト14は、例えば、銅やアルミニウム等の導体で形成できる。樹脂絶縁膜13はパッシベーション層11の表面を被膜する。樹脂絶縁膜13は、例えば、酸化膜で形成される。樹脂絶縁膜13は、配線層間の絶縁膜として機能する。
図20は、感光性絶縁膜が塗布されたウェハの断面を例示する図である。接続ポスト14が形成された後は、樹脂絶縁膜13の表面に感光性絶縁膜15が塗布される。感光性絶縁膜15は、感光した部分が溶解するポジ型あるいは感光した部分が残るネガ型のいずれを用いてもよい。感光性絶縁膜15は、例えば、樹脂で形成してもよい。感光性絶縁膜15は、例えば、JSR社のWR−1201を用いて形成することができる。感光性絶縁膜15は、ポストベーク後の厚さが2.5μmとなるように設けてもよい。
図21は、露光、現像およびキュアを行った後のウェハの断面を例示する図である。感光性絶縁膜15が塗布された後は、露光、現像およびキュアが行われ、トレンチ16が設けられる。
すなわち、感光性絶縁膜15が表面に設けられたウェハ100を、所望の配線パターンが形成されたマスクを用いて露光する。ここでは、上記実施形態や各変形例の配線部およびフローティング部に相当するパターンを含むマスクを露光に用いる。露光によって感光性絶縁膜15は光と反応し、ダマシン配線形成のための配線パターンがLSIチップ10の表面に形成される。露光に用いるマスクに形成される配線パターンは実寸通りに作成してもよいし、実寸より大きく作成してもよい。実寸通りに作成したマスクによって露光を行う場合、露光は例えば等倍となるように行う。また、実寸より大きく作成したマスクによって露光を行う場合、ステッパーを用いて縮小投影露光する。実寸より大きな配線パターンを用いることで、微細な配線パターンのマスク作成が容易になる。
露光されたウェハ100を現像液に浸し、余分な感光性絶縁膜15を除去する。現像液は、例えば、感光性絶縁膜15を溶解する薬液を用いる。現像を行うことで、ウェハ100の表面に配線パターンが現れる。
さらに、現像を行ったウェハ100をリンス液で数回すすぐ。この処理により、現像で除去しきれなかった余分な感光性絶縁膜15が除去される。リンス液は超純水が用いられてもよい。
リンス液ですすいだウェハ100にキュアが行われる。キュアは、例えば、ウェハ100を200℃で1時間加熱する処理を含む。キュアを行うことで、ウェハ100上に、例えば、配線幅2μmかつ配線高さ2.2μmのトレンチ16が形成される。
図22は、密着層およびメッキシード層がスパッタされたウェハの断面を例示する図である。トレンチ16が形成された後は、感光性絶縁膜15上に密着層17が形成される。密着層17は、メッキシード層18と感光性絶縁膜15との密着性を高める。密着層17は、例えば、チタン(Ti)で形成される。密着層17の厚みは、例えば、30〜200nm程度とすることができる。
密着層17が形成された後は、メッキシード層18が密着層17上に形成される。メッキシード層18の材料としては、例えば、メッキ処理に用いる材料と同じ材料を用いることができる。例えば、メッキ処理を銅で行う場合、メッキシード層18は銅で形成できる。メッキシード層18を設けることで、メッキ処理が容易になされる。メッキシード層18の厚みは、例えば、30〜200nm程度とすることができる。
図23は、メッキ処理を行ったウェハの断面を例示する図である。メッキシード層18が形成された後は、メッキ層19が形成される。メッキ層19は、例えば、銅等の導体で形成される。メッキ層19の厚みは、例えば、3μm以上にすることができる。
図24は、化学機械研磨(chemical mechanical polishing、CMP)処理後のウェハの断面を例示する図である。メッキ層19が形成された後は、CMP処理が行われる。CMPは、化学反応と機械的な研磨によってウェハ100の表面を平坦化する処理を含む。ここでは、例えば、Cuスラリ(例えば、日立化成株式会社製Cuスラリ HS−3C935)を用いたCuCMPを行うことができる。CMPは、例えば、感光性絶縁膜15の厚さが2μmとなるように行うことができる。図18〜図24の工程が行われることで、例えば、配線幅、配線間隔および配線の高さが2μmのダマシン配線19aが形成され、上記実施形態や各変形例に係る電子部品が有する配線構造の形成に至る。
なお、上記製造工程は、次のように変形してもよい。例えば、上記製造工程は、メッキ
シード層18を設けずに密着層17に対してメッキ層19を設ける、いわゆるダイレクトメッキを行ってもよい。また、各部の配線は、銅メッキで形成してもよいし、或いはアルミニウムで形成してもよい。また、上記実施形態や各変形例に係る電子部品の配線構造は、その他の製造工程によって形成されるものであってもよい。
E,E’・・・電子部品
1、1x・・・配線部
1a、1b、1c、1d、1t・・・配線
2、2a・・・フローティング部
3、3a・・・絶縁部
4、4a、4b、4c、4d、4e・・・途中部分
51a、51b、53a、53b・・・クシバ配線
52a、52b、54a、54b・・・電極
10・・・LSIチップ
11・・・パッシベーション層
12・・・端子パッド
13・・・樹脂絶縁膜
14・・・接続ポスト
15・・・感光性絶縁膜
16・・・トレンチ
17・・・密着層
18・・・メッキシード層
19・・・メッキ層
19a・・・ダマシン配線
100・・・ウェハ
200・・・等電位線

Claims (7)

  1. 同一の層に形成される複数の配線であり、何れか一の配線と平行な他の配線の途中部分に前記一の配線の端部が形成される複数の配線と、
    前記複数の配線と同一の層に設けられる導体であり、前記他の配線を間に挟んで前記一の配線の端部に併設される導体、または、前記一の配線の端部を間に挟んで前記他の配線に併設される導体によって形成されるフローティング部と、を有する、
    電子部品。
  2. 前記フローティング部は、前記複数の配線と同一の層に設けられる導体であり、前記他の配線を基準として前記一の配線の端部と対称の位置に配置される導体、または、前記一の配線の端部を基準として前記他の配線と対称の位置に配置される導体によって形成される、
    請求項1に記載の電子部品。
  3. 前記複数の配線は、互いに平行な第1の配線と第2の配線とを有し、
    前記第2の配線は、前記第1の配線の途中部分まで前記第1の配線に沿って延在し、
    前記フローティング部は、前記複数の配線と同一の層に設けられる導体であり、前記第1の配線を間に挟んで前記第2の配線の端部に併設される導体、または、前記第2の配線の端部を間に挟んで前記第1の配線に併設される導体によって形成される、
    請求項1または2に記載の電子部品。
  4. 前記複数の配線は、配線を複数の層に形成した積層体のうち何れかの層に形成されており、前記一の配線の端部において前記一の配線が他層の配線と導通する、
    請求項1から3の何れか一項に記載の電子部品。
  5. 前記複数の配線は、互いに一定の配線ピッチで配置され、
    前記フローティング部は、前記複数の配線と同一の層に設けられる導体であり、前記他の配線を前記配線ピッチと同じピッチで間に挟んで前記一の配線の端部に併設される導体、または、前記一の配線の端部を前記配線ピッチと同じピッチで間に挟んで前記他の配線に併設される導体によって形成される、
    請求項1から4のいずれか一項に記載の電子部品。
  6. 前記フローティング部は、前記端部の位置から前記他の配線の長手方向に沿って前記一の配線の配線幅以上の長さを有する前記導体によって形成される、
    請求項1から5のいずれか一項に記載の電子部品。
  7. 前記複数の配線は、互いに平行に形成されている、
    請求項1から6のいずれか一項に記載の電子部品。
JP2014101477A 2014-05-15 2014-05-15 電子部品 Pending JP2015220280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014101477A JP2015220280A (ja) 2014-05-15 2014-05-15 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014101477A JP2015220280A (ja) 2014-05-15 2014-05-15 電子部品

Publications (1)

Publication Number Publication Date
JP2015220280A true JP2015220280A (ja) 2015-12-07

Family

ID=54779449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014101477A Pending JP2015220280A (ja) 2014-05-15 2014-05-15 電子部品

Country Status (1)

Country Link
JP (1) JP2015220280A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338043A (ja) * 1989-07-05 1991-02-19 Hitachi Ltd 半導体集積回路装置
JP2004079857A (ja) * 2002-08-20 2004-03-11 Toshiba Corp 半導体装置
JP2004207353A (ja) * 2002-12-24 2004-07-22 Matsushita Electric Ind Co Ltd 半導体装置及びその検査方法
JP2009044080A (ja) * 2007-08-10 2009-02-26 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338043A (ja) * 1989-07-05 1991-02-19 Hitachi Ltd 半導体集積回路装置
JP2004079857A (ja) * 2002-08-20 2004-03-11 Toshiba Corp 半導体装置
JP2004207353A (ja) * 2002-12-24 2004-07-22 Matsushita Electric Ind Co Ltd 半導体装置及びその検査方法
JP2009044080A (ja) * 2007-08-10 2009-02-26 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Similar Documents

Publication Publication Date Title
US9595496B2 (en) Integrated device package comprising silicon bridge in an encapsulation layer
JP2008258258A (ja) 半導体装置
JP5610905B2 (ja) 半導体装置
JP2012069585A (ja) 半導体装置およびその製造方法
TW200937545A (en) Semiconductor device and a method of manufacturing the same
JP6142499B2 (ja) 配線構造及びその製造方法
JP6303137B2 (ja) 半導体装置
US9362245B2 (en) Package structure and fabrication method thereof
JP2016129161A (ja) 半導体装置
JP2006287094A (ja) 半導体装置及びその製造方法
JP5465894B2 (ja) 半導体装置
JP2018093129A (ja) 半導体装置
JP2015220280A (ja) 電子部品
JP2008218494A (ja) 半導体装置およびその製造方法
JP5414219B2 (ja) ウエハレベルcspにおける絶縁性テスト方法及びこれに用いるtegパターン
JP5910151B2 (ja) 配線構造及びその製造方法並びに電子装置及びその製造方法
JP2004022653A (ja) 半導体装置
WO2023013190A1 (ja) 半導体装置およびその製造方法
JP2011176345A (ja) 半導体装置
JP5320264B2 (ja) 半導体装置の製造方法
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP6094320B2 (ja) 半導体装置及びその製造方法
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5970277B2 (ja) 半導体装置
JP2016157839A (ja) 配線基板と半導体装置及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180327