JP5610905B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置、特に、埋め込み形成されたパッド構造を有する半導体装置に関する。

半導体装置の微細化に伴って、ダマシン法を用いて配線構造が形成されるようになってきている。

図１３（ａ）は、第１従来例に係る半導体装置の平面図であり、図１３（ｂ）は、図１３（ａ）におけるＡ−Ａ線の断面図である。

図１３（ａ）及び（ｂ）に示すように、半導体基板（図示省略）上に絶縁層１８、２６及び２７が順次形成されている。絶縁層２７には、バリアメタル２０ａを挟んでボンディングパッド２１が埋め込まれている。ここで、図示は省略しているが、絶縁層２７には、ボンディングパッド２１と電気的に接続する最上層配線が形成されていると共に、絶縁層１８及び２６には、当該最上層配線と下層配線とを接続するビアが形成されている。絶縁層２７上及びボンディングパッド２１上には絶縁層２２が形成されている。絶縁層２２には、ボンディングパッド２１の上面が露出するように開口部２３が形成されている。

ダマシン法を用いてボンディングパッド２１を形成する場合、ＣＭＰ（chemical mechanical polishing ）技術が用いられる。ところが、ＣＭＰ技術が用いてボンディングパッド２１を形成すると、図１３（ｂ）に示すように、ボンディングパッド２１の中央部が過剰にエッチングされてしまい、ボンディングパッド２１が皿状になるディッシング（ｄｉｓｈｉｎｇ）が生じる。

図１４（ａ）及び（ｂ）は、第１従来例に係る半導体装置においてディッシングが生じる様子を示す図である。まず、図１４（ａ）に示すように、絶縁層２７に溝１９ｂを形成した後、溝１９ｂの壁面及び底面を覆うように絶縁層２７上にバリアメタル２０ａを形成し、その後、溝１９ｂが埋まるようにバリアメタル２０ａ上に金属膜２１’を形成する。次に、図１４（ｂ）に示すように、ＣＭＰを用いて、溝１９ｂからはみ出た金属膜２１’及びバリアメタル２０ａを除去する。ここで、ＣＭＰは、機械的に金属膜２１’をエッチングするのみならず、化学的にも金属膜２１’をエッチングする。従って、溝１９ｂに金属膜２１’を残すことによって、１００μｍ×１００μｍ程度の大きさを持つボンディングパッド２１を形成しようとすると、溝１９ｂの中央部の金属膜２１’は、主として化学的エッチングにより過剰にエッチングされてしまい、ディッシングが生じる。

それに対して、このディッシングを防止しつつダマシン法を用いてパッド構造を形成する技術が提案されている（特許文献１等参照）。

図１５（ａ）は、特許文献１に開示されている第２従来例に係る半導体装置の平面図であり、図１５（ｂ）は、図１５（ａ）におけるＡ−Ａ線の断面図である。

図１５（ａ）及び（ｂ）に示すように、半導体基板（図示省略）上に絶縁層１８、２６及び２７が順次形成されている。絶縁層２７には、バリアメタル２０ａを挟んでボンディングパッド２１が埋め込まれている。ここで、ＣＭＰ時におけるディッシングを防止するために、ボンディングパッド２１は格子状に形成されている。尚、図示は省略しているが、絶縁層２７には、ボンディングパッド２１と電気的に接続する最上層配線が形成されていると共に、絶縁層１８及び２６には、当該最上層配線と下層配線とを接続するビアが形成されている。絶縁層２７上及びボンディングパッド２１上にはエッチングストッパ層２９及び絶縁層（パッシベーション層）２２が形成されている。エッチングストッパ層２９は、絶縁層２７及びパッシベーション層２２を構成する材料に対して選択的にエッチングできるような材料から構成されている。エッチングストッパ層２９及びパッシベーション層２２には、ボンディングパッド２１の上面が露出するように開口部２３が形成されている。

図１５（ａ）及び（ｂ）に示す第２従来例に係る半導体装置によると、ボンディングパッド２１が格子状に形成されているため、ＣＭＰ技術を用いてボンディングパッド２１を形成する場合、ボンディングパッド２１に、過剰にエッチングされる部分が生じることがないので、ディッシングを有効に防止することができる。

特開平１０−６４９３８号公報

しかしながら、第２従来例には以下のような問題がある。図１６（ａ）及び（ｂ）は、第２従来例の問題点を説明する図である。ここで、図１６（ａ）は、図１５（ａ）におけるＡ−Ａ線の断面と対応し、図１６（ｂ）は、図１５（ａ）におけるＢ−Ｂ線の断面構成と対応する。

図１６（ａ）及び（ｂ）に示すように、絶縁層２７に格子状の溝１９ｂを形成した後、当該格子状の溝１９ｂの壁面及び底面を覆うように絶縁層２７上にバリアメタル２０ａを形成し、その後、バリアメタル２０ａ上に、ボンディングパッド２１となる金属膜２１’を形成する。

ここで、図１６（ａ）に示す断面構成において、溝１９ｂがちょうど埋まるように金属膜２１’を形成したとすると、図１６（ｂ）に示す断面構成においては、格子の交差部分や格子の各ラインの中央部等で溝１９ｂに金属膜２１’の埋め込み不良が生じる。

逆に、図１６（ｂ）に示す断面構成において、溝１９ｂが完全に埋まるように金属膜２１’を形成したとすると、絶縁層２７上等で金属膜２１’の厚さが増大する結果、金属膜２１’に対するＣＭＰに要する時間が増大してしまうという別の問題が発生する。

前記に鑑み、本発明は、ディッシング及び埋め込み不良のないパッド構造を短時間で安定して形成できるようにすることを目的とする。

前記の目的を達成するために、本発明に係る半導体装置は、基板上に形成された第１の絶縁膜と、前記第１の絶縁膜に埋め込み形成されたパッドと、前記第１の絶縁膜上に形成されており、且つ前記パッドの少なくとも一部分の上に開口部を有する第２の絶縁膜とを備え、前記パッドは複数のパッド配線を含み、前記複数のパッド配線のうち互いに隣り合う配線同士を電気的に接続するように配線接続部が設けられており、前記複数のパッド配線のそれぞれの幅は、前記複数のパッド配線のそれぞれの高さよりも小さく且つ前記配線接続部の幅よりも大きい。

本発明に係る半導体装置によると、複数のパッド配線からパッドが構成されているため、個々のパッド配線の寸法をパッド領域の寸法と比較して小さく設定することができる。このため、ＣＭＰを用いてパッドを形成する際に、各パッド配線に、過剰にエッチングされる部分が生じることがないので、ディッシングを有効に防止することができる。

また、本発明に係る半導体装置によると、各パッド配線の幅（パッド配線の延びる方向に対して垂直な方向の寸法：以下同じ）は、各パッド配線の高さ（パッド配線となる導電膜の厚さ：以下同じ）よりも小さい。言い換えると、各パッド配線が埋め込まれる溝の幅は、当該溝の深さよりも小さい。このため、当該溝内にパッド配線となる導電膜を成膜する際に、当該溝の両壁面上に堆積される導電膜の厚さがパッド配線幅の半分程度の厚さになれば、当該溝内を導電膜によって埋め込むことができる。従って、埋め込み後にＣＭＰされる導電膜の厚さを低減できるので、パッド配線を短時間で安定して形成することができる。

また、本発明に係る半導体装置によると、隣り合うパッド配線同士を電気的に接続するように配線接続部が設けられているため、各パッド配線に電位のバラツキが生じることを防止できる。ここで、各パッド配線の幅と比較して、配線接続部の幅（パッド配線の接続方向に対して垂直な方向の寸法：以下同じ）が小さく設定されているため、同一幅の格子形状に形成された従来のパッド構造のように格子の交差部分等でパッド用導電膜の埋め込み不良が生じる事態を回避することができる。尚、パッド上に、パッド配線同士を電気的に接続する導電層が形成されているような場合には、配線接続部を設けなくてもよい。

本発明に係る半導体装置において、前記複数のパッド配線のそれぞれの高さは、前記複数のパッド配線のそれぞれの幅の１．５倍以上で且つ５倍以下であってもよい。このようにすると、パッド配線用溝の深さと比較して比較的薄い導電膜によってパッド配線用溝を埋め込むことができると共に、パッド配線用溝のアスペクト比が高くなりすぎることに起因するボイドの発生やシード層の不均一性を防止できる。

本発明に係る半導体装置において、前記配線接続部の幅は、前記複数のパッド配線のそれぞれの幅の３／４倍以下であってもよい。このようにすると、パッド配線と配線接続部との接続部分でパッド用導電膜の埋め込み不良が生じる事態を回避することができる。

本発明に係る半導体装置において、前記複数のパッド配線の配置間隔は、前記複数のパッド配線のそれぞれの幅よりも小さくてもよい。このようにすると、パッド領域におけるパッド配線の面積率を大きくすることができるので、パッドの抵抗を小さくすることができる。具体的には、前記複数のパッド配線の配置間隔は、前記複数のパッド配線のそれぞれの幅の３／４倍以下であってもよい。

本発明に係る半導体装置において、前記互いに隣り合う配線同士の間に少なくとも２つ以上の前記配線接続部が設けられており、前記配線接続部の配置間隔は、前記複数のパッド配線のそれぞれの幅の２倍以上であってもよい。このようにすると、パッド配線と配線接続部との接続部分でパッド用導電膜の埋め込み不良が生じる事態を回避することができる。

本発明に係る半導体装置において、前記互いに隣り合う配線のそれぞれの前記配線接続部が設けられている側面の反対側の側面における前記配線接続部に対応する位置には、他の配線接続部が設けられていなくてもよい。このようにすると、パッド配線と配線接続部との接続部分でパッド用導電膜の埋め込み不良が生じる事態を回避することができる。

本発明に係る半導体装置において、前記開口部内に位置する部分の前記第１の絶縁膜の上面は、前記複数のパッド配線の上面よりも低くてもよい。このようにすると、複数のパッド配線からなるパッドに対して、安定したワイヤボンディングを行うことができる。この場合、前記開口部内に位置する部分の前記第１の絶縁膜の上面は、前記開口部の外側に位置する部分の前記第１の絶縁膜の上面よりも低くてもよい。すなわち、第２の絶縁膜に開口部を形成するためのエッチングにおいて、開口部内に位置する部分の第１の絶縁膜がオーバーエッチングされてもよい。

本発明に係る半導体装置において、前記開口部の側壁の少なくとも一部分は、前記複数のパッド配線のうちの１つ以上の配線における幅方向の中央部上に位置していてもよい。このようにすると、フォトリソグラフィ等の精度に起因して開口部端がパッド配線上から若干ずれてしまい、その結果、開口部端とパッド配線との間の第１の絶縁膜に埋め込み不可能な細いスリットが形成されてしまう事態を回避できるので、加工安定性を向上させることができる。

本発明に係る半導体装置において、前記パッドの前記一部分と電気的に接続するように前記開口部に導電層が形成されていてもよい。このようにすると、導電層を介して、外部との電気的接続を容易に行うことができる。また、隣り合うパッド配線同士を導電層を介して電気的に接続することによって、各パッド配線に電位のバラツキが生じることを防止できる。また、パッド領域の下側に配置されたトランジスタ等の素子にワイヤボンディング時等に作用する応力を緩和することができる。また、この場合、前記導電層は、前記開口部に隣接する部分の前記第２の絶縁膜上にも形成されていてもよい。

本発明に係る半導体装置において、前記第１の絶縁膜に埋め込み形成された回路配線をさらに備え、前記回路配線の幅は、前記回路配線の高さよりも小さくてもよい。このようにすると、回路配線が埋め込まれる溝の幅が、当該溝の深さよりも小さくなるため、当該溝内に回路配線となる導電膜を成膜する際に、当該溝の両壁面上に堆積される導電膜の厚さが当該溝の半分程度の厚さになれば、当該溝内を導電膜によって埋め込むことができる。従って、埋め込み後にＣＭＰされる導電膜の厚さを低減できるので、回路配線を短時間で安定して形成することができる。尚、回路配線の幅とは、回路配線の延びる方向に対して垂直な方向の寸法を意味し、回路配線の高さとは、回路配線となる導電膜の厚さを意味する。また、前記パッドと前記回路配線とは、前記第１の絶縁膜よりも下側に形成された他の配線によって電気的に接続されていてもよいし、又は、前記パッドと前記回路配線とは、前記複数のパッド配線の少なくとも一部分を延長して前記回路配線と接続させることによって、電気的に接続されていてもよい。

本発明に係る半導体装置において、前記複数のパッド配線はそれぞれ、ライン形状を有していてもよい。このようにすると、複数のパッド配線を容易に形成することができる。

本発明に係る半導体装置において、前記複数のパッド配線はそれぞれ、リング形状を有していてもよい。このようにすると、パッド全体としての電気的抵抗を低減できると共に、当該抵抗の方向性も低減できる。また、最外周のパッド配線がリング形状を有しているため、どの方向に対してもパッドから低抵抗で配線を引き出すことができる。すなわち、前記複数のパッド配線のうち最も外側に位置する配線から他の配線が引き出されていてもよい。また、前記リング形状は、８角形又は円形であってもよい。ここで、各パッド配線がより円形に近い（つまり、より多数の角を持つ）形状を有していると、各パッド配線の屈曲が緩やかになるので、パッド配線用溝の屈曲部での導電膜の埋め込み性（例えばメッキ法等による埋め込み性）が向上し、それにより、パッド配線形成を安定して行うことができる。また、各パッド配線が四角形状であるとした場合と比較して、同程度の面積を持つパッド配線をより小さいパッド領域に配置することができる。

本発明に係る半導体装置において、前記複数のパッド配線はそれぞれ、前記開口部の中央側にコーナーを有し且つ当該コーナーから前記開口部の外側に向けて２方向に延びていてもよい。このようにすると、パッド領域の外側から、各パッド配線に対して引き出し配線を屈曲部なく接続させることができるため、当該引き出し配線の配線幅を各パッド配線の配線幅と同程度に設定することができるので、引き出し配線抵抗を小さくすることができる。

本発明によると、ディッシング及び埋め込み不良のないパッド構造を短時間で安定して形成することができる。

図１（ａ）は、第１の実施形態に係る半導体装置の断面図であり、図１（ｂ）は、第１の実施形態に係る半導体装置の平面図である。 図２（ａ）及び（ｂ）はそれぞれ、図１（ｂ）におけるＢ−Ｂ線及びＣ−Ｃ線の断面構成の一部を示す図である。 図３（ａ）は、第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図であり、図３（ｂ）は、第１の実施形態に係る半導体装置の製造方法の一工程を示す平面図である。 図４（ａ）は、第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図であり、図４（ｂ）は、第１の実施形態に係る半導体装置の製造方法の一工程を示す平面図である。 図５（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図６（ａ）は、第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図であり、図６（ｂ）は、第１の実施形態に係る半導体装置の製造方法の一工程を示す平面図である。 図７は、第１の実施形態の変形例に係る半導体装置の断面図である。 図８（ａ）は、第１の実施形態の変形例に係る半導体装置の断面図であり、図８（ｂ）は、第１の実施形態の変形例に係る半導体装置の平面図である。 図９は、第１の実施形態に係る半導体装置の効果を説明する図である。 図１０（ａ）は、第２の実施形態に係る半導体装置の平面図であり、図１０（ｂ）は、図１０（ａ）におけるＡ−Ａ線の断面図である。 図１１（ａ）は、第２の実施形態の変形例に係る半導体装置の平面図であり、図１１（ｂ）は、図１１（ａ）におけるＡ−Ａ線の断面図である。 図１２（ａ）は、第３の実施形態に係る半導体装置の平面図であり、図１２（ｂ）は、図１２（ａ）におけるＡ−Ａ線の断面図である。 図１３（ａ）は、第１従来例に係る半導体装置の平面図であり、図１３（ｂ）は、図１３（ａ）におけるＡ−Ａ線の断面図である。 図１４（ａ）及び（ｂ）は、第１従来例に係る半導体装置においてディッシングが生じる様子を示す図である。 図１５（ａ）は、第２従来例に係る半導体装置の平面図であり、図１５（ｂ）は、図１５（ａ）におけるＡ−Ａ線の断面図である。 図１６（ａ）及び（ｂ）は、第２従来例の問題点を説明する図である。

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図面を参照しながら説明する。

図１（ａ）は、第１の実施形態に係る半導体装置の断面図であり、図１（ｂ）は、第１の実施形態に係る半導体装置の平面図である。ここで、図１（ａ）は、図１（ｂ）におけるＡ−Ａ線の断面図に相当する。また、図２（ａ）及び（ｂ）はそれぞれ、図１（ｂ）におけるＢ−Ｂ線及びＣ−Ｃ線の断面構成の一部を示している。

図１（ａ）に示すように、回路領域Ｒｃ及びパッド領域Ｒｐを有する半導体基板１００上に例えば厚さ１５０ｎｍ程度のＴＥＯＳ（tetraethylorthosilicate ）膜等の絶縁膜１０１及び例えば厚さ１５０ｎｍ程度のＦＳＧ（fluorosilicate glass（fuluorinate silicate glass））膜又は低誘電率（ｌｏｗ−ｋ）膜等の絶縁膜１０２が順次形成されている。回路領域Ｒｃの絶縁膜１０２中には配線１０３ｃが埋め込まれている。配線１０３ｃは、絶縁膜１０２に形成された配線溝の壁面及び底面を覆うバリアメタル１０３ｃ１と、当該配線溝を埋めるようにバリアメタル１０３ｃ１上に形成された銅膜１０３ｃ２とからなる。パッド領域Ｒｐの絶縁膜１０２中には配線１０３ｐが埋め込まれている。配線１０３ｐは、絶縁膜１０２に形成された配線溝の壁面及び底面を覆うバリアメタル１０３ｐ１と、当該配線溝を埋めるようにバリアメタル１０３ｐ１上に形成された銅膜１０３ｐ２とからなる。尚、バリアメタル１０３ｃ１及び１０３ｐ１は、例えば例えばＴａ膜とＴａＮ膜との積層体（厚さ２０〜５０ｎｍ程度）からなる。

また、図１（ａ）に示すように、配線１０３ｃ上及び配線１０３ｐ上を含む絶縁膜１０２上には、例えば厚さ５０ｎｍ程度のＳｉＮ膜等の絶縁膜１０４Ａ、例えば厚さ２５０ｎｍ程度のＴＥＯＳ膜等の絶縁膜１０４Ｂ、及び例えば厚さ２５０ｎｍ程度のＦＳＧ膜又はｌｏｗ−ｋ膜等の絶縁膜１０５が順次形成されている。回路領域Ｒｃの絶縁膜１０４Ａ、１０４Ｂ、１０５中には配線１０６ｃが埋め込まれている。配線１０６ｃは、絶縁膜１０４Ａ、１０４Ｂ、１０５に形成されたデュアルダマシン構造の配線溝の壁面及び底面を覆うバリアメタル１０６ｃ１と、当該配線溝を埋めるようにバリアメタル１０６ｃ１上に形成された銅膜１０６ｃ２とからなる。また、配線１０６ｃは、絶縁膜１０４Ａ、１０４Ｂ中に形成されたビア部を有しており、当該ビア部を介して配線１０３ｃと電気的に接続されている。パッド領域Ｒｐの絶縁膜１０４Ａ、１０４Ｂ、１０５中には配線１０６ｐが埋め込まれている。配線１０６ｐは、絶縁膜１０４Ａ、１０４Ｂ、１０５に形成されたデュアルダマシン構造の配線溝の壁面及び底面を覆うバリアメタル１０６ｐ１と、当該配線溝を埋めるようにバリアメタル１０６ｐ１上に形成された銅膜１０６ｐ２とからなる。また、配線１０６ｐは、絶縁膜１０４Ａ、１０４Ｂ中に形成されたビア部を有しており、当該ビア部を介して配線１０３ｐと電気的に接続されている。尚、バリアメタル１０６ｃ１及び１０６ｐ１は、例えば例えばＴａ膜とＴａＮ膜との積層体（厚さ２０〜５０ｎｍ程度）からなる。

また、図１（ａ）に示すように、配線１０６ｃ上及び配線１０６ｐ上を含む絶縁膜１０５上には、例えば厚さ２００ｎｍ程度のＳｉＮ膜等の絶縁膜１０７Ａ、例えば厚さ１μｍ程度のＴＥＯＳ膜等の絶縁膜１０７Ｂ、例えば厚さ５００ｎｍ程度のＳｉＮ膜等の絶縁膜１０８Ａ、及び例えば厚さ５μｍ程度のＴＥＯＳ膜等の絶縁膜１０８Ｂが順次形成されている。回路領域Ｒｃの絶縁膜１０７Ａ、１０７Ｂ、１０８Ａ、１０８Ｂ中には複数の配線（以下、回路配線という）１０９ｃが埋め込まれている。すなわち、回路配線１０９ｃは、厚さ５μｍ程度以上の厚膜構造を有している。また、回路配線１０９ｃは、絶縁膜１０７Ａ、１０７Ｂ、１０８Ａ、１０８Ｂに形成されたデュアルダマシン構造の配線溝の壁面及び底面を覆うバリアメタル１０９ｃ１と、当該配線溝を埋めるようにバリアメタル１０９ｃ１上に形成された銅膜１０９ｃ２とからなる。また、回路配線１０９ｃは、絶縁膜１０７Ａ、１０７Ｂ中に形成されたビア部を有しており、当該ビア部を介して配線１０６ｃと電気的に接続されている。パッド領域Ｒｐの絶縁膜１０７Ａ、１０７Ｂ、１０８Ａ、１０８Ｂ中には複数の配線（以下、パッド配線という）１０９ｐが埋め込まれている。すなわち、パッド配線１０９ｐは、厚さ５μｍ程度以上の厚膜構造を有している。本実施形態では、複数のパッド配線１０９ｐによって、外部との電気的接続を行うためのパッドが構成される。また、パッド配線１０９ｐは、絶縁膜１０７Ａ、１０７Ｂ、１０８Ａ、１０８Ｂに形成されたデュアルダマシン構造の配線溝の壁面及び底面を覆うバリアメタル１０９ｐ１と、当該配線溝を埋めるようにバリアメタル１０９ｐ１上に形成された銅膜１０９ｐ２とからなる。また、パッド配線１０９ｐは、絶縁膜１０７Ａ、１０７Ｂ中に形成されたビア部を有しており、当該ビア部を介して配線１０６ｐと電気的に接続されている。尚、バリアメタル１０９ｃ１及び１０９ｐ１は、例えば例えばＴａ膜とＴａＮ膜との積層体（厚さ２０〜５０ｎｍ程度）からなる。

ここで、図１（ｂ）及び図２（ａ）、（ｂ）に示すように、隣り合う回路配線１０９ｃ同士を接続するように配線接続部１０９ｄが形成されていると共に、隣り合うパッド配線１０９ｐ同士を接続するように配線接続部１０９ｑが形成されている。また、複数のパッド配線１０９ｐからなるパッドと回路配線１０９ｃとは、配線１０６ｃと配線１０６ｐとを当該配線層で接続することによって、及び／又は、配線１０３ｃと配線１０３ｐとを当該配線層で接続することによって、電気的に接続されている。

また、図１（ａ）及び（ｂ）に示すように、回路配線１０９ｃ上及びパッド配線１０９ｐ上を含む絶縁膜１０８Ｂ上には、例えば厚さ２００〜５００ｎｍ程度のＳｉＮ膜等の絶縁膜１１０が形成されている。絶縁膜１１０には、複数のパッド配線１０９ｐからなるパッドの少なくとも一部分の上に位置する開口部が形成されていると共に、当該開口部にはパッドと電気的に接続するように導電層１１１ｐが形成されている。ここで、導電層１１１ｐは、前記開口部に隣接する部分の絶縁膜１１０上にも形成されている。また、導電層１１１ｐは、前記開口部の底面及び壁面を覆う例えば厚さ１００〜３００ｎｍ程度のバリアメタル１１１ｐ１と、バリアメタル１１１ｐ１上に形成された例えば厚さ０．５〜２μｍ程度のアルミニウム膜１１１ｐ２とからなる。バリアメタル１１１ｐ１は、例えばＴｉＮ膜とＴｉ膜との積層体からなる。尚、図１（ｂ）においては、導電層１１１ｐの図示を省略している。

以上に説明したように、本実施形態によると、複数のパッド配線１０９ｐからパッドが構成されているため、個々のパッド配線１０９ｐの寸法をパッド領域の寸法と比較して小さく設定することができる。このため、ＣＭＰを用いてパッドを形成する際に、各パッド配線１０９ｐに、過剰にエッチングされる部分が生じることがないので、ディッシングを有効に防止することができる。

また、本実施形態では、図１（ａ）及び（ｂ）に示すように、各パッド配線１０９ｐの幅（パッド配線１０９ｐの延びる方向に対して垂直な方向の寸法）Ｗ１は、各パッド配線１０９ｐの高さ（パッド配線１０９ｐとなる導電膜の厚さ）よりも小さく設定されている。言い換えると、各パッド配線１０９ｐが埋め込まれる溝の幅は、当該溝の深さよりも小さい。このため、当該溝内にパッド配線１０９ｐとなる導電膜を成膜する際に、当該溝の両壁面上に堆積される導電膜の厚さがパッド配線幅Ｗ１の半分程度の厚さになれば、当該溝内を導電膜によって埋め込むことができる。従って、パッド配線１０９ｐの埋め込み形成後にＣＭＰされる導電膜の厚さを低減できるので、パッド配線１０９ｐを短時間で安定して形成することができる。

また、本実施形態によると、隣り合うパッド配線１０９ｐ同士を電気的に接続するように配線接続部１０９ｑが設けられているため、各パッド配線１０９ｐに電位のバラツキが生じることを防止できる。ここで、図１（ｂ）に示すように、各パッド配線１０９ｐの幅Ｗ１と比較して、配線接続部１０９ｑの幅（パッド配線１０９ｐの接続方向に対して垂直な方向の寸法）Ｗ３が小さく設定されているため、同一幅の格子形状に形成された従来のパッド構造のように格子の交差部分等でパッド用導電膜の埋め込み不良が生じる事態を回避することができる。

尚、本実施形態のように、パッド配線１０９ｐ同士を電気的に接続する導電層１１１ｐが形成されている場合には、導電層１１１ｐによって各パッド配線に電位のバラツキが生じることを防止できるので、配線接続部１０９ｑを設けなくてもよい。

以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。

図３（ａ）、図４（ａ）、図５（ａ）、（ｂ）及び図６（ａ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図３（ｂ）、図４（ｂ）及び図６（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す平面図である。ここで、図３（ａ）は図３（ｂ）におけるＡ−Ａ線の断面図であり、図４（ａ）は図４（ｂ）におけるＡ−Ａ線の断面図であり、図６（ａ）は図６（ｂ）におけるＡ−Ａ線の断面図である。

まず、図３（ａ）に示すように、回路領域Ｒｃ及びパッド領域Ｒｐを有する半導体基板１００上に例えばＴＥＯＳ膜等の絶縁膜１０１及び例えばＦＳＧ膜又はｌｏｗ−ｋ膜等の絶縁膜１０２を順次形成する。次に、回路領域Ｒｃの絶縁膜１０２に配線溝を形成し、当該配線溝にバリアメタル１０３ｃ１を挟んで銅膜１０３ｃ２を埋め込むことにより配線１０３ｃを形成すると共に、パッド領域Ｒｐの絶縁膜１０２に配線溝を形成し、当該配線溝にバリアメタル１０３ｐ１を挟んで銅膜１０３ｐ２を埋め込むことにより配線１０３ｐを形成する。ここで、絶縁膜１０２における配線溝の形成にはフォトリソグラフィ及びエッチングを用いる。また、銅膜１０３ｃ２、１０３ｐ２の形成に際しては、バリアメタル形成に続いてシード層形成を行った後、例えば電解めっきによって配線溝を含む絶縁膜１０２上の全面に銅膜を形成した後、例えばＣＭＰによって不要な銅膜を研磨除去する。

次に、図３（ａ）に示すように、配線１０３ｃ上及び配線１０３ｐ上を含む絶縁膜１０２上に、例えばＳｉＮ膜等の絶縁膜１０４Ａ、例えばＴＥＯＳ膜等の絶縁膜１０４Ｂ、及び例えばＦＳＧ膜又はｌｏｗ−ｋ膜等の絶縁膜１０５を順次形成する。次に、回路領域Ｒｃの絶縁膜１０４Ａ、１０４Ｂ、１０５にデュアルダマシン構造の配線溝を形成し、当該配線溝にバリアメタル１０６ｃ１を挟んで銅膜１０６ｃ２を埋め込むことにより配線１０６ｃを形成すると共に、パッド領域Ｒｐの絶縁膜１０４Ａ、１０４Ｂ、１０５にデュアルダマシン構造の配線溝を形成し、当該配線溝にバリアメタル１０６ｐ１を挟んで銅膜１０６ｐ２を埋め込むことにより配線１０６ｐを形成する。ここで、絶縁膜１０４Ａ、１０４Ｂ、１０５におけるデュアルダマシン構造の配線溝の形成にはフォトリソグラフィ及びエッチングを２回ずつ用いる。また、ＳｉＮ膜等からなる絶縁膜１０４Ａは、配線１０３ｃ及び１０３ｐの上面においてエッチングストッパーとして機能する。また、銅膜１０６ｃ２、１０６ｐ２の形成に際しては、バリアメタル形成に続いてシード層形成を行った後、例えば電解めっきによって配線溝を含む絶縁膜１０５上の全面に銅膜を形成した後、例えばＣＭＰによって不要な銅膜を研磨除去する。

次に、図３（ａ）に示すように、配線１０６ｃ上及び配線１０６ｐ上を含む絶縁膜１０５上に、例えばＳｉＮ膜等の絶縁膜１０７Ａ、例えばＴＥＯＳ膜等の絶縁膜１０７Ｂ、例えばＳｉＮ膜等の絶縁膜１０８Ａ、及び例えばＴＥＯＳ膜等の絶縁膜１０８Ｂを順次形成する。続いて、図３（ａ）及び（ｂ）に示すように、絶縁膜１０８Ｂ上に、ビア形成領域が開口されているレジストパターン１１２を形成した後、レジストパターン１１２をマスクとして、絶縁膜１０７Ａ、１０７Ｂ、１０８Ａ、１０８Ｂに対してエッチングを行って、回路領域Ｒｃにビアホール１１３ｃを形成すると共にパッド領域Ｒｐにビアホール１１３ｐを形成する。ここで、ＳｉＮ膜等からなる絶縁膜１０７Ａは、配線１０６ｃ及び１０６ｐの上面においてエッチングストッパーとして機能する。

次に、レジストパターン１１２を除去した後、図４（ａ）及び（ｂ）に示すように、絶縁膜１０８Ｂ上に、配線形成領域が開口されているレジストパターン１１４を形成した後、レジストパターン１１４をマスクとして、絶縁膜１０８Ａ、１０８Ｂに対してエッチングを行って、回路領域Ｒｃにビアホール１１３ｃと接続する配線溝１１５ｃを形成すると共にパッド領域Ｒｐにビアホール１１３ｐと接続する配線溝１１５ｐを形成する。ここで、ＳｉＮ膜等からなる絶縁膜１０８Ａは、ＴＥＯＳ膜等からなる絶縁膜１０７Ｂの上面においてエッチングストッパーとして機能する。

次に、図５（ａ）に示すように、ビアホール１１３ｃ、１１３ｐ及び配線溝１１５ｃ及び１１５ｐを含む絶縁膜１０８Ｂ上の全面にバリアメタル１１６を形成した後、バリアメタル１１６上にシード層（図示省略）を形成し、その後、図５（ｂ）に示すように、当該シード層上にビアホール１１３ｃ、１１３ｐ及び配線溝１１５ｃ及び１１５ｐが埋まるように例えば電解めっき法により銅膜１１７を形成する。

次に、図６（ａ）及び（ｂ）に示すように、配線溝１１５ｃ及び１１５ｐからはみ出した銅膜１１７及びバリアメタル１１６を例えばＣＭＰによって除去することによって、回路領域Ｒｃに、バリアメタル１０９ｃ１と銅膜１０９ｃ２とからなる複数の回路配線１０９ｃを形成すると共に、パッド領域Ｒｐに、バリアメタル１０９ｐ１と銅膜１０９ｐ２とからなる複数の回路配線１０９ｐを形成する。

その後、複数のパッド配線１０９ｐからなるパッドの少なくとも一部分の上に位置する開口部を有する絶縁膜１１０、及び当該開口部においてパッドと電気的に接続する導電層１１１ｐ（バリアメタル１１１ｐ１及びアルミニウム膜１１１ｐ２の積層体）を形成することによって、図１（ａ）及び（ｂ）に示す本実施形態の半導体装置を得ることができる。アルミニウム膜１１１ｐ２の形成には、例えば全面スパッタと、フォトリソグラフィ及びエッチングによるパターニングとを用いてもよい。

ところで、本実施形態においては、回路配線１０９ｃを低抵抗の電源配線として用いるために、回路配線１０９ｃはパッド配線１０９ｐと同様に、例えば厚さ５μｍ程度以上の厚膜構造を有している。ここで、回路配線１０９ｃやパッド配線１０９ｐの配線幅（図１（ｂ）のＷ１）を太くすると、回路配線１０９ｃやパッド配線１０９ｐとなる導電膜（例えばめっき膜）の堆積厚さを、回路配線１０９ｃやパッド配線１０９ｐの高さ（配線溝の深さ）である５μｍ程度以上に設定しなければ、配線溝の埋め込みを行うことができなくなる。導電膜の堆積厚さを５μｍ程度以上にすれば、配線溝の外側の絶縁膜１０８ｂの上にも当然導電膜が厚さ５μｍ程度以上形成されてしまうため、ＣＭＰによる導電膜の研磨も厚さ５μｍ程度以上行う必要がある。このため、製法的にめっきやＣＭＰに要する時間も長くなり、効率が悪くなってしまうと共に、残膜なく安定してＣＭＰを行うことが技術的に難しくなるという問題点も生じる。

そこで、本実施形態では、各回路配線１０９ｃや各パッド配線１０９ｐの幅Ｗ１（図１（ｂ）参照）は、各回路配線１０９ｃや各パッド配線１０９ｐの高さ（配線溝の深さ）よりも小さく設定されている。具体的には、幅Ｗ１は例えば３μｍ程度に設定されている。このようにすると、配線溝の両側壁面からめっき成長が生じるので、原理的にはめっき膜厚（堆積厚さ）が配線幅（Ｗ１）の１／２程度の厚さであれば、配線溝の埋め込みが可能となる。具体的には、幅Ｗ１が３μｍ程度であれば、１．５〜２．５μｍ程度の堆積厚さで配線溝の埋め込みが可能となり、これは、幅Ｗ１が広いときに配線溝の埋め込みに必要な堆積厚さ（５μｍ程度以上）と比較して、１／３程度から１／２程度の堆積厚さである。以上のような本実施形態の配線構造によれば、配線溝の深さを深くしても、配線溝のアスペクト比やサイズが例えばめっきによる導電膜の埋め込みが可能な範囲内にあれば、原理的には、導電膜形成工程（例えばめっき工程）やＣＭＰ工程に悪影響を生じさせることなく、厚膜配線である回路配線１０９ｃやパッド配線１０９ｐを形成することができる。

前述のように、本実施形態では、図１（ａ）及び（ｂ）に示すように、ライン状に並走する複数のパッド配線１０９ｐによって、外部との電気的接続を行うためのパッドが構成されている。ここで、隣り合うパッド配線１０９ｐ同士を電気的に接続するように配線接続部１０９ｑを設けることによって、各パッド配線１０９ｐに電位のバラツキが生じることを防止している。また、複数のパッド配線１０９ｐからなるパッド上には、当該パッドの少なくとも一部分の上に位置する開口部を持つ絶縁膜１１０が形成されている。

すなわち、本実施形態では、パッド領域の全面が配線層とはなっていない。言い換えると、絶縁膜１１０の開口部内には、パッド配線１０９ｐが埋め込み形成された絶縁膜１０８Ｂの一部（パッド配線１０９ｐ同士の間に介在する部分の絶縁膜１０８Ｂ）が存在している。ここで、絶縁膜１１０に開口部を形成するためのエッチングにおいて、当該開口部内に位置する部分の絶縁膜１０８Ｂの表面部はオーバーエッチングによって若干（例えば０．０５〜０．２μｍ程度）除去される。その結果、図１（ａ）に示すように、当該開口部内に位置する部分の絶縁膜１０８Ｂの上面は、各パッド配線１０９ｐの上面や、当該開口部の外側に位置する部分の絶縁膜１０８Ｂの上面よりも低くなってしまう。言い換えると、絶縁膜１１０の開口部内において、各パッド配線１０９ｐの頂部は凸状に突き出ている。このため、絶縁膜１１０の開口部内に導電層１１１ｐを形成することなく、例えば図７に示すように、当該開口部内に、複数のパッド配線１０９ｐからなるパッドの少なくとも一部分と接続するようにボンディングワイヤ１１８を直接形成すると、各パッド配線１０９ｐへの超音波の印加を確実に行えるので、安定したワイヤボンディングを行うことができる。

また、本実施形態において、絶縁膜１１０の開口部におけるライン状の各パッド配線１０９ｐの延びる方向に沿った側壁（エッジ）は、パッド配線１０９ｐにおける幅方向の中央部上に位置していることが好ましい。このようにすると、フォトリソグラフィ等の精度に起因して当該開口部端がパッド配線１０９ｐ上から若干ずれてしまい、その結果、当該開口部端とパッド配線１０９ｐとの間の絶縁膜１０８Ｂに埋め込み不可能な細いスリットが形成されてしまう事態を回避できるので、加工安定性を向上させることができる。

尚、図１（ａ）及び（ｂ）には、ライン状のパッド配線１０９ｐが４本配置されている場合を例として示しているが、実際には、パッド領域のサイズが例えば１００μｍ□（１００μｍ×１００μｍ）程度であれば、幅Ｗ１が例えば３μｍ程度のパッド配線１０９ｐを２０本程度配置することができる。すなわち、パッド領域にパッド配線１０９ｐをできるだけ密に配置した方が、パッドを低抵抗化できると共にワイヤボンディングの信頼性を向上させることができるので、例えば、パターニング時に厚膜レジストが倒れずに形成可能な範囲内でパッド配線１０９ｐをできるだけ密に配置してもよい。例えば、１００μｍ□のパッド領域に、幅Ｗ１が例えば３μｍ程度のパッド配線１０９ｐを、例えば１．５〜２μｍ程度の配線間隔Ｗ２（図１（ｂ）参照）で配置した場合、２０本程度のパッド配線１０９ｐを配置することができる。また、各パッド配線１０９ｐと下層の配線１０６ｐとを接続するビア部分については、デバイスに応じて、全て又は一部のパッド配線１０９ｐに設ける。

本実施形態のように、幅Ｗ１よりも高さ（配線溝の深さ）の方が大きい複数のパッド配線１０９ｐによってパッドを構成した場合、厚膜構造の回路配線１０９ｃと共にパッドを形成することができる。言い換えると、新たにパッド形成工程を設けることなく厚膜構造の回路配線１０９ｃと同時に厚膜構造のパッド配線１０９ｐを形成することができる。このように、パッドが厚膜構造のパッド配線１０９ｐから構成されていると、ワイヤボンディング時やプローブ検査時などにパッドに印加される応力に対して応力緩和性が生じるので、パッドの下側に配置される配線やトランジスタなどの素子（図示省略）に作用する応力を緩和することができる。また、本実施形態では、複数のパッド配線１０９ｐからなるパッド上に位置する絶縁膜１０８Ｂの開口部に導電層１１１ｐが形成されているため、導電層１１１ｐを介して、パッドと外部との電気的接続を容易に行うことができると共に、前述の応力緩和効果をさらに増大させることができる。

尚、本実施形態において、各パッド配線１０９ｐはライン形状を有していたが、各パッド配線１０９ｐの形状が特に限定されないことは言うまでもない。但し、各パッド配線１０９ｐをライン形状に形成すると、各パッド配線１０９ｐの形成を容易に行うことができる。

また、本実施形態において、パッド配線１０９ｐ及び回路配線１０９ｃ等の配線の材料として銅を用いたが、これらの配線材料は、めっき及びＣＭＰが可能な導電材料であれば、特に限定されず、例えば金やパラジウム等も用いてもよい。

また、本実施形態において、パッド上に導電層１１１ｐとしてアルミニウム膜１１１ｐ２をスパッタ法を用いて形成した。しかし、これに代えて、基板全面にシード層を形成した後、レジストパターンニングを行い、その後、レジスト開口部（パッド上に位置する）のみに、例えば銅、ニッケル、金、半田等からなる導電層を電界めっきによって形成してもよい。この場合、当該導電層の厚さは特に限定されないが、半田以外の金属を用いる場合には例えば数μｍ以上の厚さとし、半田を用いる場合には例えば１０μｍ以上の厚さとしてもよい。また、組み立て（実装）を考慮してフリップ接合用の半導体装置を製造したい場合などには、パッド上に導電層１１１ｐに代えて半田ボールなどを形成してもよい。

また、本実施形態において、絶縁膜１０２及び１０５として、ＦＳＧ膜又はｌｏｗ−ｋ膜を用いたが、これに代えて、例えば、下層のＦＳＧ膜又はｌｏｗ−ｋ膜と上層のＴＥＯＳ膜とからなる積層膜を用いてもよい。

また、本実施形態において、バリアメタル１０３ｃ１、１０３ｐ１、１０６ｃ１、１０６ｐ１、１０９ｃ１及び１０９ｐ１として、Ｔａ膜とＴａＮ膜との積層膜を用いたが、これに代えて、例えば、ＴｉＮ膜を用いてもよい。

また、本実施形態において、ＴＥＯＳ膜等からなる絶縁膜１０４ＢとＦＳＧ膜又はｌｏｗ−ｋ膜等からなる絶縁膜１０５との間に、例えばＳｉＮ膜等をエッチングストッパーとして形成してもよい。但し、ＳｉＮ膜等を設けない場合には低容量化を図れるというメリットがある。

また、本実施形態において、絶縁膜１１０としてＳｉＮ膜を形成したが、これに代えて、下層のＳｉＮ膜と上層のＴＥＯＳ膜との積層膜を形成してもよい。

また、本実施形態において、バリアメタル１１１ｐ１として、ＴｉＮ膜とＴｉ膜との積層膜を用いたが、これに代えて、例えばＴｉＮ膜を用いてもよい。

また、本実施形態においては、厚膜構造の回路配線１０９ｃと共に厚膜構造のパッド配線１０９ｐを同じ配線層に設けることによって、従来技術のようにパッド形成だけを別の工法を用いて行うことなく、厚膜構造のパッド配線１０９ｐにより前述の本実施形態の効果を達成できると共に、回路領域Ｒｃに供給される電源電圧を強化することができる。ここで、本実施形態では、複数のパッド配線１０９ｐからなるパッドと回路配線１０９ｃとを、それらが設けられている配線層よりも下側の配線層を通じて電気的に接続した。しかし、これに代えて、例えば図８（ａ）及び（ｂ）に示すように、パッド領域Ｒｐにおいてはパッド配線１０９ｐの下側に配線を設けることなく、複数のパッド配線１０９ｐの少なくとも一部分を回路領域Ｒｃまで引き回して回路配線１０９ｃに接続させることにより、パッドと回路配線１０９ｃとの電気的接続を行ってもよい。このようにすると、パッドと回路配線１０９ｃとをより低抵抗で電気的に接続することができる。この場合、配線屈曲部での埋め込み不良を防止するために、パッド配線１０９ｐの延長部分のうちパッド領域のパッド配線１０９ｐが延びる方向と異なる方向に延びる部分については、その幅をパッド領域のパッド配線１０９ｐの幅Ｗ１（図１（ｂ））参照）よりも細くすることが好ましい。

また、本実施形態においては、各パッド配線１０９ｐの幅Ｗ１（図１（ｂ）参照）を、各パッド配線１０９ｐの高さ（パッド配線１０９ｐとなる導電膜の厚さ）よりも小さく設定した。ここで、各パッド配線１０９ｐの高さは、各パッド配線１０９ｐの幅Ｗ１の１．５倍程度以上で且つ５倍程度以下であってもよい。各パッド配線１０９ｐの高さが各パッド配線１０９ｐの幅Ｗ１の１．５倍程度以上であると、前述のように、パッド配線用溝の深さと比較して比較的薄い導電膜によってパッド配線用溝を埋め込むことができる。また、各パッド配線１０９ｐの高さが各パッド配線１０９ｐの幅Ｗ１の５倍程度以下であると、パッド配線用溝のアスペクト比が高くなりすぎることに起因するボイドの発生やシード層の不均一性を防止できる。

また、本実施形態においては、例えば図１（ｂ）に示すように、各パッド配線１０９ｐの幅Ｗ１を同一に設定していると共に、当該幅Ｗ１と比較して、パッド配線１０９ｐの配置間隔Ｗ２を小さく設定している。これにより、パッド領域におけるパッド配線１０９ｐの面積率（つまり体積率）を大きくすることができるので、パッドの抵抗を小さくすることができる。このような効果を確実に得るためには、パッド配線１０９ｐの配置間隔Ｗ２をパッド配線１０９ｐの幅Ｗ１の３／４倍以下に設定することが好ましく、配置間隔Ｗ２を幅Ｗ１の１／２倍以下に設定することがより好ましい。例えば、ライン状のパッド配線１０９ｐの幅Ｗ１を３μｍ程度に設定し、配線間隔Ｗ２を１〜２μｍ程度に設定すれば、前述の面積率を６０〜７５％程度に設定することができる。

また、本実施形態においては、例えば図１（ｂ）に示すように、パッド配線１０９ｐの幅Ｗ１と比較して、配線接続部１０９ｑの幅Ｗ３が小さく設定されている。その理由は、配線接続部１０９ｑの幅Ｗ３をパッド配線１０９ｐの幅Ｗ１と同程度に設定すると、パッド配線１０９ｐと配線接続部１０９ｑとの接続箇所で埋め込み不良が発生しやすくなるからである。また、この埋め込み不良を回避するために、配線形成時にめっき厚さ等の導電膜の堆積厚さを大きく設定すると、例えばめっき加工性やめっき効率が悪くなると共にめっき後のＣＭＰに要する時間が長くなるからである。以上のように、本実施形態では、配線接続部１０９ｑの幅Ｗ３をパッド配線１０９ｐの幅Ｗ１よりも小さくすることによって、前述のような問題を発生させることなく、隣接するパッド配線１０９ｐ同士が配線接続部１０９ｑによって電気的に接続された構造を得ることができる。前述のような問題を発生させることなく、このような構造を確実に得るためには、配線接続部１０９ｑの幅Ｗ３をパッド配線１０９ｐの幅Ｗ１の３／４倍以下に設定することが好ましく、幅Ｗ３を幅Ｗ１の１／２倍以下に設定することがより好ましい。

また、本実施形態において、例えば図１（ｂ）に示すように、隣接するパッド配線１０９ｐ同士の間に複数の配線接続部１０９ｑが設けられている場合、前述のような埋め込み不良の発生を防止するためには、配線接続部１０９ｑの配置間隔Ｗ４をパッド配線１０９ｐの幅Ｗ１の２倍以上に設定することが好ましく、配置間隔Ｗ４を幅Ｗ１の３倍以上に設定することがより好ましい。

また、本実施形態において、前述のような埋め込み不良の発生を防止するためには、例えば図１（ｂ）に示すように、パッド配線１０９ｐの配線接続部１０９ｑが設けられている側面の反対側の側面における当該配線接続部１０９ｑに対応する位置には、他の配線接続部が設けられていないことが好ましい。

また、本実施形態において、パッド配線１０９ｐと下層の配線１０６ｐとを接続するためのビア（ビアホール１１３ｐ（図６（ｂ）参照））の寸法は特に限定されるものではないが、パッド配線１０９ｐの幅Ｗ１が例えば３μｍ程度であれば、それよりもやや小さめの２．５μｍ程度に設定してもよい。また、１つのパッド配線１０９ｐに複数のビアが設けられている場合、前述のような埋め込み不良の発生を防止するためには、ビア配置間隔をパッド配線１０９ｐの幅Ｗ１の２倍以上に設定することが好ましく、ビア配置間隔を幅Ｗ１の３倍以上（例えば幅Ｗ１が３μｍ程度であれば１０μｍ程度以上）に設定することがより好ましい。

以上の説明では、パッド配線１０９ｐの幅Ｗ１との関係において、パッド配線１０９ｐの高さ、パッド配線１０９ｐの配置間隔Ｗ２、配線接続部１０９ｑの幅Ｗ３、配線接続部１０９ｑの配置間隔Ｗ４、ビア配置間隔のそれぞれについて好ましい範囲を説明してきたが、回路配線１０９ｃの幅との関係における回路配線１０９ｃの高さ、回路配線１０９ｃの配置間隔、配線接続部１０９ｄの幅、配線接続部１０９ｄの配置間隔、ビア配置間隔のそれぞれの好ましい範囲についてもパッド配線１０９ｐの場合と同様である。

また、本実施形態においては、回路配線１０９ｃとしては実質的に回路を構成している配線を対象としているが、実際には、回路配線が存在しない領域にも、配線用導電膜に対するＣＭＰの均一性等を確保するために、ダミー配線を形成することが一般的に行われている。従って、本実施形態においても、回路領域Ｒｃ及びパッド領域Ｒｐ以外の領域にダミー配線を形成してもよい。このダミー配線の形状としては、例えばドット形状や矩形形状等が用いられるが、本実施形態のように、厚膜構造の回路配線１０９ｃやパッド配線１０９ｐを形成する場合、ダミー配線も厚膜構造を有することになる。この場合、矩形形状つまりライン状のダミー配線を形成すると、ライン状のダミー配線や回路配線１０９ｃにおいては、熱処理による空乏部分の消失に伴う配線収縮に起因して応力が発生しやすくなるので、ダミー配線については、できるたけドット形状に形成することが好ましい。また、ライン状の回路配線１０９ｃについては、一方向に延びる回路配線１０９ｃの割合と、当該一方向に対して垂直な方向に延びる回路配線１０９ｃの割合とを同程度に設定したり、又は、同一方向に延びる回路配線１０９ｃの長さを制限したりすることが製造プロセス上は好ましい。これにより、ウエハ反りなどの原因となる応力を緩和できるという効果も得られる。

以下、図１（ａ）及び（ｂ）に示す本実施形態のパッド構造により得られる他の効果について説明する。

図９は、同一幅の格子形状に形成された従来のパッド構造（ボンディングパッド２１）の平面構成と、複数のライン状のパッド配線１０９ｐからなる本実施形態のパッド構造の平面構成とを比較して示している。ここで、格子状のボンディングパッド２１におけるライン幅及びライン間隔並びにパッド配線１０９ｐの幅はそれぞれＬであり、同じ面積のパッド領域内において配線面積率が同じになるように各パッド構造が形成されているものとする。この場合、図９に示すように、従来のパッド構造と比べて、本実施形態のパッド構造の方が側壁が多くなるため、耐応力性が強い構造となる。その理由は、パッド構造における配線と絶縁膜との境界である側壁は応力を緩和する作用を有しているため、側壁が多いほど、より多くの応力を緩和できるので、応力に対して強い構造となる。特に、パッド構造にＣｕを用いた場合、Ｃｕめっき後の熱処理等によってＣｕが収縮するので、本実施形態のパッド構造の方が有利である。

また、パッドに対してワイヤボンディングを行う場合、パッドを構成する金属とワイヤを構成する金属とを超音波等によって接合するが、同じ接合面積で比較した場合、従来の格子状のパッド構造よりも、本実施形態のパッド構造の方が接合性が良い。これも、パッド構造における配線と絶縁膜との境界である側壁の長さが長いことが、接合性を向上させていると考えられる。

さらに、従来の格子状のパッド構造では、プローブ検査においてプローブ針が格子の間（つまりパッドの絶縁膜部分）に接触すると、プローブ針のつまづきなどに起因して、プローブ針及びパッドの配線部分に過度な応力がかかる結果、パッドが破壊する可能性がある。それに対して、本実施形態のパッド構造ではライン状のパッド配線１０９ｐを配列しているため、プローブ針がパッド配線１０９ｐ間に接触したときにも、つまづきなどが生じにくいので、プローブ針及びパッド配線１０９ｐに応力がかかりにくいという利点がある。

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図面を参照しながら説明する。

図１０（ａ）は、第２の実施形態に係る半導体装置の平面図であり、図１０（ｂ）は、図１０（ａ）におけるＡ−Ａ線の断面図である。図１０（ａ）及び（ｂ）においては、図１（ａ）及び（ｂ）に示す第１の実施形態と同じ構成要素には同じ符号を付すことにより、重複する説明を省略する。

尚、本実施形態が第１の実施形態と異なっている点は、複数のパッド配線１０９ｐのレイアウトであるので、図１０（ａ）及び（ｂ）のいずれもパッド領域を示している。また、図１０（ａ）では、複数のパッド配線１０９ｐ（配線接続部１０９ｑを含む）のみを示している。また、図１０（ｂ）では、複数のパッド配線１０９ｐ（ビア部分を除く）が埋め込み形成された絶縁膜１０８Ｂよりも下側の構造の図示を省略している。

第１の実施形態では、図１（ｂ）に示すように、複数のライン状のパッド配線１０９ｐを同じ方向に沿って並列させた。それに対して、本実施形態では、図１０（ａ）に示すように、リング形状（具体的には４角形状）を有する複数のパッド配線１０９ｐが同心状に配置されている。ここで、隣り合うパッド配線１０９ｐ同士は配線接続部１０９ｑによって電気的に接続されている。また、パッド配線１０９ｐ上を含む絶縁膜１０８Ｂ上には、例えばＳｉＮ膜等の絶縁膜１１０が形成されている。絶縁膜１１０には、複数のパッド配線１０９ｐからなるパッドの少なくとも一部分の上に位置する開口部１１０ａが形成されていると共に、当該開口部１１０ａにはパッドと電気的に接続するように導電層１１１ｐが形成されている。導電層１１１ｐは、開口部１１０ａに隣接する部分の絶縁膜１１０上にも形成されている。また、導電層１１１ｐは、開口部１１０ａの底面及び壁面を覆うバリアメタル１１１ｐ１と、バリアメタル１１１ｐ１上に形成されたアルミニウム膜１１１ｐ２とからなる。バリアメタル１１１ｐ１は、例えばＴｉＮ膜とＴｉ膜との積層体からなる。

本実施形態によると、第１の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、リング形状を有する複数のパッド配線１０９ｐを同心状に配置しているため、パッド全体としての電気的抵抗を低減できると共に、当該抵抗の方向性も低減できる。また、最外周のパッド配線１０９ｐがリング形状を有しているため、どの方向に対してもパッドから低抵抗で配線を引き出すことができる。すなわち、本実施形態において、最外周のパッド配線１０９ｐから他の配線が引き出されていてもよい。

尚、本実施形態において、絶縁膜１１０の開口部１１０ａの側壁（エッジ）は、最外周のパッド配線１０９ｐにおける幅方向の中央部上に位置していることが好ましい。このようにすると、フォトリソグラフィ等の精度に起因して開口部１１０ａのエッジがパッド配線１０９ｐ上から若干ずれてしまい、その結果、開口部１１０ａのエッジとパッド配線１０９ｐとの間の絶縁膜１０８Ｂに埋め込み不可能な細いスリットが形成されてしまう事態を回避できるので、加工安定性を向上させることができる。

また、図１０（ａ）及び（ｂ）には、リング状のパッド配線１０９ｐ（パッド領域中央のパッド配線１０９ｐを含む）が４本配置されている場合を例として示しているが、実際には、パッド領域のサイズが例えば１００μｍ□（１００μｍ×１００μｍ）程度であれば、幅が例えば３μｍ程度のリング状のパッド配線１０９ｐを１０本程度配置することができる。

（第２の実施形態の変形例）
以下、本発明の第２の実施形態の変形例に係る半導体装置について、図面を参照しながら説明する。

図１１（ａ）は、第２の実施形態の変形例に係る半導体装置の平面図であり、図１１（ｂ）は、図１１（ａ）におけるＡ−Ａ線の断面図である。図１１（ａ）及び（ｂ）においては、図１（ａ）、（ｂ）に示す第１の実施形態及び図１０（ａ）、（ｂ）に示す第２の実施形態と同じ構成要素には同じ符号を付すことにより、重複する説明を省略する。尚、図１１（ａ）及び（ｂ）のいずれもパッド領域を示している。また、図１１（ａ）では、複数のパッド配線１０９ｐ（配線接続部１０９ｑを含む）のみを示している。また、図１１（ｂ）では、複数のパッド配線１０９ｐ（ビア部分を除く）が埋め込み形成された絶縁膜１０８Ｂよりも下側の構造の図示を省略している。

本変形例が第２の実施形態と異なっている点は、図１１（ａ）に示すように、リング形状として８角形状を有する複数のパッド配線１０９ｐが同心状に配置されていることである。ここで、隣り合うパッド配線１０９ｐ同士は配線接続部１０９ｑによって電気的に接続されている。また、パッド配線１０９ｐ上を含む絶縁膜１０８Ｂ上には、例えばＳｉＮ膜等の絶縁膜１１０が形成されている。絶縁膜１１０には、複数のパッド配線１０９ｐからなるパッドの少なくとも一部分の上に位置する開口部１１０ａが形成されていると共に、当該開口部１１０ａにはパッドと電気的に接続するように導電層１１１ｐが形成されている。導電層１１１ｐは、開口部１１０ａに隣接する部分の絶縁膜１１０上にも形成されている。また、導電層１１１ｐは、開口部１１０ａの底面及び壁面を覆うバリアメタル１１１ｐ１と、バリアメタル１１１ｐ１上に形成されたアルミニウム膜１１１ｐ２とからなる。バリアメタル１１１ｐ１は、例えばＴｉＮ膜とＴｉ膜との積層体からなる。

また、本変形例においては、最外周のパッド配線１０９ｐ及び外側から３番目のパッド配線１０９ｐのそれぞれから、同じ方向に沿ってパッド領域の外側に延びる引き出し配線１０９ｒが引き出されている。

本変形例によると、第１及び第２の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、第２の実施形態における各パッド配線１０９ｐが４角形状を有していたのに対して、本変形例における各パッド配線１０９ｐは８角形状、つまり、より円形に近い形状を有しているため、各パッド配線の屈曲が緩やかになる（４角形では９０度曲がる一方、８角形では４５度曲がる）ので、パッド配線用溝の屈曲部での導電膜の埋め込み性（例えばメッキ法等による埋め込み性）が向上し、それにより、パッド配線形成を安定して行うことができる。また、第２の実施形態のように各パッド配線１０９ｐが四角形状である場合と比較して、同程度の面積を持つパッド配線１０９ｐをより小さいパッド領域に配置することができる。具体的には、本変形例の８角形状のパッド領域の面積は、第２の実施形態の４角形状のパッド領域の面積から４つの角部の面積を除去した面積となっており、当該減少した面積を例えば回路領域として利用することが可能となる。

尚、本変形例において、各パッド配線１０９ｐを８角形状に形成したが、これに限られず、各パッド配線１０９ｐを５角形以上の多角形状又は円形状に形成しても、本変形例と同様の効果を得ることができる。

また、本変形例において、絶縁膜１１０の開口部１１０ａの側壁（エッジ）は、最外周のパッド配線１０９ｐにおける幅方向の中央部上に位置していることが好ましい。このようにすると、フォトリソグラフィ等の精度に起因して開口部１１０ａのエッジがパッド配線１０９ｐ上から若干ずれてしまい、その結果、開口部１１０ａのエッジとパッド配線１０９ｐとの間の絶縁膜１０８Ｂに埋め込み不可能な細いスリットが形成されてしまう事態を回避できるので、加工安定性を向上させることができる。

また、図１１（ａ）及び（ｂ）には、８角形状のパッド配線１０９ｐ（パッド領域中央のパッド配線１０９ｐを含む）が４本配置されている場合を例として示しているが、実際には、パッド領域のサイズが例えば１００μｍ□（１００μｍ×１００μｍ）程度であれば、幅が例えば３μｍ程度のリング状のパッド配線１０９ｐを１０本程度配置することができる。

（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について、図面を参照しながら説明する。

図１２（ａ）は、第３の実施形態に係る半導体装置の平面図であり、図１２（ｂ）は、図１２（ａ）におけるＡ−Ａ線の断面図である。図１２（ａ）及び（ｂ）においては、図１（ａ）及び（ｂ）に示す第１の実施形態と同じ構成要素には同じ符号を付すことにより、重複する説明を省略する。

尚、本実施形態が第１の実施形態と異なっている点は、複数のパッド配線１０９ｐのレイアウトであるので、図１２（ａ）及び（ｂ）のいずれもパッド領域を示している。また、図１２（ａ）では、複数のパッド配線１０９ｐ（配線接続部１０９ｑを含む）のみを示している。また、図１２（ｂ）では、複数のパッド配線１０９ｐ（ビア部分を除く）が埋め込み形成された絶縁膜１０８Ｂよりも下側の構造の図示を省略している。

第１の実施形態では、図１（ｂ）に示すように、複数のライン状のパッド配線１０９ｐを同じ方向に沿って並列させた。それに対して、本実施形態では、図１２（ａ）に示すように、パッド領域の中央で直交する２本の直線によってパッド領域を４つの領域に区分し、当該各領域に、複数のパッド配線１０９ｐとして、パッド領域の中央側にコーナーを有しており且つ当該コーナーからパッド領域の外側に向けて２方向に（前述の直交する２本の直線に沿って）延びるＬ字状の配線が配置されている。ここで、隣り合うパッド配線１０９ｐ同士は配線接続部１０９ｑによって電気的に接続されている。また、パッド配線１０９ｐ上を含む絶縁膜１０８Ｂ上には、例えばＳｉＮ膜等の絶縁膜１１０が形成されている。絶縁膜１１０には、複数のパッド配線１０９ｐからなるパッドの少なくとも一部分の上に位置する開口部１１０ａが形成されていると共に、当該開口部１１０ａにはパッドと電気的に接続するように導電層１１１ｐが形成されている。導電層１１１ｐは、開口部１１０ａに隣接する部分の絶縁膜１１０上にも形成されている。また、導電層１１１ｐは、開口部１１０ａの底面及び壁面を覆うバリアメタル１１１ｐ１と、バリアメタル１１１ｐ１上に形成されたアルミニウム膜１１１ｐ２とからなる。バリアメタル１１１ｐ１は、例えばＴｉＮ膜とＴｉ膜との積層体からなる。

本実施形態によると、第１の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、パッド領域の外側から、各パッド配線１０９ｐに対して引き出し配線を屈曲部なく接続させることができるため、当該引き出し配線の配線幅を各パッド配線１０９ｐの配線幅と同程度に設定することができるので、引き出し配線抵抗を小さくすることができる。

尚、図１２（ａ）及び（ｂ）には、前述の直交する２本の直線によってパッド領域が区画されてなる４つの領域のそれぞれに、Ｌ字状のパッド配線１０９ｐが４本配置されている場合を例として示しているが、実際には、パッド領域のサイズが例えば１００μｍ□（１００μｍ×１００μｍ）程度であれば、幅が例えば３μｍ程度のＬ字状のパッド配線１０９ｐを前記４つの領域のそれぞれに１０本程度配置することができる。

また、本実施形態において、２本のライン部がコーナーで９０度程度で交差するパッド配線１０９ｐを形成したが、これに代えて、２本のライン部がコーナーで９０度よりも大きい角度、例えば１３５度程度で交差するパッド配線１０９ｐを形成してもよい。このようにすると、パッド配線用溝の屈曲部での導電膜の埋め込み性（例えばメッキ法等による埋め込み性）が向上し、それにより、パッド配線形成を安定して行うことができる。

本発明は、半導体装置、特に、埋め込み形成されたパッド構造を有する半導体装置に好適である。

１００ 半導体基板
１０１、１０２ 絶縁膜
１０３ｃ、１０３ｐ 配線
１０３ｃ１、１０３ｐ１ バリアメタル
１０３ｃ２、１０３ｐ２ 銅膜
１０４Ａ、１０４Ｂ、１０５ 絶縁膜
１０６ｃ、１０６ｐ 配線
１０６ｃ１、１０６ｐ１ バリアメタル
１０６ｃ２、１０６ｐ２ 銅膜
１０７Ａ、１０７Ｂ、１０８Ａ、１０８Ｂ 絶縁膜
１０９ｃ 回路配線
１０９ｃ１ バリアメタル
１０９ｃ２ 銅膜
１０９ｄ 配線接続部
１０９ｐ パッド配線
１０９ｐ１ バリアメタル
１０９ｐ２ 銅膜
１０９ｑ 配線接続部
１０９ｒ 引き出し配線
１１０ 絶縁膜
１１０ａ 開口部
１１１ｐ 導電層
１１１ｐ１ バリアメタル
１１１ｐ２ アルミニウム膜
１１２ レジストパターン
１１３ｃ、１１３ｐ ビアホール
１１４ レジストパターン
１１５ｃ、１１５ｐ 配線溝
１１６ バリアメタル
１１７ 銅膜
１１８ ボンディングワイヤ
Ｒｃ 回路領域
Ｒｐ パッド領域

Claims (21)

1. 基板上に形成された第１の絶縁膜と、
   前記第１の絶縁膜に埋め込み形成されたパッドと、
   前記第１の絶縁膜上に形成されており、且つ前記パッドの少なくとも一部分の上に開口部を有する第２の絶縁膜とを備え、
   前記パッドは複数のパッド配線を含み、
   前記複数のパッド配線のうち互いに隣り合う配線同士を電気的に接続するように配線接続部が設けられており、
   前記複数のパッド配線のうちの少なくとも１つは、平面視において前記開口部の内側及び外側に跨るように形成されており、
   前記複数のパッド配線のそれぞれの幅は、前記複数のパッド配線のそれぞれの高さよりも小さく且つ前記配線接続部の幅よりも大きいことを特徴とする半導体装置。
2. 基板上に形成された第１の絶縁膜と、
   前記第１の絶縁膜に埋め込み形成されたパッドと、
   前記第１の絶縁膜上に形成されており、且つ前記パッドの少なくとも一部分の上に開口部を有する第２の絶縁膜とを備え、
   前記パッドは複数のパッド配線を含み、
   前記複数のパッド配線のうち互いに隣り合う配線同士を電気的に接続するように配線接続部が設けられており、
   前記複数のパッド配線の各々の底面には、前記第１の絶縁膜よりも下側に形成された他の配線に接続するビアが形成されており、
   前記複数のパッド配線のそれぞれの幅は、前記複数のパッド配線のそれぞれの高さよりも小さく且つ前記配線接続部の幅よりも大きいことを特徴とする半導体装置。
3. 請求項１又は２に記載の半導体装置において、
   前記複数のパッド配線のそれぞれの高さは、前記複数のパッド配線のそれぞれの幅の１．５倍以上で且つ５倍以下であることを特徴とする半導体装置。
4. 請求項１〜３のうちのいずれか一項に記載の半導体装置において、
   前記配線接続部の幅は、前記複数のパッド配線のそれぞれの幅の３／４倍以下であることを特徴とする半導体装置。
5. 請求項１〜４のいずれか１項に記載の半導体装置において、
   前記複数のパッド配線の配置間隔は、前記複数のパッド配線のそれぞれの幅よりも小さいことを特徴とする半導体装置。
6. 請求項５に記載の半導体装置において、
   前記複数のパッド配線の配置間隔は、前記複数のパッド配線のそれぞれの幅の３／４倍以下であることを特徴とする半導体装置。
7. 請求項１〜６のいずれか１項に記載の半導体装置において、
   前記互いに隣り合う配線同士の間に少なくとも２つ以上の前記配線接続部が設けられており、
   前記配線接続部の配置間隔は、前記複数のパッド配線のそれぞれの幅の２倍以上であることを特徴とする半導体装置。
8. 請求項１〜７のいずれか１項に記載の半導体装置において、
   前記互いに隣り合う配線のそれぞれの前記配線接続部が設けられている側面の反対側の側面における前記配線接続部に対応する位置には、他の配線接続部が設けられていないことを特徴とする半導体装置。
9. 請求項１〜８のいずれか１項に記載の半導体装置において、
   前記開口部内に位置する部分の前記第１の絶縁膜の上面は、前記複数のパッド配線の上面よりも低いことを特徴とする半導体装置。
10. 請求項９に記載の半導体装置において、
    前記開口部内に位置する部分の前記第１の絶縁膜の上面は、前記開口部の外側に位置する部分の前記第１の絶縁膜の上面よりも低いことを特徴とする半導体装置。
11. 請求項１〜１０のいずれか１項に記載の半導体装置において、
    前記開口部の側壁の少なくとも一部分は、前記複数のパッド配線のうちの１つ以上の配線における幅方向の中央部上に位置していることを特徴とする半導体装置。
12. 請求項１〜１１のいずれか１項に記載の半導体装置において、
    前記パッドの前記一部分と電気的に接続するように前記開口部に導電層が形成されていることを特徴とする半導体装置。
13. 請求項１２に記載の半導体装置において、
    前記導電層は、前記開口部に隣接する部分の前記第２の絶縁膜上にも形成されていることを特徴とする半導体装置。
14. 請求項１〜１３のいずれか１項に記載の半導体装置において、
    前記第１の絶縁膜に埋め込み形成された回路配線をさらに備え、
    前記回路配線の幅は、前記回路配線の高さよりも小さいことを特徴とする半導体装置。
15. 請求項１４に記載の半導体装置において、
    前記パッドと前記回路配線とは、前記第１の絶縁膜よりも下側に形成された他の配線によって電気的に接続されていることを特徴とする半導体装置。
16. 請求項１４に記載の半導体装置において、
    前記パッドと前記回路配線とは、前記複数のパッド配線の少なくとも一部分を延長して前記回路配線と接続させることによって、電気的に接続されていることを特徴とする半導体装置。
17. 請求項１〜１６のいずれか１項に記載の半導体装置において、
    前記複数のパッド配線はそれぞれ、ライン形状を有していることを特徴とする半導体装置。
18. 請求項１〜１６のいずれか１項に記載の半導体装置において、
    前記複数のパッド配線はそれぞれ、リング形状を有していると共に同心状に配置されていることを特徴とする半導体装置。
19. 請求項１８に記載の半導体装置において、
    前記複数のパッド配線のうち最も外側に位置する配線から他の配線が引き出されていることを特徴とする半導体装置。
20. 請求項１８又は１９に記載の半導体装置において、
    前記リング形状は、８角形又は円形であることを特徴とする半導体装置。
21. 請求項１〜１６のいずれか１項に記載の半導体装置において、
    前記複数のパッド配線はそれぞれ、前記開口部の中央側にコーナーを有し且つ当該コーナーから前記開口部の外側に向けて２方向に延びていることを特徴とする半導体装置。

Images