KR100416614B1 - 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법 - Google Patents

본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법 Download PDF

Info

Publication number
KR100416614B1
KR100416614B1 KR10-2002-0015149A KR20020015149A KR100416614B1 KR 100416614 B1 KR100416614 B1 KR 100416614B1 KR 20020015149 A KR20020015149 A KR 20020015149A KR 100416614 B1 KR100416614 B1 KR 100416614B1
Authority
KR
South Korea
Prior art keywords
bonding pad
substructure
metal layer
interlayer insulating
insulating film
Prior art date
Application number
KR10-2002-0015149A
Other languages
English (en)
Other versions
KR20030075780A (ko
Inventor
이진혁
강사윤
권동휘
유지용
신혜수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0015149A priority Critical patent/KR100416614B1/ko
Priority to US10/376,110 priority patent/US6717272B2/en
Priority to DE10309998A priority patent/DE10309998B4/de
Priority to JP2003070797A priority patent/JP3923440B2/ja
Priority to TW092106167A priority patent/TWI227539B/zh
Publication of KR20030075780A publication Critical patent/KR20030075780A/ko
Application granted granted Critical
Publication of KR100416614B1 publication Critical patent/KR100416614B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본딩패드의 하부구조를 보강하기 위한 반도체 소자 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 본딩패드용 금속층 하부에, 노광 공정에서는 서로 연결되지 않고 일정간격으로 이격된 점(dot)들이 전체적으로 메쉬(mesh) 형태를 이루고, 현상 및 식각 공정에서 상기 이격된 점(dot)들이 서로 연결되어 전체적으로 메쉬 형태를 이루는 트랜치 콘택부가 형성된 층간 절연막이 있는 반도체 소자 및 그 제조방법을 제공한다. 따라서, 현재의 포토공정으로는 형성할 수 없는 미세한 선폭의 매쉬형 트랜치 콘택부를 구현하여 수율을 향상시키고, 본딩능력(bondability) 및 반도체 소자의 신뢰성을 개선할 수 있다.

Description

본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그 제조방법{Semiconductor device for reinforcing a under structure of bonding pad and method for fabricating the same}
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자 중에서 본딩패드 하부에 형성되는 층간 절연막(inter-layer dielectic)의 구조 및 그 제조방법에 관한 것이다.
반도체 소자를 제조하는 공정기술이 발달하면서 반도체 칩의 집적도는 증가하고, 그 크기는 점차 작아지고 있다. 따라서 일정 면적에 형성해야 하는 금속 배선의 수는 증가하는 경향을 나타내고 있다. 이러한 경향은 금속배선의 폭(line width)과 금속배선간의 간격(space)으로 표현되는 피치(pitch)를 감소시키는 결과를 초래하고, 금속배선의 두께 역시 감소하게 만든다.
특히 반도체 소자의 제조공정중 금속배선 공정에서 최종 금속배선의 두께 감소는 후속으로 진행되는 반도체 패키징(packaging) 공정시, 와이어 본딩 공정의 불량을 증대시키는 결과를 낳는다. 본딩패드(bonding pad)란, 최종 금속배선이 노출된 부분으로서 반도체 칩 내부에 집적화된 회로패턴들을 반도체 칩 외부로 연결하기 위한 통로(path)로서의 단자를 말하며, 통상 본딩패드는 반도체 패키징 공정시 금선(gold wire), 솔더 볼(solder ball) 및 솔더 범프(solder bump)를 이용하여 외부로 연결된다.
일반적으로 반도체 패키지 공정중 와이어 본딩 공정의 불량률을 억제하기 위해서는, 본딩패드가 형성되는 최종 금속배선의 두께를 증가시키거나, 혹은 본딩패드의 하부구조를 보강하여야 한다. 그러나, 최종 금속배선의 두께를 증가시키는 방법은 반도체 칩의 집적화에 역행하는 방법이기 때문에 채택이 용이하지 않으며, 본딩패드의 하부구조, 즉 금속층간 절연막(inter Metallic Dielectric layer)를 보강하는 방법이 와이어 본딩의 불량률을 억제하기 위한 대안으로서 주류를 이룬다.
상기 금속층간 절연막의 구조를 보강하기 위한 방법은, 금속층간 절연막 내에 형성되는 콘택부를 플러그(plug) 형태가 아닌 라인(line) 형태, 즉 메쉬(mesh) 형상으로 만들어 본딩패드의 기계적 강도를 증대시키고, 와이어가 본딩될 때에 내구성을 갖도록 하는 방법이 제시되고 있다.
이를 위하여 상기 메쉬 형태의 콘택부는, 라인의 선폭은 가급적 미세하게 만들고, 라인형 콘택간의 간격(space)은 가급적 크게 할수록 메쉬 형상을 잘 구현할 수 있다고 할 수 있다.
도 1은 종래 기술에 의한 반도체 소자의 본딩패드 하부구조 및 그 제조방법을 설명하기 위해 도시한 단면도이다.
도 1을 참조하면, 종래 기술에 의한 반도체 소자는, 일반적으로 반도체 기판(100) 위에 트랜지스터를 포함하는 하부구조(102), 예컨대 트랜지스터나 비트라인(bit line)과 같은 반도체 소자의 고유의 기능을 수행하는 회로패턴을 형성한 후, 절연막(104)을 상기 하부구조(102) 위에 형성한다. 이어서 상기 절연막(104) 위에 하부금속층(106)을 형성하고, 상기 하부금속층(106) 위에 금속층간절연막(108)을 증착한다.
계속해서 상기 금속층간 절연막(108)에 본딩패드(114) 하부구조를 보강하기 위한 패터닝을 수행한다. 상기 금속층간 절연막(108)에 행해지는 패터닝에 의해, 메쉬 형태의 트랜치 콘택부가 금속층간 절연막(108)에 형성된다. 상기 결과물에 콘택 플러그로 사용될 도전물질을 적층하되, 상기 도전물질이 상기 트랜치를 채우고 상기 반도체 기판 위를 덮도록 한다. 그 후, 화학기계적 연마(CMP)나 에치백(etch back)과 같은 평탄화 공정을 진행하여 메쉬 형태의 트랜치 콘택부를 채우는 콘택 플러그(110)를 형성한다. 상기 콘택 플러그(110)가 형성된 결과물 위에 최종 금속배선(112)을 적층한 후 패터닝한다. 계속해서, 상기 최종 금속배선(112) 위에 최종 보호막(116)을 증착한 다음, 패터닝을 진행하여 와이어 본딩이 수행되는 본딩패드(114)를 노출시킨다.
도 2 및 도 3은 도1의 금속층간 절연막(IMD) 제조공정을 설명하기 위한 평면도들로서, 도 2는 노광 공정전 마스크의 단면도이고, 도 3은 현상 및 식각 공정 후의 단면도이다.
도 2를 참조하면, 금속층간 절연막(108)에 형성된 메쉬 형태의 트랜치 콘택부(110)는 미세한 선폭으로 설계되고, 메쉬 형태의 트랜치 콘택부(110)에서 각각의 라인간의 거리는 가급적 떨어지도록 설계된 것을 보여준다. 이러한 설계의 목적은 후속 공정에서 메쉬 형상의 트랜치 콘택이 메쉬 형태를 그대로 유지할 수 있도록 하기 위함이다.
그러나 상기 노광 공정은 본딩패드 하부에 있는 금속층간 절연막(108)에 대해서만 수행되는 것이 아니고, 본딩패드 하부 영역을 포함하는 반도체 기판 전체에 대하여 수행된다. 이때 본딩패드 하부에 형성되는 메쉬 형태의 트랜치 콘택부(110)는 공정 진행에 따라 메쉬 형상이 유지될 수 있도록 선폭이 가늘지만, 이에 비하여 본딩패드 하부영역을 제외한 영역, 예컨대 반도체 메모리 소자의 경우 메인 셀 영역에서 형성되는 콘택홀은 크기가 상기 메쉬 형태의 트랜치 콘택부와 비교하여 상대적으로 크다. 즉, 본딩패드가 형성될 영역은 메인 셀 영역의 콘택홀 크기보다 상대적으로 작은 선폭의 트랜치가 형성된다.
도 3을 참조하면, 이렇게 상대적으로 크기를 달리하는 트랜치 및 콘택홀을 본딩패드 하부 영역 및 나머지 반도체 기판 영역에서 형성하기 때문에, 현상 및 식각 공정을 거치면서 메쉬 형태의 트랜치 콘택부(109)는 점차 확장되어 커지기 때문에 원하는 형태 및 치수(dimension)를 실현하는 것이 거의 힘들다. 또한, 원하는 메쉬 형상이 형성되었다 하더라도, 후속되는 에치백 공정과, 본딩패드용 금속층을 형성한 후, 본디패드용 금속층 표면에 굴곡이 발생하는 문제가 발생한다.
이러한 이유로 본딩패드 하부의 층간 절연막(108)에 메쉬 형태의 콘택부(110)를 형성하는 기술은 현실적으로 실제공정에 적용이 쉽지 않은 실정이다.
본 발명이 이루고자 하는 기술적 과제는 메쉬 형태의 트랜치 콘택부를 형성할 때에 식각 마진(etching margin)에 크게 제한됨 없이 원하는 모양 및 치수를 구현할 수 있는 본딩패드 하부구조를 보강하기 위한 반도체 소자를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법을 제공하는데 있다.
도 1은 종래 기술에 의한 반도체 소자의 본딩패드 하부구조 및 그 제조방법을 설명하기 위해 도시한 단면도이다.
도 2 및 도 3은 도1의 금속층간 절연막(IMD)에 대한 제조공정을 설명하기 위한 평면도들이다.
도 4 내지 도 11는 본 발명에 의한 본딩패드 하부구조를 보강하기 위한 반도체 소자의 구조 및 제조방법을 설명하기 위해 도시한 도면들이다.
도 12는 본 발명에 의한 본딩패드 하부구조를 보강하기 위한 반도체 소자의 변형된 제조방법을 설명하기 위해 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
200: 반도체 기판, 202: 하부구조,
204: 절연막, 206: 하부금속층,
208: 층간 절연막, 210: 메쉬 형태의 트랜치 콘택부,
210A: 일정간격 이격된 점들이 메쉬 형태를 이루는 전사패턴,
212: 포토레지스트막, 214: 콘택 플러그,
216: 본딩패드용 금속층, 218: 최종보호막,
220: 본딩 패드.
상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판과, 상기 반도체 기판 위에 형성된 하부구조와, 상기 하부구조 위에 형성되되, 노광 공정에서는 서로 연결되지 않고 일정간격으로 이격된 점(dot)들이 전체적으로 메쉬(mesh) 형태를 이루고, 현상 및 식각 공정에서 상기 이격된 점(dot)들이 서로 연결되어 전체적으로 메쉬 형태를 이루는 메쉬 형태의 트랜치 콘택부를 포함하는 층간 절연막과, 상기 층간 절연막의 메쉬 형태의 트랜치 콘택부를 채우는 콘택 플러그와, 상기 층간 절연막 위에 형성된 본딩패드용 금속층을 구비하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 하부구조는, 트랜지스터를 포함하는 회로부와, 상기 회로부 위에 형성된 절연막과, 상기 절연막 위에 형성된 하부 금속층을 구비하는 것이 적합하고, 이때 상기 절연막은 평탄화가 완료된 막질인 것이 바람직하다.
상기 본딩패드용 금속층은 그 상부에 본딩패드는 노출시키면서 나머지 반도체 기판 전체를 덮는 최종보호막을 더 구비하는 것이 적합하고, 상기 서로 연결되지 않고 일정간격으로 이격된 점(dot)에서 이격된 거리는 점의 직경의 5 ~ 95% 범위로 이격된 것이 적합하다.
바람직하게는, 상기 콘택 플러그는 텅스텐이 재질 혹은 본딩패드용 금속층과동일한 재질인 것이 적합하다. 상기 본딩패드용 금속층은 단일층(single layer) 혹은 다층막(multi-layer)일 수 있다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 하부구조와 상기 층간 절연막 사이에 상기 층간 절연막, 콘택 플러그 및 본딩패드용 금속층과 동일한 구조를 갖는 또 다른 층간 절연막, 콘택 플러그 및 본딩패드용 금속층을 더 구비할 수도 있다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판 위에 회로부를 포함하는 하부구조를 형성하는 제1 공정과, 상기 하부구조 위에 층간 절연막을 증착하는 제2 공정과, 상기 층간 절연막 위에 포토레지스트막을 도포하고 노광 공정을 진행하되, 서로 연결되지 않고 일정간격으로 이격된 점들이 메쉬 형태를 이루는 패턴이 상기 포토레지스트막 위에 전사(transcription)되도록 노광을 진행하는 제3 공정과, 상기 노광이 이루어진 층간 절연막에 현상(development) 및 식각 공정을 진행하되, 상기 일정간격으로 이격된 점들이 확장되어 서로 연결된 메쉬 형태를 이루는 트랜치 콘택부가 형성되도록 현상 및 식각을 진행하는 제4 공정과, 상기 층간 절연막의 메쉬 형태의 트랜치 콘택부에 도전물질을 채워 콘택 플러그를 형성하는 제5 공정과, 상기 콘택 플러그가 채워진 층간 절연막 위에 본딩패드용 금속층을 증착하는 제6 공정을 구비하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 제6 공정후, 상기 본딩패드용 금속막 위에 최종보호막을 적층하는 공정과, 상기 최종보호막을 패터닝하여 상기 본딩패드용 금속층에서 본딩패드를 노출시키는 공정을 더 진행하는 것이 적합하다.
또한, 상기 제1 공정 후에, 또 다른 층간 절연막, 콘택 플러그 및 본딩패드용 금속층을 형성하기 위한 제2 공정 내지 제6 공정을 추가로 진행할 수도 있다.
본 발명에 따르면, 본딩패드 하부의 층간 절연막에 메쉬 형태의 트랜치 콘택부를 형성함으로써 본딩패드의 기계적 강도 및 내구성을 증대시켜 와이어 본딩 공정에서 수율을 향상시키고 반도체 소자의 신뢰성을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 아래의 바람직한 실시예에 있어서는 층간 절연막에 형성된 메쉬 형태의 트랜치 콘택부가 메쉬형(Mesh type)이지만, 이는 다른 모양으로 얼마든지 변형이 가능하다. 가령 메쉬 형태는 사각형의 링(ring) 형태로 변경해도 무방하다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
도 4 내지 도 11는 본 발명에 의한 본딩패드 하부구조를 보강하기 위한 반도체 소자의 구조 및 제조방법을 설명하기 위해 도시한 도면들이다.
도 4를 참조하면, 반도체 기판(200)에 일반적인 하부구조(202), 예컨대 반도체 소자의 고유기능을 수행하는 트랜지스터와 비트라인과 같은 회로부를 통상의 방법에 따라 형성한다. 이어서 상기 하부구조(202) 위에 절연막(204)을 증착하고, 평탄화 공정을 진행하여 상기 절연막(204)을 평탄화시킨다.
이러한 평탄화 공정으로 화학기계적 연마(Chemical Mechanical Polishing) 공정 혹은 에치백(etchbach) 공정을 사용할 수 있다. 계속해서, 상기 절연막(204) 위에 하부 금속층(206)을 알루미늄이나 폴리실리콘과 같은 도전물질을 사용하여 형성한다.
도 5를 참조하면, 상기 하부 금속층(206)이 형성된 결과물 위에 층간 절연막(208), 예컨대 산화막 혹은 산화막을 포함하는 다층막을 증착한다. 그 후, 본 발명에 의해 제시되는 특별한 방법에 의하여 상기 층간 절연막(208)에 패터닝을 진행하여 메쉬 형태의 트랜치 콘택부(210)를 형성한다.
도 6을 참조하면, 상기 층간 절연막(208)에 형성된 메쉬 형태의 트랜치 콘택부(210)를 보여주는 평면도로서, 상기 메쉬 형태의 트랜치 콘택부(210)는 층간 절연막(208)에 미세한 선폭으로 형성되고, 메쉬 형태의 트랜치 콘택부(210) 라인간의 간격이 멀리 떨어져 있지만, 이를 확대하여 보면 점(dot)들이 서로 연결된 형태이다. 도면의 참조부호 206은 하부 금속층을 가리킨다.
도 7을 참조하면, 도 6의 A부분에 대한 노광 공정시의 확대도로서 층간 절연막 위에는 노광을 위한 포토레지스트막(212)이 도포(coating)되고, 상기 포토레지스트막(212)에는 일정간격 이격된 점들이 메쉬 형태를 이루는 전사패턴(210A)이 노광된다.
즉, 즉 메쉬 형태의 트랜치 콘택부를 형성하기 위해 사용되는 노광 패턴이 종래 기술과 같이 라인 형태가 아니고, 일정간격으로 이격된 점들이 서로 연결되지 않은 상태로 라인 형태로 배열된다. 이러한 노광 패턴은 현상 및 식각 공정을 거치면서 메쉬 형태의 트랜치 콘택부가 확장되는 문제점을 고려하여 설계된 것이다.
이때, 일정간격으로 이격된 점들은 점의 직경의 5~95% 거리로 서로 이격시킬 수 있으며, 식각 마진(etching margin)이 크면 클수록 상기 이격된 거리는 커지게 된다. 본 발명에서는 이를 30~40%의 거리로 서로 이격시켜 후속되는 현상 및 식각 공정에서 개개의 점들이 서로 연결되어 라인 형태가 되도록 하였다.
도 8을 참조하면, 도 7에서 현상 및 식각 공정(development etching process)을 추가로 진행한 후의 평면도로서, 층간 절연막(208) 위에는 서로 이격되어 라인 형태로 배열된 점들이, 이제는 서로 연결되어 라인 형태를 이루는 메쉬 형태의 트랜치 콘택부(210)로 변화되었다.
즉, 현상 및 식각 공정을 거치면서 메쉬 형태의 트랜치 콘택부(210)가 확장되는 것을 보상하여 메쉬 형태의 트랜치 콘택부(210)를 만들었기 때문에 종래 기술의 문제점을 해결하고, 원하는 모양, 원하는 치수의 메쉬 형태의 트랜치 콘택부(210)를 구현할 수 있다. 물론 점들이 확장되어 라인형태를 이루는 메쉬 형태의 트랜치 콘택부(210)의 전체적인 모양은 라인을 사용하여 형성할 수 있는 다른 모양, 예컨대 사각링 형태 등의 모양으로 얼마든지 변형이 가능하다.
도 9를 참조하면, 상기 메쉬 형태의 트랜치 식각부(210)가 형성된 결과물에 콘택 플러그(214)로 사용될 도전물질, 예컨대 텅스텐이나 후속으로 형성될 본딩패드 금속층(216)과 동일 재질의 도전물질을 증착하여 상기 메쉬 형태의 트랜치 식각부(210)를 채우고, 상기 반도체 기판 위를 덮도록 한다. 이어서 화학기계적 연마(CMP)나 에치백과 같은 평탄화 공정을 진행하여 반도체 기판 위에 있는 콘택 플러그(214)로 사용될 도전물질을 제거하여 상기 메쉬 형태의 트랜치 식각부(210)를 채우는 콘택 플러그(214)를 형성한다.
만약 필요하다면, 상기 콘택 플러그(214)와 하부금속층(206) 및 본딩패드용 금속층(216)의 경계면에 장벽층(barrier layer)이나 접착층(adhesion layer)을 통상의 방법에 의하여 추가로 형성할 수도 있다.
도 10을 참조하면, 상기 콘택 플러그(214)가 형성된 반도체 기판 위에 본딩패드용 금속층(216)을 적층한다. 상기 본딩패드용 금속층(216)은 알루미늄이나 구리 등의 금속을 이용한 단일층(single layer), 혹은 다층막(multi-layer)중 어느 하나를 선택할 수 있으며, 반도체 소자의 종류에 따라 다양하게 변형될 수 있다.
따라서, 본딩패드용 금속층(216) 하부의 층간 절연막(218)에 있는 메쉬 형태의 트랜치 콘택부를 채우는 콘택 플러그(214)가 후속공정의 와이어 본딩 공정이 수행될 때에 본딩패드에 가해지는 기계적 충격을 완화시키고, 하부금속층(206)과 본딩패드용 금속층(216)의 기계적 결합력을 강화시킨다. 그러므로 와이어 본딩이 수행된 후에 와이어가 본딩패드로부터 떨어지거나, 본딩패드 하부에 있는 절연막이 깨져서 이 부분에서 누설전류가 발생하는 문제점을 개선할 수 있다. 그리고 본드 풀 테스트(BPT: bond Pull Test)와 같은 신뢰성 검사의 결과도 개선할 수 있다.
도 11을 참조하면, 상기 본딩패드용 금속층(216)이 형성된 반도체 기판 위에최종보호막(218)으로 사용될 절연막을 증착하고 사진 및 식각 공정을 진행하여 본딩패드(220) 영역을 노출시킨다.
이하, 도 11을 참조하여 본 발명에 따른 본딩패드 하부구조를 보강하기 위한 반도체 소자의 구조에 대하여 설명하기로 한다.
본 발명에 의한 본딩패드 하부구조를 보강하기 위한 반도체 소자는 반도체 기판(200)과, 상기 반도체 기판 위에 형성된 하부구조(202, 204, 206)와, 상기 하부구조(202, 204, 206) 위에 형성되되, 노광 공정에서는 서로 연결되지 않고 일정간격으로 이격된 점(dot)들이 전체적으로 메쉬(mesh) 형태를 이루고, 현상 및 식각 공정에서 상기 이격된 점(dot)들이 서로 연결되어 전체적으로 메쉬 형태를 이루는 메쉬 형태의 트랜치 콘택부(도6의 210)를 포함하는 층간 절연막(208)과, 상기 층간 절연막(208)의 메쉬 형태의 트랜치 콘택부를 채우는 콘택 플러그(214)와, 상기 층간 절연막 위에 형성된 본딩패드용 금속층(214) 및 상기 본딩패드 금속층(214) 위에서 형성되고 본딩패드(220)를 노출시키는 최종보호막(218)으로 이루어진다.
여기서 상기 층간절연막(208)의 메쉬 형태의 트랜치 콘택부 및 이 부분을 채우는 콘택 플러그(214)는 본 발명의 목적을 달성하는 주요한 수단이 된다.
도 12는 본 발명에 의한 본딩패드 하부구조를 보강하기 위한 반도체 소자의 변형된 제조방법을 설명하기 위해 도시한 단면도이다. 상세히 설명하면, 현재까지는 메쉬 형태의 트랜치 콘택부가 있는 층간 절연막(208)막이 하나인 경우의 반도체 소자에 대해서만 설명하였다. 그러나 필요에 따라 하부금속층(206) 및 본딩패드용 금속층(216) 외에 또 다른 금속층을 적용하여 반도체 소자를 만들 수도 있다. 이경우 하부금속층(206)과 층간 절연막(208) 사이에 또 다른 층간 절연막(308), 콘택 플러그(314) 및 금속층(316)을 상술한 본 발명에 의한 방법에 따라 추가로 만들 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 본딩패드 하부의 층간 절연막에 메쉬 형태의 트랜치 콘택부를 라인형이 아닌 점들이 연결된 라인형으로 형성하여, 본딩패드의 기계적 강도를 높이고, 본딩패드 하부의 접착력 및 완충능력과 같은 내구성을 향상시킴으로써, 첫째, 와이어 본딩 공정에서 수율을 향상시키고, 둘째, 반도체 소자의 신뢰성을 개선할 수 있다.

Claims (20)

  1. 반도체 기판;
    상기 반도체 기판 위에 형성된 하부구조;
    상기 하부구조 위에 형성되되,
    노광 공정에서는 서로 연결되지 않고 일정간격으로 이격된 점(dot)들이 전체적으로 메쉬(mesh) 형태를 이루고,
    현상 및 식각 공정에서 상기 이격된 점(dot)들이 서로 연결되어 전체적으로 메쉬 형태를 이루는 메쉬 형태의 트랜치 콘택부를 포함하는 층간 절연막;
    상기 층간 절연막의 메쉬 형태의 트랜치 콘택부를 채우는 콘택 플러그; 및
    상기 층간 절연막 위에 형성된 본딩패드용 금속층을 구비하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자.
  2. 제1항에 있어서, 상기 하부구조는,
    트랜지스터를 포함하는 회로부;
    상기 회로부 위에 형성된 절연막; 및
    상기 절연막 위에 형성된 하부 금속층을 구비하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자.
  3. 제2항에 있어서,
    상기 절연막은 평탄화가 완료된 막질인 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자.
  4. 제1항에 있어서,
    상기 본딩패드용 금속층은 그 상부에 본딩패드는 노출시키면서 나머지 반도체 기판 전체를 덮는 최종보호막을 더 구비하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자.
  5. 제1항에 있어서,
    상기 서로 연결되지 않고 일정간격으로 이격된 점(dot)에서 이격된 거리는 점의 직경의 5 ~ 95% 범위로 이격된 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자.
  6. 제1항에 있어서,
    상기 콘택 플러그는 텅스텐이 재질인 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자.
  7. 제1항에 있어서,
    상기 콘택 플러그는 본딩패드용 금속층과 동일한 재질인 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자.
  8. 제1항에 있어서,
    상기 본딩패드용 금속층은 단일층(single layer)인 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자.
  9. 제8항에 있어서,
    상기 다층구조의 본딩패드용 금속층은 다층막(multi-layer)인 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자.
  10. 제1항에 있어서,
    상기 하부구조와 상기 층간 절연막 사이에
    상기 층간 절연막, 콘택 플러그 및 본딩패드용 금속층과 동일한 구조를 갖는 또 다른 층간 절연막, 콘택 플러그 및 본딩패드용 금속층을 더 구비하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자.
  11. 반도체 기판 위에 회로부를 포함하는 하부구조를 형성하는 제1 공정;
    상기 하부구조 위에 층간 절연막을 증착하는 제2 공정;
    상기 층간 절연막 위에 포토레지스트막을 도포하고 노광 공정을 진행하되,
    서로 연결되지 않고 일정간격으로 이격된 점들이 메쉬 형태를 이루는 패턴이 상기 포토레지스트막 위에 전사(transcription)되도록 노광을 진행하는 제3 공정;
    상기 노광이 이루어진 층간 절연막에 현상(development) 및 식각 공정을 진행하되, 상기 일정간격으로 이격된 점들이 확장되어 서로 연결된 메쉬 형태의 트랜치 콘택부가 형성되도록 현상 및 식각을 진행하는 제4 공정;
    상기 층간 절연막의 메쉬 형태의 트랜치 콘택부에 도전물질을 채워 콘택 플러그를 형성하는 제5 공정; 및
    상기 콘택 플러그가 채워진 층간 절연막 위에 본딩패드용 금속층을 증착하는 제6 공정을 구비하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법.
  12. 제11항에 있어서,
    상기 하부구조를 형성하는 제1 공정은
    상기 반도체 기판 위에 회로부를 형성하는 공정;
    상기 회로부 위에 평탄화를 위한 절연막을 증착하는 공정; 및
    상기 절연막 위에 하부 금속층을 형성하는 공정을 포함하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법.
  13. 제11항에 있어서, 상기 제6 공정후,
    상기 본딩패드용 금속막 위에 최종보호막을 적층하는 공정; 및
    상기 최종보호막을 패터닝하여 상기 본딩패드용 금속층에서 본딩패드를 노출시키는 공정을 더 진행하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법.
  14. 제11항에 있어서,
    상기 제3 공정의 일정간격으로 이격된 점들은 그 이격된 거리가 점의 직경의 5~95% 범위인 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법.
  15. 제11항에 있어서,
    상기 제5 공정은 콘택 플러그용 도전물질로 텅스텐을 사용하여 진행하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법.
  16. 제11항에 있어서,
    상기 제5 공정은 콘택 플러그용 도전물로 본딩패드용 금속층과 동일한 도전물질을 사용하여 진행하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법.
  17. 제11항에 있어서,
    상기 제5 공정 후, 상기 층간 절연막에 대한 평탄화 공정을 더 진행하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법.
  18. 제11항에 있어서,
    상기 제6 공정의 본딩패드용 금속층은 단일층으로 형성하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법.
  19. 제11항에 있어서,
    상기 제6 공정의 본딩패드용 금속층은 다층막으로 형성하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법.
  20. 제11항에 있어서,
    상기 제1 공정 후에,
    또 다른 층간 절연막, 콘택 플러그 및 본딩패드용 금속층을 형성하기 위한 제2 공정 내지 제6 공정을 더 진행하는 것을 특징으로 하는 본딩패드 하부구조를 보강하기 위한 반도체 소자의 제조방법.
KR10-2002-0015149A 2002-03-20 2002-03-20 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법 KR100416614B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0015149A KR100416614B1 (ko) 2002-03-20 2002-03-20 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법
US10/376,110 US6717272B2 (en) 2002-03-20 2003-02-26 Reinforced bond-pad substructure and method for fabricating the same
DE10309998A DE10309998B4 (de) 2002-03-20 2003-02-27 Halbleiterbauelement mit einer verstärkten Substruktur einer Kontaktstelle und zugehöriges Herstellungsverfahren
JP2003070797A JP3923440B2 (ja) 2002-03-20 2003-03-14 ボンディングパッド下部に補強構造を有する半導体素子及びその製造方法
TW092106167A TWI227539B (en) 2002-03-20 2003-03-20 Reinforced bond-pad substructure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0015149A KR100416614B1 (ko) 2002-03-20 2002-03-20 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법

Publications (2)

Publication Number Publication Date
KR20030075780A KR20030075780A (ko) 2003-09-26
KR100416614B1 true KR100416614B1 (ko) 2004-02-05

Family

ID=28036140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0015149A KR100416614B1 (ko) 2002-03-20 2002-03-20 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법

Country Status (5)

Country Link
US (1) US6717272B2 (ko)
JP (1) JP3923440B2 (ko)
KR (1) KR100416614B1 (ko)
DE (1) DE10309998B4 (ko)
TW (1) TWI227539B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960836B2 (en) * 2003-09-30 2005-11-01 Agere Systems, Inc. Reinforced bond pad
WO2005057654A2 (en) * 2003-12-10 2005-06-23 Philips Intellectual Property & Standards Gmbh Wire-bonded semiconductor component with reinforced inner connection metallization
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
JP4522435B2 (ja) * 2007-06-05 2010-08-11 富士通テン株式会社 高周波回路装置、及びレーダ装置
JP5034740B2 (ja) 2007-07-23 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR20100039425A (ko) * 2007-07-26 2010-04-15 엔엑스피 비 브이 보강 구조체, 반도체 소자, 조립체, 오디오 회로, 전자 장치 및 보강 구조체 제조 방법
CN101765913B (zh) * 2007-07-30 2012-10-03 Nxp股份有限公司 底部粗糙度减小的半导体部件的应力缓冲元件
JP4953132B2 (ja) * 2007-09-13 2012-06-13 日本電気株式会社 半導体装置
JP5098655B2 (ja) * 2008-01-18 2012-12-12 富士通セミコンダクター株式会社 電子装置
JP5610905B2 (ja) 2010-08-02 2014-10-22 パナソニック株式会社 半導体装置
US8802554B2 (en) * 2011-02-15 2014-08-12 Marvell World Trade Ltd. Patterns of passivation material on bond pads and methods of manufacture thereof
WO2015029159A1 (ja) * 2013-08-28 2015-03-05 三菱電機株式会社 半導体装置
CN107422610B (zh) * 2017-07-20 2019-09-24 武汉华星光电技术有限公司 一种母板曝光方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980086680A (ko) * 1997-05-01 1998-12-05 윌리엄 비. 켐플러 본드 패드 보강 시스템 및 방법
KR20010073536A (ko) * 2000-01-18 2001-08-01 윤종용 전극패드 하부에 그물형 플러그가 형성된 반도체 칩
US20010010408A1 (en) * 1999-03-19 2001-08-02 Ming-Dou Ker Low-capacitance bonding pad for semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939790A (en) * 1996-04-09 1999-08-17 Altera Corporation Integrated circuit pad structures
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
TW416575U (en) * 1998-06-03 2000-12-21 United Integrated Circuits Corp Bonding pad structure
US6444295B1 (en) * 1998-12-29 2002-09-03 Industrial Technology Research Institute Method for improving integrated circuits bonding firmness

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980086680A (ko) * 1997-05-01 1998-12-05 윌리엄 비. 켐플러 본드 패드 보강 시스템 및 방법
US20010010408A1 (en) * 1999-03-19 2001-08-02 Ming-Dou Ker Low-capacitance bonding pad for semiconductor device
KR20010073536A (ko) * 2000-01-18 2001-08-01 윤종용 전극패드 하부에 그물형 플러그가 형성된 반도체 칩

Also Published As

Publication number Publication date
JP2003282627A (ja) 2003-10-03
TWI227539B (en) 2005-02-01
JP3923440B2 (ja) 2007-05-30
DE10309998A1 (de) 2003-10-16
TW200403801A (en) 2004-03-01
US20030178644A1 (en) 2003-09-25
KR20030075780A (ko) 2003-09-26
DE10309998B4 (de) 2006-06-14
US6717272B2 (en) 2004-04-06

Similar Documents

Publication Publication Date Title
US7067928B2 (en) Method of forming a bonding pad structure
JP3996602B2 (ja) インダクタの製造方法並びにインダクタ及びはんだボールの製造方法。
US6756294B1 (en) Method for improving bump reliability for flip chip devices
US6747355B2 (en) Semiconductor device and method for manufacturing the same
TWI451545B (zh) 凸塊墊結構及其製造方法
KR100416614B1 (ko) 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법
KR100597774B1 (ko) 반도체 장치 및 그 제조방법
EP1351294B1 (en) System and method for providing a redistribution metal layer in an integrated circuit
KR100284738B1 (ko) 다층금속배선을갖는반도체소자의패드및그제조방법
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
CN100514590C (zh) 防止焊垫剥离的制造方法以及防止焊垫剥离的结构
JP2002222811A (ja) 半導体装置およびその製造方法
US7879651B2 (en) Packaging conductive structure and method for forming the same
KR20040061817A (ko) 반도체소자의 금속배선 형성방법
JP2002324797A (ja) 半導体装置及びその製造方法
TWI284969B (en) Apparatus to reduce occurrences of delamination between flip-chip underfill and UBM structure
JP3729680B2 (ja) 半導体装置の製造方法および半導体装置
JP6068326B2 (ja) 多層配線用パッド構造の製造方法
CN112435977B (zh) 半导体器件及其制作方法
JP2007027234A (ja) 半導体装置及びその製造方法
JP2008028109A (ja) 半導体装置及び半導体装置の製造方法
KR100725086B1 (ko) 다층 배선 형성 공정에서의 패드층 형성방법
TWI233671B (en) Flip chip BGA
KR19990061336A (ko) 반도체 소자의 다층 패드 및 그 제조방법
JPS60187039A (ja) 多層配線部材

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 17