CN112435977B - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN112435977B CN112435977B CN202011309816.4A CN202011309816A CN112435977B CN 112435977 B CN112435977 B CN 112435977B CN 202011309816 A CN202011309816 A CN 202011309816A CN 112435977 B CN112435977 B CN 112435977B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- opening
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 210
- 239000002184 metal Substances 0.000 claims abstract description 210
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 34
- 238000002161 passivation Methods 0.000 claims description 45
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 43
- 229910052802 copper Inorganic materials 0.000 claims description 43
- 239000010949 copper Substances 0.000 claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 18
- 239000000523 sample Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 31
- 238000001259 photo etching Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- 238000011049 filling Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000012864 cross contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/0382—Applying permanent coating, e.g. in-situ coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/0383—Reworking, e.g. shaping
- H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体器件及其制作方法，通过刻蚀去除部分所述第一金属层以在所述第一金属层中形成第一开口；所述第二金属层填充在所述第一开口中，且与刻蚀剩余的所述第一金属层电连接；硅通孔依次贯穿所述衬底和部分厚度的所述介质层且暴露出所述第二金属层；硅通孔中的互连层与所述第二金属层电连接。所述第二金属层和互连层在所述衬底上的投影落入所述第一金属层在所述衬底上的投影范围内即可实现将第一金属层引出，硅通孔不需要额外占用横向(平行于衬底方向)上第一金属层侧方的面积，提高了晶圆面积利用率。引出第一金属层的第二金属层通过一次光刻工艺(一张光罩)即可完成，此工序可减少光罩，降低成本，并降低工艺难度。
Description
技术领域
本发明属于集成电路制造技术领域，具体涉及一种半导体器件及其制作方法。
背景技术
TSV(Through Silicon Via，硅通孔)技术是通过在晶圆和晶圆之间制造垂直导通，实现晶圆之间互连的新技术，其能在三维方向使得堆叠密度更大。
实际制程中，常通过在硅通孔中填充互连层，所述互连层与晶圆中的金属层电连接，从而将晶圆中的金属层引出。在三维集成硅通孔互连工艺中，当深宽比>5:1，深度超过15微米时，硅通孔中填充互连层的材料常需要选用铜。传统工艺中，与硅通孔中铜材料的互连层电连接的金属层因受工艺难度和工艺可靠度的影响(例如深硅通孔与金属层表面清洗、界面阻挡层沉积等)，金属层的材料也只能选择铜。
但在很多情况中，来料的晶圆中的金属层仅存在铝金属层或后续三维集成互连中提供的连接金属层为铝制程，无法与硅通孔中的铜互连层直接互连。针对这种情况，如图1所示，需要在铝金属层02上，通过第一道光罩形成垂直于衬底01方向上的开孔T2，通过第二道光罩形成平行于衬底01方向的开孔T1，在开孔T2和开孔T1中形成第一铜金属层03，第一铜金属层03与铝金属层02互连；接着将晶圆翻面，通过第二道光罩形成贯穿衬底01的硅通孔，并在硅通孔中填充第二铜金属层04与第一铜金属层03互连。通过两道光罩，采用大马士革工艺生成第一铜金属层03。这种方案一方面，工艺成本较高，生成第一铜金属层03需要两道光罩；另一方面，较浪费晶圆有效面积，需要额外长度(水平方向)延伸，以提供可供硅通孔穿过的区域；再一方面，工艺控制复杂，开孔T2(小孔)中的第一铜金属层03和铝金属层02接触工艺复杂。
发明内容
本发明的目的在于提供一种半导体器件及其制作方法，提高了晶圆面积利用率；减少光罩，降低成本，并降低工艺难度。
本发明提供一种半导体器件的制作方法，包括：
提供第一晶圆，所述第一晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的第一金属层；
刻蚀去除部分所述第一金属层以在所述第一金属层中形成第一开口；
形成第二金属层，所述第二金属层填充在所述第一开口中，且与刻蚀剩余的所述第一金属层电连接；
形成硅通孔，所述硅通孔依次贯穿所述衬底和部分厚度的所述介质层且暴露出所述第二金属层；
形成互连层，所述互连层填充在所述硅通孔中，且与所述第二金属层电连接。
进一步的，所述第一晶圆还包括钝化层，所述钝化层至少覆盖所述介质层。
进一步的，所述钝化层具有暴露出部分所述第一金属层的探测窗口，所述探测窗口暴露出的所述第一金属层具有凸起，所述第二金属层还填充所述探测窗口。
进一步的，刻蚀去除部分所述第一金属层形成第一开口具体包括：刻蚀去除含所述凸起的部分或全部的所述探测窗口暴露出的所述第一金属层，形成所述第一开口。
进一步的，所述钝化层还覆盖全部的所述第一金属层。
进一步的，刻蚀去除部分所述第一金属层形成第一开口具体包括：
刻蚀所述钝化层形成钝化层开口，所述钝化层开口暴露出部分所述第一金属层；
形成图形化的光阻层，所述图形化的光阻层覆盖刻蚀剩余的所述钝化层和部分所述第一金属层，所述图形化的光阻层具有第一窗口，在垂直于所述衬底的截面上，所述第一窗口的截面宽度小于所述钝化层开口的截面宽度；
以所述图形化的光阻层为掩膜，刻蚀去除所述第一窗口暴露出的所述第一金属层，形成所述第一开口；
形成第二金属层的步骤中，所述第二金属层还填充所述钝化层开口。
进一步的，刻蚀去除部分所述第一金属层形成第一开口具体包括：
形成图形化的光阻层，所述图形化的光阻层位于所述钝化层上，所述图形化的光阻层具有第二窗口，所述第二窗口位于所述第一金属层的上方，在垂直于所述衬底的截面上，所述第二窗口的截面宽度小于所述第一金属层的截面宽度；
以所述图形化的光阻层为掩膜，刻蚀去除所述第二窗口暴露出的所述钝化层和所述第一金属层，形成所述第一开口。
进一步的，所述第一金属层、所述第二金属层和所述互连层的材质分别为：铝、铜和铜；或者铝、铜和钨；或者钨、铜和铜。
进一步的，形成第二金属层之后，形成硅通孔之前，还包括：
将所述第一晶圆暴露所述第二金属层的一侧与第二晶圆键合。
本发明还提供一种半导体器件，包括：
衬底、位于所述衬底上的介质层和嵌设于所述介质层中的第一金属层；
第一开口，所述第一开口贯穿部分宽度的所述第一金属层；
第二金属层，所述第二金属层填充在所述第一开口中，且与剩余的所述第一金属层电连接；
硅通孔，所述硅通孔依次贯穿所述衬底和部分厚度的所述介质层且暴露出所述第二金属层；
互连层，所述互连层填充在所述硅通孔中，且与所述第二金属层电连接。
与现有技术相比，本发明具有如下有益效果：
本发明提供了一种半导体器件及其制作方法中，通过刻蚀去除部分所述第一金属层形成第一开口；所述第二金属层填充在所述第一开口中，且与刻蚀剩余的所述第一金属层电连接；硅通孔依次贯穿所述衬底和部分厚度的所述介质层且暴露出所述第二金属层；硅通孔中的互连层与所述第二金属层电连接。所述第二金属层和互连层在所述衬底上的投影落入所述第一金属层在所述衬底上的投影范围内即可实现将第一金属层引出，硅通孔不需要额外占用横向(平行于衬底方向)上第一金属层侧方的面积，提高了晶圆面积利用率。引出第一金属层的第二金属层通过一次光刻工艺(一张光罩)即可完成，此工序可减少光罩，降低工艺难度。
进一步的，所述钝化层具有暴露出部分所述第一金属层的探测窗口，所述探测窗口暴露出的所述第一金属层具有凸起。刻蚀去除含所述凸起的部分或全部的所述探测窗口暴露出的所述第一金属层，形成所述第一开口。通过刻蚀去除含所述凸起的针痕区域，解决了凸起带来的不平坦的问题，克服了凸起平坦化工艺处理过程中介质层(平坦层)太厚或太薄均易出问题，平坦化工艺不好控制的困难；不需要额外占用横向(平行于衬底方向)上第一金属层侧方的面积，提高了晶圆面积利用率。
附图说明
图1至图2为一种半导体器件的制作方法各步骤示意图。
图3至图7为另一种半导体器件的制作方法各步骤示意图。
图8为本发明实施例的半导体器件的制作方法流程示意图。
图9a至图17为本发明实施例的半导体器件的制作方法各步骤示意图。
其中，附图标记如下：
01-衬底；02-铝金属层；03-第一铜金属层；04-第二铜金属层；
11-衬底；12-介质层；13-铝金属层；13’-凸起；14-介质层；15-第三铜金属层；16-隔离层；17-晶圆；18-第四铜金属层；
20-第一晶圆；21-衬底；22-介质层；23-第一金属层；24-钝化层；25-图形化的光阻层；26-第二金属层；27-绝缘层；28-互连层；30-第二晶圆；31-键合层。
具体实施方式
如背景技术所述，来料的晶圆中的金属层仅存在铝金属层或后续三维集成互连中提供的连接金属层为铝制程时，晶圆中的金属层与硅通孔中的铜互连层互连存在工艺难度较高、较浪费晶圆有效面积以及工艺控制复杂的问题。
发明人进一步发现，晶圆中的铝金属层探针测试时容易被损伤，铝金属层在探针接触部位极容易产生凸起，为了实现三维集成互连后续工艺，必须对扎针测试界面(针痕区域)先做平坦化处理，然后与硅通孔中的铜金属层互连。
具体的，结合图3至图7所示，详细介绍一种晶圆中的铝金属层与硅通孔中的铜金属层互连的方法。
如图3所示，晶圆包括衬底11，位于衬底11上的介质层12，嵌设在介质层12中的铝金属层13，铝金属层13在探针测试接触部位产生凸起13’。
如图4所示，沉积覆盖铝金属层13和凸起13’的介质层14，并进行化学机械研磨使介质层14表面平坦化，以解决凸起13’带来的不平坦的问题。
如图5所示，在介质层14中形成开孔，并在开孔中填充第三铜金属层15，第三铜金属层15和铝金属层13电连接。形成覆盖介质层14和第三铜金属层15的隔离层16。
如图6所示，将隔离层16与另一晶圆17键合。
如图6和图7所示，将衬底11减薄后，形成硅通孔并在硅通孔中填充第四铜金属层18，第四铜金属层18与第三铜金属层15电连接，第三铜金属层15和铝金属层13电连接，从而将铝金属层13经过两次铜金属层工艺通过硅通孔引出。
图3至图7所示的方法，虽然解决了凸起13’平坦化和铝金属层13引出的问题，但是也存在一些问题。一方面，平坦化工艺难度较大，管控困难，具体的，介质层14沉积较厚时，虽然经过平坦化之后该介质层14的表面会相对平坦，但会给后续工艺中形成穿过介质层14的孔时增加难度，进而给之后的穿孔连线工艺带来很大的挑战，例如增大了形成开孔以及在开孔中填充第三铜金属层15的工艺难度，要求第三铜金属层15厚度变大，相应尺寸变大。介质层14沉积较薄时，在化学机械研磨的过程中较难控制研磨终点，导致研磨部件很容易接触到凸起13’，会导致金属的交叉污染，从而影响机台。
另一方面，较浪费晶圆有效面积，需要额外空间(水平方向)延伸，以提供可供硅通孔穿过的区域，还需远离扎针区域。
经过深入研究，考虑到上述内容，本发明实施例提供了一种半导体器件及其制作方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种半导体器件的制作方法，如图8所示，包括：
提供第一晶圆，所述第一晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的第一金属层；
刻蚀去除部分所述第一金属层以在所述第一金属层中形成第一开口；
形成第二金属层，所述第二金属层填充在所述第一开口中，且与刻蚀剩余的所述第一金属层电连接；
形成硅通孔，所述硅通孔依次贯穿所述衬底和部分厚度的所述介质层且暴露出所述第二金属层；
形成互连层，所述互连层填充在所述硅通孔中，且与所述第二金属层电连接。
下面结合图9a至图17详细介绍本发明实施例的半导体器件的制作方法的各步骤。
如图9a所示，提供第一晶圆20，所述第一晶圆20包括衬底21、依次位于所述衬底21上的介质层22和钝化层24，所述介质层22中嵌设有第一金属层23，所述钝化层24具有暴露出部分所述第一金属层23的探测窗口V1，所述探测窗口V1暴露出的所述第一金属层23具有凸起23’。采用探针接触所述第一金属层23进行测试，容易产生凸起23’。
本发明实施方式中，衬底可以为半导体衬底，其可由适合于半导体器件的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种器件结构(不限于半导体器件结构)，例如栅极结构等等。
所述第一金属层23例如为铝层。钝化层24可包括形成于介质层22表面的氧化硅层和位于氧化硅层表面的氮化硅层，氧化硅层覆盖性较好，很好的保护第一金属层和介质层的同时还可缓解氮化硅层引起的应力，氮化硅层致密性好且为硬膜可以很好的保护半导体器件表面。
如图9b、图13a和图13b所示，刻蚀去除部分所述第一金属层形成第一开口具体包括：刻蚀去除所述探测窗口V1暴露出的含所述凸起23’的部分或全部的所述第一金属层23，形成第一开口(V2或V3)。在一实施例中，如图9b和图13a所示，形成图形化的光阻层25，所述图形化的光阻层25可覆盖所述钝化层24和所述探测窗口V1下方周圈的第一金属层23；在垂直于所述衬底21的截面上，所述图形化的光阻层25的开口的截面宽度小于所述探测窗口V1的截面宽度；所述图形化的光阻层的开口暴露出所述凸起23’。以所述图形化的光阻层为掩膜，刻蚀去除含所述凸起23’的所述探测窗口V1暴露出的部分所述第一金属层23，形成第一开口V2，以将探针痕迹区域去除；之后去除所述图形化的光阻层。在另一实施例中，如图13b所示，也可刻蚀去除含所述凸起的全部的所述探测窗口V1暴露出的所述第一金属层23，形成第一开口V3，以将探针痕迹区域去除。
图9a和图9b示出了第一晶圆第一种示例，第一晶圆例如为探针测试后，对第一金属层23有一定损伤的示例，需要将此种状态下的第一金属层23引出。
图10a和图10b示出了第一晶圆第二种示例，介质层22中嵌设有第一金属层23，第一金属层23和介质层22上方没有钝化层，第一晶圆例如为工艺线上刚形成第一金属层23的状态，刻蚀去除部分宽度的所述第一金属层23形成第一开口V4。所述第一金属层23的宽度W指在垂直于衬底21的截面上，所述第一金属层23沿平行于衬底方向的截面宽度。
图11a至图11c示出了第一晶圆第三种示例，第一晶圆未经探针测试，第一金属层23和介质层22上方形成有钝化层24保护。如图11a所示，介质层22中嵌设有第一金属层23，所述第一晶圆还包括钝化层24，所述钝化层24覆盖所述介质层22和第一金属层23。刻蚀去除部分所述第一金属层形成第一开口具体包括：
如图11b和图11c所示，刻蚀所述钝化层24形成钝化层开口V5，所述钝化层开口V5暴露出部分所述第一金属层23。形成图形化的光阻层25，所述图形化的光阻层25覆盖刻蚀剩余的所述钝化层24和部分所述第一金属层23，所述图形化的光阻层具有第一窗口V6，在垂直于所述衬底21的截面上，所述第一窗口V6的截面宽度小于所述钝化层开口V5的截面宽度。以所述图形化的光阻层25为掩膜，刻蚀去除所述第一窗口V6暴露出的所述第一金属层23，形成所述第一开口，形成的结构与图13a所示结构相同。
图11a至图11c示出了第一晶圆第三种示例，第一晶圆未经探针测试，第一金属层23上方形成有钝化层保护。
图12a至图12b示出了第一晶圆第四种示例，如图12a所示，介质层22中嵌设有第一金属层23，所述第一晶圆还包括钝化层24，所述钝化层24覆盖所述介质层22和第一金属层23。刻蚀去除部分所述第一金属层形成第一开口具体包括：
如图12b所示，形成图形化的光阻层25，所述图形化的光阻层25位于所述钝化层24上，所述图形化的光阻层25具有第二窗口V7，所述第二窗口V7位于所述第一金属层23的上方，在垂直于所述衬底21的截面上，所述第二窗口V7的截面宽度小于所述第一金属层23的截面宽度。以所述图形化的光阻层25为掩膜，刻蚀去除所述第二窗口V7暴露出的所述钝化层24和所述第一金属层23，形成所述第一开口，形成的结构与图13b所示结构相同。
如图13a和图14a所示，形成第二金属层26，所述第二金属层26填充所述探测窗口V1和所述第一开口V2，且与刻蚀剩余的所述第一金属层23电连接。本实施例中，探测窗口V1的正下方周圈均有第一金属层23保留，增大了所述第二金属层26与刻蚀剩余的所述第一金属层23的接触面积，使电连接更可靠。
如图13b和图14b所示，形成第二金属层26，所述第二金属层26填充所述探测窗口V1和所述第一开口V3，且与刻蚀剩余的所述第一金属层23电连接。
如图15和图16所示，将第一晶圆20和第二晶圆30键合，第二晶圆30可为载片晶圆或器件晶圆，所述第二晶圆30上形成有键合层31，键合层31与第一晶圆20中的第二金属层26和钝化层24键合。对第一晶圆20的衬底21进行减薄。
如图17所示，在减薄后的衬底21表面形成绝缘层27；接着，刻蚀形成硅通孔V8，所述硅通孔V8依次贯穿绝缘层27、衬底21和部分厚度的所述介质层22且暴露出所述第二金属层26。形成互连层28，所述互连层28填充在所述硅通孔V8中，且与所述第二金属层26电连接。
本实施例中，所述第一金属层23、所述第二金属层26和所述互连层28的材质可根据实际需要设置。例如：第一种情况，第一金属层23的材质为铝、第二金属层26的材质为铜，以及互连层28的材质为铜。第二种情况，第一金属层23的材质为铝、第二金属层26的材质为铜，以及互连层28的材质为钨。第三种情况，第一金属层23的材质为钨、第二金属层26的材质为铜，以及互连层28的材质为铜。
本发明还提供一种半导体器件，如图17所示，包括：
衬底21、位于所述衬底21上的介质层22和嵌设于所述介质层22中的第一金属层23；
第一开口，所述第一开口贯穿部分宽度的所述第一金属层23；
第二金属层26，所述第二金属层26填充在所述第一开口中，且与剩余的所述第一金属层23电连接；
硅通孔V8，所述硅通孔V8依次贯穿所述衬底21和部分厚度的所述介质层22且暴露出所述第二金属层26；
互连层28，所述互连层28填充在所述硅通孔V8中，且与所述第二金属层26电连接。
综上所述，本发明提供了一种半导体器件及其制作方法，通过刻蚀去除部分所述第一金属层形成第一开口；所述第二金属层填充在所述第一开口中，且与刻蚀剩余的所述第一金属层电连接；硅通孔依次贯穿所述衬底和部分厚度的所述介质层且暴露出所述第二金属层；硅通孔中的互连层与所述第二金属层电连接。所述第二金属层和互连层在所述衬底上的投影落入所述第一金属层在所述衬底上的投影范围内即可实现将第一金属层引出，硅通孔不需要额外占用横向(平行于衬底方向)上第一金属层侧方的面积，提高了晶圆面积利用率。引出第一金属层的第二金属层通过一次光刻工艺(一张光罩)即可完成，此工序可减少光罩，降低工艺难度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的第一金属层；
刻蚀去除部分所述第一金属层以在所述第一金属层中形成第一开口；
形成第二金属层，所述第二金属层填充在所述第一开口中，且与刻蚀剩余的所述第一金属层电连接；
形成硅通孔，所述硅通孔依次贯穿所述衬底和部分厚度的所述介质层且暴露出所述第二金属层；
形成互连层，所述互连层填充在所述硅通孔中，且与所述第二金属层电连接。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一晶圆还包括钝化层，所述钝化层至少覆盖所述介质层。
3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述钝化层具有暴露出部分所述第一金属层的探测窗口，所述探测窗口暴露出的所述第一金属层具有凸起，所述第二金属层还填充所述探测窗口。
4.如权利要求3所述的半导体器件的制作方法，其特征在于，刻蚀去除部分所述第一金属层形成第一开口具体包括：刻蚀去除含所述凸起的部分或全部的所述探测窗口暴露出的所述第一金属层，形成所述第一开口。
5.如权利要求2所述的半导体器件的制作方法，其特征在于，所述钝化层还覆盖全部的所述第一金属层。
6.如权利要求5所述的半导体器件的制作方法，其特征在于，刻蚀去除部分所述第一金属层形成第一开口具体包括：
刻蚀所述钝化层形成钝化层开口，所述钝化层开口暴露出部分所述第一金属层；
形成图形化的光阻层，所述图形化的光阻层覆盖刻蚀剩余的所述钝化层和部分所述第一金属层，所述图形化的光阻层具有第一窗口，在垂直于所述衬底的截面上，所述第一窗口的截面宽度小于所述钝化层开口的截面宽度；
以所述图形化的光阻层为掩膜，刻蚀去除所述第一窗口暴露出的所述第一金属层，形成所述第一开口；
形成所述第二金属层的步骤中，所述第二金属层还填充所述钝化层开口。
7.如权利要求5所述的半导体器件的制作方法，其特征在于，刻蚀去除部分所述第一金属层形成第一开口具体包括：
形成图形化的光阻层，所述图形化的光阻层位于所述钝化层上，所述图形化的光阻层具有第二窗口，所述第二窗口位于所述第一金属层的上方，在垂直于所述衬底的截面上，所述第二窗口的截面宽度小于所述第一金属层的截面宽度；
以所述图形化的光阻层为掩膜，刻蚀去除所述第二窗口暴露出的所述钝化层和所述第一金属层，形成所述第一开口。
8.如权利要求1至7任意一项所述的半导体器件的制作方法，其特征在于，所述第一金属层、所述第二金属层和所述互连层的材质分别为：铝、铜和铜；或者铝、铜和钨；或者钨、铜和铜。
9.如权利要求1至7任意一项所述的半导体器件的制作方法，其特征在于，形成第二金属层之后，形成硅通孔之前，还包括：
将所述第一晶圆暴露所述第二金属层的一侧与第二晶圆键合。
10.一种半导体器件，其特征在于，包括：
衬底、位于所述衬底上的介质层和嵌设于所述介质层中的第一金属层；
第一开口，所述第一开口贯穿部分宽度的所述第一金属层；
第二金属层，所述第二金属层填充在所述第一开口中，且与剩余的所述第一金属层电连接；
硅通孔，所述硅通孔依次贯穿所述衬底和部分厚度的所述介质层且暴露出所述第二金属层；
互连层，所述互连层填充在所述硅通孔中，且与所述第二金属层电连接。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011309816.4A CN112435977B (zh) | 2020-11-20 | 2020-11-20 | 半导体器件及其制作方法 |
| PCT/CN2020/136262 WO2022104972A1 (zh) | 2020-11-20 | 2020-12-14 | 半导体器件及其制作方法 |
| US18/250,840 US20240021470A1 (en) | 2020-11-20 | 2020-12-14 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011309816.4A CN112435977B (zh) | 2020-11-20 | 2020-11-20 | 半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112435977A CN112435977A (zh) | 2021-03-02 |
| CN112435977B true CN112435977B (zh) | 2023-09-01 |
Family
ID=74694586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011309816.4A Active CN112435977B (zh) | 2020-11-20 | 2020-11-20 | 半导体器件及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240021470A1 (zh) |
| CN (1) | CN112435977B (zh) |
| WO (1) | WO2022104972A1 (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981395A (en) * | 1997-10-18 | 1999-11-09 | United Microelectronics Corp. | Method of fabricating an unlanded metal via of multi-level interconnection |
| CN103474416A (zh) * | 2012-06-06 | 2013-12-25 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| US9793156B1 (en) * | 2016-09-12 | 2017-10-17 | International Business Machines Corporation | Self-aligned low resistance metallic interconnect structures |
| CN107564850A (zh) * | 2016-07-01 | 2018-01-09 | 中芯国际集成电路制造(北京)有限公司 | 互连结构及其制造方法 |
| CN109148275A (zh) * | 2018-08-28 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN109166820A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法以及半导体器件 |
-
2020
- 2020-11-20 CN CN202011309816.4A patent/CN112435977B/zh active Active
- 2020-12-14 WO PCT/CN2020/136262 patent/WO2022104972A1/zh active Application Filing
- 2020-12-14 US US18/250,840 patent/US20240021470A1/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981395A (en) * | 1997-10-18 | 1999-11-09 | United Microelectronics Corp. | Method of fabricating an unlanded metal via of multi-level interconnection |
| CN103474416A (zh) * | 2012-06-06 | 2013-12-25 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| CN107564850A (zh) * | 2016-07-01 | 2018-01-09 | 中芯国际集成电路制造(北京)有限公司 | 互连结构及其制造方法 |
| US9793156B1 (en) * | 2016-09-12 | 2017-10-17 | International Business Machines Corporation | Self-aligned low resistance metallic interconnect structures |
| CN109148275A (zh) * | 2018-08-28 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN109166820A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法以及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112435977A (zh) | 2021-03-02 |
| WO2022104972A1 (zh) | 2022-05-27 |
| US20240021470A1 (en) | 2024-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI405321B (zh) | 三維多層堆疊半導體結構及其製造方法 | |
| US7671460B2 (en) | Buried via technology for three dimensional integrated circuits | |
| US7067928B2 (en) | Method of forming a bonding pad structure | |
| TWI397972B (zh) | Semiconductor device manufacturing method | |
| US20140273453A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2003282573A (ja) | 半導体装置のボンディングパッド構造とその製造法 | |
| JPH05206290A (ja) | 多層相互接続集積回路用ビア形成方法 | |
| JP2001156070A (ja) | 機械的ロバスト性のあるパッドインターフェースおよび方法 | |
| CN110047911B (zh) | 一种半导体晶圆、键合结构及其键合方法 | |
| TWI732526B (zh) | 形成三維半導體結構的方法 | |
| KR100388765B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR100691051B1 (ko) | 반도체 디바이스 및 본드 패드 형성 프로세스 | |
| US7553759B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| KR100555524B1 (ko) | 반도체 장치의 본딩패드 및 그 제조방법 | |
| CN112435977B (zh) | 半导体器件及其制作方法 | |
| JP5261926B2 (ja) | 半導体装置およびその製造方法 | |
| CN110289221B (zh) | 一种半导体器件及其制造方法 | |
| CN110931373B (zh) | 一种半导体器件及其制造方法 | |
| KR100351058B1 (ko) | 반도체 소자의 금속 배선 및 그 제조방법 | |
| KR100559513B1 (ko) | 반도체 금속 배선용 범프 형성 방법 | |
| KR100635872B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
| JP4535904B2 (ja) | 半導体装置の製造方法 | |
| KR100212005B1 (ko) | 반도체 소자의 다중 금속층 형성방법 | |
| KR20120120776A (ko) | 관통실리콘비아를 구비한 반도체 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |