KR100212005B1 - 반도체 소자의 다중 금속층 형성방법 - Google Patents

반도체 소자의 다중 금속층 형성방법 Download PDF

Info

Publication number
KR100212005B1
KR100212005B1 KR1019960049509A KR19960049509A KR100212005B1 KR 100212005 B1 KR100212005 B1 KR 100212005B1 KR 1019960049509 A KR1019960049509 A KR 1019960049509A KR 19960049509 A KR19960049509 A KR 19960049509A KR 100212005 B1 KR100212005 B1 KR 100212005B1
Authority
KR
South Korea
Prior art keywords
metal layer
forming
insulating film
metal
film
Prior art date
Application number
KR1019960049509A
Other languages
English (en)
Other versions
KR19980030135A (ko
Inventor
진병주
조웅래
이태영
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960049509A priority Critical patent/KR100212005B1/ko
Publication of KR19980030135A publication Critical patent/KR19980030135A/ko
Application granted granted Critical
Publication of KR100212005B1 publication Critical patent/KR100212005B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 다중 금속층 형성방법을 제공하는 것으로, 실리콘기판상에 절연막 및 BPSG막을 순차적으로 형성한 후 BPSG막을 식각하여 돌출부를 형성하고, BPSG막상에 제1금속층 패턴을 형성한 후 그 전체 상부면에 제1금속층간 절연막을 형성하고, 제1금속층간 절연막의 낮은부분에만 제1금속층간 패턴의 높은 부분 보다 낮게 SOG막을 형성한 후 SOG막 및 노출된 제1금속층간 절연막상에 제2금속층간 절연막을 형성하고, 돌출된 제1금속층 패턴이 노출되도록 CMP공정을 실시한 다음 실리콘기판의 전체 상부면에 제2금속층 패턴을 형성한다.

Description

반도체 소자의 다중 금속층 형성방법
본 발명은 금속층간 배선공정을 비아홀을 형성하지 않고 접속할 수 있는 반도체 소자의 다중 금속층 형성방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화 됨에 따라 금속배선은 다층구조로 이루어지고 있으며, 이들 금속배선간의 공간을 채우기 위하여 갭필링(Gap Filling) 특성이 양호한 SOG막이 주로 사용된다. 그러나 상기 SOG막은 금속층의 부식에 치명적인 수분을 함유하고 있기 때문에 보잉(Bowing)현상 및 버블디펙트(Bubble Defects)를 유발하게 된다. 제1(a)도 내지 1(c)도는 종래 반도체 소자의 다중 금속층 형성방법을 도시한 단면도로서, 제1(a)도는 실리콘기판(1)상에 절연막(2) 및 BPSG막(3)을 순차적으로 형성하고, BPSG막(3)상에 제1금속층 패턴(4)을 형성한 후 실리콘기판(1)의 전체 상부면에 제1금속층간 절연막(5)을 형성한 상태를 도시한다.
제1(b)도는 제1금속층간 절연막(5)상에 SOG막(6) 및 제2금속층간 절연막(7)을 순차적으로 형성한 상태를 도시하며, 제1(c)도는 제1금속층 패턴(4)의 상부가 노출되도록 제2금속층간 절연막(7), SOG막(6) 및 제1금속층간 절연막(5)을 순차적으로 식각하여 비아홀을 형성한 후 비아홀 및 제2금속층간 절연막(7)상에 제2금속층 패턴(8)을 형성한 상태를 도시한다. 이때 SOG막(6)은 친수성이 있기 때문에 화살표 A로 도시한 바와같이 버블디펙트가 발생하므로써 제2금속층 패턴(8)을 형성시 오픈(B)현상을 초래하며, 노출된 SOG막(6)의 표면으로부터 아웃가싱(Out Gassing)이 발생되어 제1금속층 패턴(4)상에 산화막이 형성되므로써 콘택저항이 높아지는 등 소자의 특성을 저하시키는 문제가 발생된다.
본 발명은 돌출된 BPSG막상에 제1금속층 패턴이 높게 돌출하도록 형성하고, 제1금속층간 절연막, SOG막 및 제2금속층간 절연막을 순차적으로 형성한 후 CMP(Chemical Mechanical Polishing) 공정으로 제1금속층 패턴이 노출되도록 한 다음 제2금속층 패턴을 형성하므로써 비아홀을 형성하지 않고 금속층간 접속을 할 수 있는 반도체 소자의 다중 금속층 형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 다중 금속층 형성방법은 실리콘기판상에 절연막 및 BPSG막을 순차적으로 형성한 후 BPSG막을 식각하여 돌출부를 형성하는 단계와, 상기 단계로부터 BPSG막상에 제1금속층 패턴을 형성한 후 그 전체 상부면에 제1금속층간 절연막을 형성하는 단계와, 상기 단계로부터 제1금속층간 절연막의 낮은부분에만 제1금속층 패턴의 높은 부분 보다 낮게 SOG막을 형성한 후 SOG막 및 노출된 제1금속층간 절연막상에 제2금속층간 절연막을 형성하는 단계와, 상기 단계로부터 돌출된 제1금속층 패턴이 노출되도록 CMP공정을 실시하는 단계와, 상기 단계로부터 실리콘기판의 전체 상부면에 제2금속층 패턴을 형성하는 단계로 이루어진다.
제1(a)도 내지 1(c)도는 종래 반도체 소자의 다중 금속층 형성방법을 설명하기 위한 소자의 단면도.
제2(a)도 내지 2(e)도는 본 발명에 따른 반도체 소자의 다중 금속층 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 및 11 : 실리콘기판 2 및 12 : 절연막
3 및 13 : BPSG 막 4 및 14 : 제1금속층 패턴
5 및 15 : 제1금속층간 절연막 6 및 16 : SOG 막
7 및 17 : 제2금속층간 절연막 8 및 18 : 제2금속층 패턴
A : 버블 디펙트 B : 제2금속층의 오픈부분
C : 보잉형상
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제2(a)도 내지 2(e)도는 반도체 소자의 다중 금속층 형성방법을 설명하기 위한 소자의 단면도로서, 제2(a)도는 실리콘기판(11)상에 절연막(12) 및 하나 이상의 돌출부를 갖는 BPSG막(13)을 순차적으로 형성한 상태를 도시한다. BPSG막(13)의 각 돌출부는 대략 폭이 0.5 내지 1이고, 높이가 0.8 내지 1.2가 되도록 형성된다.
제2(b)도는 BPSG막(13)상에 제1금속층 패턴(14)을 형성한 후 그 전체 상부면에 제1금속층간 절연막(15)을 형성한 상태를 도시한다. 제1금속층 패턴(14)은 4000 내지 6000의 두께가 되도록 형성된다.
제2(c)도는 제1금속층간 절연막(15)의 낮은부분에만 제1금속층 패턴(14)의 높은 부분 보다 낮은 정도로 SOG막(16)을 형성한 후 SOG막(16) 및 노출된 제1금속층간 절연막(15)상에 제2금속층간 절연막(17)을 형성한 상태를 도시한다. SOG막(16)은 평탄성이 양호하므로 제1금속층간 절연막(15)의 깊은 부분에만 남게된다.
제2(d)도는 돌출된 제1금속층(14)이 노출되도록 제2금속층간 절연막(17) 및 제1금속층간 절연막(15)을 CMP공정으로 깍아서 제거한 상태를 도시한다. CMP공정은 현탁액(Slurry)을 폴리싱 패드에 공급하면서 실리콘기판(11)의 전면이 폴리싱 패드와 마찰에 의해 소정부분 깍여지도록 실시한다.
제2(e)도는 실리콘기판(11)의 전체 상부면에 제2금속층 패턴(18)을 형성한 상태를 도시한다. 이때, 제2금속층 패턴(18)은 노출된 제1금속층 패턴(14)과 접속된다.
상술한 바와같이 본 발명에 의하면 제1금속층 패턴 및 제2금속층 패턴의 접속될 부분에 돌출부를 갖는 BPSG막을 형성한 후 제1금속층 패턴이 돌출되도록 형성하고, 제1금속층간 절연막, SOG막 및 제2금속층간 절연막을 순차적으로 형성한 다음 돌출된 제1금속층의 표면이 노출되도록 CMP공정으로 깍아서 제거하고, 제2금속층 패턴을 형성하여 비아홀을 형성하지 않고 금속층간 접속을 하므로써 양호한 접촉저항 및 단차완화는 물론 공정의 단순화로 인하여 소자의 수율을 향상시킬 수 있는 탁월한 효과가 있다.

Claims (4)

  1. 반도체 소자의 다중 금속층 형성방법에 있어서, 실리콘기판상에 절연막 및 BPSG막을 순차적으로 형성한 후 BPSG막을 식각하여 돌출부를 형성하는 단계와, 상기 단계로부터 BPSG막상에 제1금속층 패턴을 형성한 후 그 전체 상부면에 제1금속층간 절연막을 형성하는 단계와, 상기 단계로부터 제1금속층간 절연막의 낮은 부분에만 제1금속층 패턴의 높은 부분 보다 낮게 SOG막을 형성한 후 SOG막 및 노출된 제1금속층간 절연막상에 제2금속층간 절연막을 형성하는 단계와, 상기 단계로부터 돌출된 제1금속층 패턴이 노출되도록 CMP공정을 실시하는 단계와, 상기 단계로부터 실리콘기판의 전체 상부면에 제2금속층 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 다중 금속층 형성방법.
  2. 제1항에 있어서, 상기 BPSG막의 각 돌출부는 폭이 0.5 내지 1이고, 높이가 0.8 내지 1.2가 되도록 형성되는 것을 특징으로 하는 반도체 소자의 다중 금속층 형성방법.
  3. 제1항에 있어서, 상기 제1금속층 패턴은 4000 내지 6000의 두께가 되도록 형성되는 것을 특징으로 하는 반도체 소자의 다중 금속층 형성방법.
  4. 제1항에 있어서, 상기 CMP공정은 현탁액을 폴리싱 패드에 공급하면서 실리콘기판의 전면이 폴리싱 패드와 마찰에 의해 제2금속층간 절연막 및 제1금속층 패턴의 소정부분 깍여지도록 실시되는 것을 특징으로 하는 반도체 소자의 다중 금속층 형성방법.
KR1019960049509A 1996-10-29 1996-10-29 반도체 소자의 다중 금속층 형성방법 KR100212005B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960049509A KR100212005B1 (ko) 1996-10-29 1996-10-29 반도체 소자의 다중 금속층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960049509A KR100212005B1 (ko) 1996-10-29 1996-10-29 반도체 소자의 다중 금속층 형성방법

Publications (2)

Publication Number Publication Date
KR19980030135A KR19980030135A (ko) 1998-07-25
KR100212005B1 true KR100212005B1 (ko) 1999-08-02

Family

ID=19479467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960049509A KR100212005B1 (ko) 1996-10-29 1996-10-29 반도체 소자의 다중 금속층 형성방법

Country Status (1)

Country Link
KR (1) KR100212005B1 (ko)

Also Published As

Publication number Publication date
KR19980030135A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
KR100400037B1 (ko) 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
JPH05206290A (ja) 多層相互接続集積回路用ビア形成方法
KR19980086535A (ko) 집적 회로 구조체의 구리 오염 방지 방법
CN110739269B (zh) 半导体器件及其形成方法
KR100388765B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100338850B1 (ko) 매입배선구조 및 그 형성방법
JPH05267209A (ja) 集積回路におけるコンタクトビア製造方法
KR100212005B1 (ko) 반도체 소자의 다중 금속층 형성방법
KR100735608B1 (ko) 반도체 소자의 비어 콘택 형성방법
JP2000114259A (ja) 半導体装置における配線の形成方法
KR100390838B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성방법
CN112435977B (zh) 半导体器件及其制作方法
JPH11186274A (ja) デュアル・ダマスク技術
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
JP4110776B2 (ja) 半導体装置および半導体装置の製造方法
US10395980B1 (en) Dual airgap structure
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR100403357B1 (ko) 반도체 소자의 제조방법
KR0179849B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
KR100548527B1 (ko) 금속배선 형성방법
KR100223283B1 (ko) 반도체 소자의 금속층 형성방법
CN117059565A (zh) 封装方法
KR20030055802A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
KR100857009B1 (ko) 반도체 소자의 수직 배선 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee