JP2000114259A - 半導体装置における配線の形成方法 - Google Patents
半導体装置における配線の形成方法Info
- Publication number
- JP2000114259A JP2000114259A JP10279936A JP27993698A JP2000114259A JP 2000114259 A JP2000114259 A JP 2000114259A JP 10279936 A JP10279936 A JP 10279936A JP 27993698 A JP27993698 A JP 27993698A JP 2000114259 A JP2000114259 A JP 2000114259A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- groove
- depth
- trench
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 シングルダマシン法による配線の形成におい
て、一度の溝配線加工で配線溝の深さを場所によって変
えることができる半導体装置における配線の形成方法を
提供すること。 【解決手段】 配線溝３１Ａ、３１Ｂ間で配線幅を異な
らせ、エッチングによる溝配線加工時のマイクロローデ
ィング効果を利用して両溝３１Ａ、３１Ｂ間で深さを変
える。これにより場所ごとの溝配線の深さを変化させる
ことができる。
て、一度の溝配線加工で配線溝の深さを場所によって変
えることができる半導体装置における配線の形成方法を
提供すること。 【解決手段】 配線溝３１Ａ、３１Ｂ間で配線幅を異な
らせ、エッチングによる溝配線加工時のマイクロローデ
ィング効果を利用して両溝３１Ａ、３１Ｂ間で深さを変
える。これにより場所ごとの溝配線の深さを変化させる
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置におけ
る配線の形成方法に関し、更に詳しくは、コンタクトホ
ール内に形成された金属プラグ上の層間膜にエッチング
で溝配線加工を行った後、この溝配線加工により形成さ
れた配線溝に配線金属を埋め込んでなる半導体装置にお
ける配線の形成方法に関する。
る配線の形成方法に関し、更に詳しくは、コンタクトホ
ール内に形成された金属プラグ上の層間膜にエッチング
で溝配線加工を行った後、この溝配線加工により形成さ
れた配線溝に配線金属を埋め込んでなる半導体装置にお
ける配線の形成方法に関する。
【０００２】
【従来の技術】近年の大規模集積回路の高集積化に伴っ
て、金属多層配線の信頼性や露光焦点深度確保の観点か
ら半導体装置表面のグローバルな平坦性が求められてい
るが、半導体装置における配線の形成方法に関する技術
の１つとして、層間絶縁膜に溝配線加工を行って金属を
埋め込むシングルダマシンと呼ばれる配線形成方法があ
る。
て、金属多層配線の信頼性や露光焦点深度確保の観点か
ら半導体装置表面のグローバルな平坦性が求められてい
るが、半導体装置における配線の形成方法に関する技術
の１つとして、層間絶縁膜に溝配線加工を行って金属を
埋め込むシングルダマシンと呼ばれる配線形成方法があ
る。
【０００３】図７を参照してシングルダマシンによる配
線形成方法について簡単に説明すると、絶縁膜１に形成
されたコンタクトホール１１にＷ（タングステン）等の
金属プラグ２を形成した後、その上に層間膜３を成膜
し、次いでフォトリソグラフィ及びエッチングにより、
金属プラグ２にコンタクトする配線溝３１をそれぞれ形
成し、これら配線溝３１の内部を含めＡｌ（アルミニウ
ム）、Ｃｕ（銅）等の配線金属４を層間膜３の全面に成
膜する。そして、ＣＭＰ（化学的機械的研磨）やエッチ
バックによって配線溝３１以外の領域に形成された配線
金属を除去することにより、層間膜３中に配線を埋め込
む形で配線を形成する。
線形成方法について簡単に説明すると、絶縁膜１に形成
されたコンタクトホール１１にＷ（タングステン）等の
金属プラグ２を形成した後、その上に層間膜３を成膜
し、次いでフォトリソグラフィ及びエッチングにより、
金属プラグ２にコンタクトする配線溝３１をそれぞれ形
成し、これら配線溝３１の内部を含めＡｌ（アルミニウ
ム）、Ｃｕ（銅）等の配線金属４を層間膜３の全面に成
膜する。そして、ＣＭＰ（化学的機械的研磨）やエッチ
バックによって配線溝３１以外の領域に形成された配線
金属を除去することにより、層間膜３中に配線を埋め込
む形で配線を形成する。
【０００４】
【発明が解決しようとする課題】上述したダマシン法に
よる配線の形成方法では、配線溝３１の深さを場所によ
って変更することはできず、設計上の制約を伴うという
問題がある。すなわち、一度のエッチングによる溝配線
加工では、どの配線溝３１も深さが一定となる。これに
対して溝配線加工を何段階かに分け、それぞれマスクを
変えて溝配線のエッチング量をコントロールすれば配線
溝の深さを変えることはできるが、生産性が劣る。
よる配線の形成方法では、配線溝３１の深さを場所によ
って変更することはできず、設計上の制約を伴うという
問題がある。すなわち、一度のエッチングによる溝配線
加工では、どの配線溝３１も深さが一定となる。これに
対して溝配線加工を何段階かに分け、それぞれマスクを
変えて溝配線のエッチング量をコントロールすれば配線
溝の深さを変えることはできるが、生産性が劣る。
【０００５】本発明は上述の問題に鑑みてなされ、シン
グルダマシン法による配線の形成において、一度の溝配
線加工で配線溝の深さを場所によって変えることができ
る半導体装置における配線の形成方法を提供することを
課題とする。
グルダマシン法による配線の形成において、一度の溝配
線加工で配線溝の深さを場所によって変えることができ
る半導体装置における配線の形成方法を提供することを
課題とする。
【０００６】
【課題を解決するための手段】以上の課題を解決するに
あたり、本発明は、異なる配線溝間で配線幅を異なら
せ、溝配線加工時のマイクロローディング効果を利用し
て配線溝間で深さを変えるようにしており、深さの異な
る配線溝を一度の溝配線加工で同時に得ることができ
る。
あたり、本発明は、異なる配線溝間で配線幅を異なら
せ、溝配線加工時のマイクロローディング効果を利用し
て配線溝間で深さを変えるようにしており、深さの異な
る配線溝を一度の溝配線加工で同時に得ることができ
る。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態による
配線の形成方法について図面を参照して説明する。
配線の形成方法について図面を参照して説明する。
【０００８】図１を参照して、例えばシリコン酸化膜等
の絶縁膜１に形成したコンタクトホール１１Ａ及び１１
Ｂに、それぞれＷ（タングステン）で成る金属プラグ２
Ａ及び２Ｂを形成する。金属プラグ２Ａ、２Ｂは上層配
線と下層配線又は拡散層とを相互に電気的に接続するも
のである。金属プラグ２Ａ、２Ｂの形成方法について説
明すると、まず、コンタクトホール１１Ａ、１１Ｂの壁
面にＴｉＮ（窒化チタン）等のスパッタリング若しくは
ＣＶＤ（化学気相成長法）によって密着層を形成し、次
いでＷをＣＶＤによってコンタクトホール１１Ａ、１１
Ｂに埋め込んだ後、エッチバック若しくはＣＭＰ（化学
的機械的研磨法）によって絶縁膜１上のＷを除去するこ
とにより、金属プラグ２Ａ、２Ｂが形成される。
の絶縁膜１に形成したコンタクトホール１１Ａ及び１１
Ｂに、それぞれＷ（タングステン）で成る金属プラグ２
Ａ及び２Ｂを形成する。金属プラグ２Ａ、２Ｂは上層配
線と下層配線又は拡散層とを相互に電気的に接続するも
のである。金属プラグ２Ａ、２Ｂの形成方法について説
明すると、まず、コンタクトホール１１Ａ、１１Ｂの壁
面にＴｉＮ（窒化チタン）等のスパッタリング若しくは
ＣＶＤ（化学気相成長法）によって密着層を形成し、次
いでＷをＣＶＤによってコンタクトホール１１Ａ、１１
Ｂに埋め込んだ後、エッチバック若しくはＣＭＰ（化学
的機械的研磨法）によって絶縁膜１上のＷを除去するこ
とにより、金属プラグ２Ａ、２Ｂが形成される。
【０００９】次に、絶縁膜１上に例えばＳｉＮ（窒化珪
素）で成る層間膜３をＣＶＤにより成膜し（図２）、レ
ジスト５の塗布後、露光及び現像を行ってレジストパタ
ーンを形成する（図３）。そこで本実施の形態では、深
い配線溝を得たい配線溝３１Ｂ（図４参照）の配線設定
幅ＤB を配線溝３１Ａ（図４参照）の配線設定幅ＤAよ
りも大きくする。具体的には、配線溝３１Ｂのエッチン
グ加工時におけるエッチング速度に対して、配線溝３１
Ａのエッチング加工時におけるエッチング速度がマイク
ロローディング効果によって減少する条件を満足するよ
うに、両者の配線幅を設定する（図６参照）。本実施の
形態では、配線溝３１Ａ側のエッチング速度を配線溝３
１Ｂ側のエッチング速度の７０％となるように、配線溝
３１Ａの配線幅を設定する。
素）で成る層間膜３をＣＶＤにより成膜し（図２）、レ
ジスト５の塗布後、露光及び現像を行ってレジストパタ
ーンを形成する（図３）。そこで本実施の形態では、深
い配線溝を得たい配線溝３１Ｂ（図４参照）の配線設定
幅ＤB を配線溝３１Ａ（図４参照）の配線設定幅ＤAよ
りも大きくする。具体的には、配線溝３１Ｂのエッチン
グ加工時におけるエッチング速度に対して、配線溝３１
Ａのエッチング加工時におけるエッチング速度がマイク
ロローディング効果によって減少する条件を満足するよ
うに、両者の配線幅を設定する（図６参照）。本実施の
形態では、配線溝３１Ａ側のエッチング速度を配線溝３
１Ｂ側のエッチング速度の７０％となるように、配線溝
３１Ａの配線幅を設定する。
【００１０】以上の条件下でエッチングによる溝配線加
工およびレジスト除去を行うと、それぞれＨA 及びＨB
と深さの異なる配線溝３１Ａ及び３１Ｂが得られる（図
４）。ここで、浅い方である配線溝３１Ａの深さＨA
は、金属プラグ２Ａの上端に達するまでの深さで例えば
０．２〜０．４μｍ、深い方の配線溝３１Ｂの深さＨB
は、配線溝３１Ｂの底部から金属プラグ２Ｂの上部が突
出する深さで例えば１μｍである。アスペクト比（深さ
／幅）でいうと、配線溝３１Ａで２程度、配線溝３１Ｂ
で０．４程度である。なお、エッチング条件は、配線溝
３１Ａを基準に決定するようにし、配線溝３１と金属プ
ラグ２Ａとの確実な導通を担保する。
工およびレジスト除去を行うと、それぞれＨA 及びＨB
と深さの異なる配線溝３１Ａ及び３１Ｂが得られる（図
４）。ここで、浅い方である配線溝３１Ａの深さＨA
は、金属プラグ２Ａの上端に達するまでの深さで例えば
０．２〜０．４μｍ、深い方の配線溝３１Ｂの深さＨB
は、配線溝３１Ｂの底部から金属プラグ２Ｂの上部が突
出する深さで例えば１μｍである。アスペクト比（深さ
／幅）でいうと、配線溝３１Ａで２程度、配線溝３１Ｂ
で０．４程度である。なお、エッチング条件は、配線溝
３１Ａを基準に決定するようにし、配線溝３１と金属プ
ラグ２Ａとの確実な導通を担保する。
【００１１】最後に、配線溝３１Ａ、３１Ｂを含む層間
膜３上に、Ａｌ（アルミニウム）やＣｕ（銅）で成る配
線金属をＣＶＤにより成膜した後、エッチバック若しく
はＣＭＰによって層間膜３上の余分な配線金属を除去し
て、配線溝３１Ａ、３１Ｂ内に配線金属４Ａ、４Ｂを埋
め込む。このとき、配線溝３１Ａ側の配線金属４Ａは金
属プラグ２Ａの上端部と接触し、配線溝３１Ｂ側の配線
金属４Ｂは金属プラグ２Ｂの上端部を含めてその側周面
の一部に接触する。
膜３上に、Ａｌ（アルミニウム）やＣｕ（銅）で成る配
線金属をＣＶＤにより成膜した後、エッチバック若しく
はＣＭＰによって層間膜３上の余分な配線金属を除去し
て、配線溝３１Ａ、３１Ｂ内に配線金属４Ａ、４Ｂを埋
め込む。このとき、配線溝３１Ａ側の配線金属４Ａは金
属プラグ２Ａの上端部と接触し、配線溝３１Ｂ側の配線
金属４Ｂは金属プラグ２Ｂの上端部を含めてその側周面
の一部に接触する。
【００１２】したがって本実施の形態によれば、場所ご
とに溝配線の深さを変化させることができ、これにより
配線金属４Ｂ側の信頼性を向上させることができるとと
もに、断面積の相違により配線溝３１Ａ側と３１Ｂ側と
で電気抵抗を異ならせることができる等、従来よりも設
計上の制約を低減して種々の配線設計を行うことが可能
となる。
とに溝配線の深さを変化させることができ、これにより
配線金属４Ｂ側の信頼性を向上させることができるとと
もに、断面積の相違により配線溝３１Ａ側と３１Ｂ側と
で電気抵抗を異ならせることができる等、従来よりも設
計上の制約を低減して種々の配線設計を行うことが可能
となる。
【００１３】以上、本発明の実施の形態について説明し
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
【００１４】例えば以上の実施の形態では、金属プラグ
２Ａ、２ＢをＷで形成したが、勿論これだけに限られ
ず、ＡｌやＣｕ等の他の金属を用いてもよい。
２Ａ、２ＢをＷで形成したが、勿論これだけに限られ
ず、ＡｌやＣｕ等の他の金属を用いてもよい。
【００１５】また、以上の実施の形態では、配線溝３１
Ａ、３１Ｂの配線幅を異ならせることにより両溝の深さ
を変えるようにしたが、この溝配線加工（エッチング）
時のガス圧力もマイクロローディング効果の発生に大き
く寄与する。すなわち、ガス圧力が１０Ｐａ以上の高い
圧力となるとマイクロローディング効果の発生によるエ
ッチング速度の低下が低アスペクト比の配線溝に関して
顕著となるが、このような条件を考慮して配線幅の設計
を行えばよい。
Ａ、３１Ｂの配線幅を異ならせることにより両溝の深さ
を変えるようにしたが、この溝配線加工（エッチング）
時のガス圧力もマイクロローディング効果の発生に大き
く寄与する。すなわち、ガス圧力が１０Ｐａ以上の高い
圧力となるとマイクロローディング効果の発生によるエ
ッチング速度の低下が低アスペクト比の配線溝に関して
顕著となるが、このような条件を考慮して配線幅の設計
を行えばよい。
【００１６】
【発明の効果】以上述べたように、本発明の半導体装置
における配線の形成方法によれば、シングルダマシンに
よる配線形成において、一度の溝配線加工で浅い配線溝
と深い配線溝とを同時に形成することができ、配線の信
頼性を向上させることができるとともに配線間で電気的
特性を変えることも可能となる。
における配線の形成方法によれば、シングルダマシンに
よる配線形成において、一度の溝配線加工で浅い配線溝
と深い配線溝とを同時に形成することができ、配線の信
頼性を向上させることができるとともに配線間で電気的
特性を変えることも可能となる。
【００１７】また、請求項２及び請求項３の構成によ
り、金属プラグと配線金属との電気的導通を確実に行う
ことができる。
り、金属プラグと配線金属との電気的導通を確実に行う
ことができる。
【図１】本発明の実施の形態における配線の形成方法を
説明する図であり、金属プラグの形成工程を模式的に示
す断面図である。
説明する図であり、金属プラグの形成工程を模式的に示
す断面図である。
【図２】同層間膜の形成工程を模式的に示す断面図であ
る。
る。
【図３】同溝配線のパターニング工程を模式的に示す断
面図である。
面図である。
【図４】同エッチングによる溝配線加工工程を模式的に
示す断面図である。
示す断面図である。
【図５】同配線金属の埋め込み工程を示す模式的に断面
図である。
図である。
【図６】配線設定幅とエッチング速度との関係を示す図
である。
である。
【図７】シングルダマシン法を用いて形成した従来の配
線構造を模式的に示す断面図である。
線構造を模式的に示す断面図である。
１………絶縁膜、２Ａ、２Ｂ………金属プラグ、３……
…層間膜、４………配線金属、５………レジスト、１１
Ａ、１１Ｂ………コンタクトホール、３１Ａ、３１Ｂ…
……配線溝、ＤA 、ＤB ………配線設定幅、ＨA 、ＨB
………配線溝の深さ。
…層間膜、４………配線金属、５………レジスト、１１
Ａ、１１Ｂ………コンタクトホール、３１Ａ、３１Ｂ…
……配線溝、ＤA 、ＤB ………配線設定幅、ＨA 、ＨB
………配線溝の深さ。
Claims (3)
- 【請求項１】 コンタクトホール内に形成された金属プ
ラグ上の層間膜にエッチングで溝配線加工を行った後、
この溝配線加工により形成された配線溝に配線金属を埋
め込んでなる半導体装置における配線の形成方法におい
て、 異なる配線溝間で配線幅を異ならせ、 前記溝配線加工時のマイクロローディング効果によって
前記異なる配線溝間で深さを変えるようにしたことを特
徴とする半導体装置における配線の形成方法。 - 【請求項２】 浅い方の前記配線溝の深さを前記金属プ
ラグの上端に達するまでの深さとし、かつ、 深い方の前記配線溝の深さを、この配線溝の底部から前
記金属プラグの上部が突出する深さとしたことを特徴と
する請求項１に記載の半導体装置における配線の形成方
法。 - 【請求項３】 前記浅い方の配線溝を基準にエッチング
条件を決定することを特徴とする請求項２に記載の半導
体装置における配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10279936A JP2000114259A (ja) | 1998-10-01 | 1998-10-01 | 半導体装置における配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10279936A JP2000114259A (ja) | 1998-10-01 | 1998-10-01 | 半導体装置における配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114259A true JP2000114259A (ja) | 2000-04-21 |
Family
ID=17617987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10279936A Abandoned JP2000114259A (ja) | 1998-10-01 | 1998-10-01 | 半導体装置における配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114259A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165413A (ja) * | 2004-12-10 | 2006-06-22 | Sony Corp | 固体撮像装置及びその製造方法 |
| US7514792B2 (en) | 2003-10-02 | 2009-04-07 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| WO2011158319A1 (ja) * | 2010-06-14 | 2011-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8264083B2 (en) | 2008-08-27 | 2012-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor device manufacturing method |
| US10950541B2 (en) | 2019-01-04 | 2021-03-16 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
1998
- 1998-10-01 JP JP10279936A patent/JP2000114259A/ja not_active Abandoned
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514792B2 (en) | 2003-10-02 | 2009-04-07 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US8293585B2 (en) | 2004-12-10 | 2012-10-23 | Sony Corporation | Solid-state imaging device and method for making the same |
| JP4725092B2 (ja) * | 2004-12-10 | 2011-07-13 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP2006165413A (ja) * | 2004-12-10 | 2006-06-22 | Sony Corp | 固体撮像装置及びその製造方法 |
| US8264083B2 (en) | 2008-08-27 | 2012-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor device manufacturing method |
| JP5684254B2 (ja) * | 2010-06-14 | 2015-03-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2011158319A1 (ja) * | 2010-06-14 | 2011-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9030014B2 (en) | 2010-06-14 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US9337016B2 (en) | 2010-06-14 | 2016-05-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US10049984B2 (en) | 2010-06-14 | 2018-08-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US10418328B2 (en) | 2010-06-14 | 2019-09-17 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US11515257B2 (en) | 2010-06-14 | 2022-11-29 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US10950541B2 (en) | 2019-01-04 | 2021-03-16 | Samsung Electronics Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100387255B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| US6008114A (en) | Method of forming dual damascene structure | |
| JP2006100571A (ja) | 半導体装置およびその製造方法 | |
| KR100386621B1 (ko) | 듀얼 다마신 배선 형성방법 | |
| KR100338850B1 (ko) | 매입배선구조 및 그 형성방법 | |
| JP2008503073A (ja) | 層構造の製造方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| JP2000114259A (ja) | 半導体装置における配線の形成方法 | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| KR100598246B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| JP2009054879A (ja) | 集積回路の製造方法 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| US6599825B2 (en) | Method for forming wiring in semiconductor device | |
| KR19990062003A (ko) | 반도체장치의 다층 금속배선 형성방법 | |
| JP2003520449A (ja) | ダマスク構造体とダマスク構造体を形成する方法 | |
| TW594925B (en) | Method of fabricating metal interconnects and method of filling openings | |
| KR100268899B1 (ko) | 반도체소자의금속배선및그형성방법 | |
| KR20030080317A (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100866122B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| KR100772249B1 (ko) | 듀얼 다마신을 이용한 금속 배선의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070511 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070629 |