JPH05206290A - 多層相互接続集積回路用ビア形成方法 - Google Patents

多層相互接続集積回路用ビア形成方法

Info

Publication number
JPH05206290A
JPH05206290A JP4168134A JP16813492A JPH05206290A JP H05206290 A JPH05206290 A JP H05206290A JP 4168134 A JP4168134 A JP 4168134A JP 16813492 A JP16813492 A JP 16813492A JP H05206290 A JPH05206290 A JP H05206290A
Authority
JP
Japan
Prior art keywords
insulating layer
conductive
layer
contact structure
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4168134A
Other languages
English (en)
Inventor
Alexander Kalnitsky
カルニツキー アレキサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05206290A publication Critical patent/JPH05206290A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 多層相互接続集積回路において下側にある導
電性層を損傷させずにビア即ち貫通孔を製造する方法を
提供する。 【構成】 ウエットエッチング期間中に下側に存在する
層を保護し且つ分離させるために窒化シリコン層３８を
付着形成する。該窒化シリコン層は、ウエットエッチス
トップとして作用することにより、相互接続リード１
６，１８、ボンドパッド及びダイ境界部の完全性を維持
する。該窒化シリコン層は、ウエットエッチにおいて使
用される化学物質が集積回路における下側に存在する層
に到達することを阻止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
に関するものであって、更に詳細には、窒化シリコン層
を付着形成することによりウエットエッチング期間中に
下側に存在する絶縁層及び金属層を保護する方法及びそ
れにより構成される構成体に関するものである。
【０００２】
【従来の技術】半導体集積回路においては、その装置が
適切に動作するためには相互接続層を形成することが重
要である。相互接続信号線は、絶縁層におけるビア即ち
貫通孔を介して集積回路の下部導電層へコンタクト即ち
接触を行なう。装置の最良の動作のためには、コンタク
トビア即ち接触貫通孔を形成する期間中に下側の導電性
層が損傷されるべきではない。
【０００３】装置を製造する期間中に、集積回路上に種
々の層間絶縁層が付着形成される。これらの層は導電性
層を互いに分離させるものである。これらの絶縁層を介
してコンタクトビアを形成する１つの方法は、等方性ウ
エットエッチングと非等方性プラズマエッチングの両方
を使用するプロセスによるものである。ウエットエッチ
ングは、集積回路を例えば弗化水素等のような液体化学
物質へ露呈させることにより実施される。絶縁層を部分
的に貫通してビアが開口された後に、非等方性エッチン
グを行なって下側に存在する導電性層を露出させる。
【０００４】ウエットエッチングの期間中に、絶縁層内
の不所望のボイド、欠陥又は応力が加えられた領域等
が、該液体化学物質が絶縁層を介して移動し下側に存在
する導電性層に到達することを可能とする。これは、導
電性物質を幾分エッチングさせ、導電性層において導電
性物質が欠落するスポットを発生させる。導電性物質が
欠落した集積回路は信頼性がなく、多分機能障害を発生
する可能性がある。
【０００５】導電性物質がエッチング除去される可能性
を最小とするために現在使用されているアプローチは、
ウエットエッチングのために割当てられた時間期間を減
少させることである。このことは、下側に存在する導電
性層が損傷を受ける可能性を最小とする。しかしなが
ら、ウエットエッチングの時間を減少させると、部分的
なウエットエッチングを使用して実現される金属ステッ
プカバレッジ（段差被覆）の改良が減少されることとな
る。
【０００６】除去されるべきことを意図しない物質をエ
ッチングする化学物質によるウエットエッチングの期間
中に発生する問題は、導電性相互接続層に限定されるも
のではない。ダイ境界部におけるマウスバイト（鼠の噛
み跡）及びボンドパッド内の孔も、ウエットエッチング
によるビアの製造期間中に金属をアタックする原因とな
る。従って、ビア即ち貫通孔を形成する期間中に、ウエ
ットエッチストップとして作用する物質からなる層を層
間絶縁層内に組込む技術を提供することが所望されてい
る。
【０００７】
【発明が解決しようとする課題】本発明の目的とすると
ころは、下側に存在する導電性層を損傷することなしに
コンタクトビア即ち接触貫通孔を製造する方法を提供す
ることである。本発明の別の目的とするところは、層間
絶縁層のウエットエッチングにより発生される損傷から
下側に存在する導電性層を保護することである。本発明
の更に別の目的とするところは、標準的な処理の流れと
適合性があり且つ典型的な集積回路の製造に対して付加
される複雑性が最小であるコンタクト構成体及びその製
造方法を提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、多層相
互接続集積回路においてビア即ち貫通孔を製造する方法
が提供され、該方法は、層間酸化物絶縁層の最上層を付
着形成する前に、装置上に窒化シリコンからなる適合層
を付着形成するステップを有している。結合させた酸化
物層と窒化物層とを貫通してコンタクトビアを形成する
期間中に、ウエットエッチングを行なう。該窒化物層
が、ウエットエッチングにおいて使用される化学物質か
ら下側に存在する絶縁層及び導電性層を分離し、その際
に酸化物層に欠陥が存在したとしても、これらの下側に
存在する導電性層及び絶縁層の一体性乃至は完全性を維
持する。
【０００９】
【実施例】以下に説明する処理ステップ及び構成体は、
集積回路を製造するための完全なプロセスを構成するも
のではない。本発明は、当該技術分野において現在使用
されている集積回路製造技術と関連して実施することが
可能なものであり、従って本発明の重要な特徴を理解す
る上で必要な処理ステップについてのみ説明する。尚、
本発明に基づいて集積回路を製造するプロセスの各段階
における状態を概略断面図で示してあるが、これらは、
本発明の重要な特徴をよりよく示すために適宜縮尺して
示してあることに注意すべきである。
【００１０】図１及び２を参照すると、従来技術に基づ
いてコンタクトビア即ち接触貫通孔を製造する方法が示
してある。図１において、集積回路装置が下側に存在す
る領域１０内及びその上に形成される。導電性領域１０
は、当該技術において公知の如く下側に存在する回路を
表わしており、且つそれらの詳細は本発明にとって重要
なものではない。適合性の層間絶縁層１２を該集積回路
の表面上に付着形成し、当該技術分野において公知のマ
スク及びエッチング技術を使用して、絶縁層１２を貫通
してコンタクトビア１４を形成する。該集積回路上に導
電性層を付着形成し、且つパターン形成して相互接続リ
ード１６，１８を画定する。該相互接続リードは、例え
ば、アルミニウム等の金属とすることが可能であり、ま
たそれは、シリサイド化した多結晶シリコン層とするこ
とが可能である。該集積回路の表面上に酸化物層２０を
付着形成し、次いでスピンオンガラス層を形成する。
【００１１】該集積回路の表面上に付着形成した後に、
該ガラスを非等方性エッチングを使用してエッチバック
を行なう。その結果、集積回路上の低い地形的区域の内
側又は側部の急峻な側壁に沿って充填物領域２２が形成
される。次いで、該集積回路の表面上に例えば酸化物等
の別の適合性絶縁層２４を付着形成する。この絶縁層２
４は、その内部にボイド２６，２８等を有する場合があ
り、それらは、該絶縁層内の亀裂又はチャンネルであ
る。ボイド２６は、該絶縁層全体を貫通して延在する場
合もあれば、ボイド２８のように該絶縁層の何処かの内
部に位置されている場合もある。このような集積回路が
更に処理されると、ボイドが装置内に欠陥を発生させる
場合がある。絶縁層２４上のストレス領域がより小さな
問題を発生させる。
【００１２】図２を参照すると、該集積回路上にフォト
レジスト層３０を付着形成し且つパターン形成する。フ
ォトレジスト層３０は、集積回路がウエットエッチング
を行なう間のマスクとして使用される。そのウエットエ
ッチング技術は、集積回路を、例えば、弗化水素等のよ
うな液体化学物質に露呈させることにより実施され、該
液体化学物質は該装置から選択的に物質を除去する。こ
のウエットエッチングは、酸化物層２４を部分的に貫通
して開口３２を形成するために使用される。酸化物層２
４がその中にボイド２６，２８を有している場合には、
このウエットエッチングにおいて使用される化学物質が
除去されることを意図していない物質を貫通してエッチ
ングし、集積回路内に欠陥３４，３６を発生させる。
【００１３】図３は、図１を参照して上述した如く、集
積回路を製造するために使用される本発明に基づく好適
な技術を示している。この技術は、上述した如く、下側
に存在する導電性領域１０と、層間絶縁層１２と、コン
タクトビア１４と、相互接続リード１６，１８と、酸化
物層２０と、ガラス２２からなる充填物領域とを形成す
る。
【００１４】図４を参照すると、集積回路の表面上に窒
化シリコンからなる適合層３８を付着形成する。この窒
化シリコン層３８は１００乃至２０００Åの厚さとする
ことが可能である。次いで、本装置の表面上に絶縁層か
らなる適合層２４を付着形成する。この層２４は、好適
には、ドープしていないＣＶＤ酸化物層である。図４に
示した如く、絶縁層２４はボイド２６，２８を有する場
合がある。
【００１５】図５は集積回路の表面上に付着形成したフ
ォトレジスト層３０を有する集積回路を示している。フ
ォトレジスト層３０を、当該技術分野において公知の方
法を使用して、パターン形成する。図６は、絶縁層２４
を部分的に即ち途中迄貫通させてウエットエッチングを
行なった後の集積回路を示している。このウエットエッ
チング期間中に、化学物質が絶縁層２４内のボイド２
６，２８を介してエッチングを行なうが、窒化シリコン
層３８のバリアにより停止される。下側に存在する絶縁
層２０、ガラス層２２、相互接続リード１６，１８は、
ボイド２６，２８を介して移動する化学物質により偶発
的にエッチングが行なわれることから保護されている。
【００１６】図７を参照すると、フォトレジスト３０を
マスクとして使用して非等方性エッチングを行なう。こ
れにより、開口３２の形成が完了し、相互接続リード１
６，１８の一部を露出させる。図７は、フォトレジスト
層３０を除去した状態の集積回路を示している。次い
で、本装置上に導電性物質４０を付着形成すると共にパ
ターン形成し、相互接続リード１６，１８との電気的コ
ンタクト即ち接触を形成する。
【００１７】当業者により理解される如く、上述した方
法は、ウエットエッチング期間中に、絶縁層及び相互接
続リード１６，１８の分離を与えている。窒化シリコン
層３８を付着形成することにより処理の流れに付加され
る複雑性の量は最小であり、且つ窒化シリコン層３８の
付着形成は現在使用されている標準的な処理の流れと適
合性を有するものである。この技術は、多層相互接続集
積回路において改良したビア（貫通孔）を形成すること
を可能としている。この技術は、更に、基板内の活性領
域への電気的コンタクトを形成するために使用すること
も可能である。ウエットエッチングのために割当てられ
る時間は、処理条件に適合すべく変化させることが可能
である。例えば、集積回路上に薄い窒化シリコン層及び
その上側に薄い酸化物層を付着形成することが可能であ
る。酸化物層を完全に貫通してエッチングするためにウ
エットエッチングを使用することが可能であり、次いで
窒化シリコン層を貫通してエッチングするために非等方
性エッチングを使用することが可能である。一方、酸化
物層を部分的に即ち途中迄貫通してエッチングするため
にウエットエッチングを使用し、残存する酸化物層と、
窒化シリコン層と、その下側に存在することのある層に
対して非等方性エッチングを行なってビアの形成を完了
させることも可能である。
【００１８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 従来技術を使用してコンタクトビアを製造す
る場合に遭遇する問題を示した概略断面図。
【図２】 従来技術を使用してコンタクトビアを製造す
る場合に遭遇する問題を示した概略断面図。
【図３】 集積回路においてビアを製造する好適な方法
の一段階における状態を示した概略断面図。
【図４】 集積回路においてビアを製造する好適な方法
の一段階における状態を示した概略断面図。
【図５】 集積回路においてビアを製造する好適な方法
の一段階における状態を示した概略断面図。
【図６】 集積回路においてビアを製造する好適な方法
の一段階における状態を示した概略断面図。
【図７】 集積回路においてビアを製造する好適な方法
の一段階における状態を示した概略断面図。
【符号の説明】
１０ 導電性領域 １２ 層間絶縁層 １４ コンタクトビア １６，１８ 相互接続リード ２０ 酸化物層 ２２ ガラス充填物領域 ２４ 絶縁層 ２６，２８ ボイド ３０ フォトレジスト層 ３２ 開口 ３８ 窒化シリコン層 ４０ 導電性物質

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路のコンタクト構成体にお
    いて、導電性要素が設けられており、前記導電性要素の
    上側に第一絶縁層が設けられており、前記第一絶縁層の
    上側に第二絶縁層が設けられており、前記第二絶縁層の
    上側に第三絶縁層が設けられており、前記第二絶縁層は
    前記第三絶縁層をエッチングする化学的ウエットエッチ
    によりエッチングされることのない物質から構成されて
    おり、前記導電性要素の一部を露出するために前記第
    一、第二及び第三絶縁層を貫通して開口が設けられてお
    り、前記開口の上部部分は化学的ウエットエッチの結果
    であり、前記第三絶縁層の一部の上側に位置し且つ前記
    開口内に延在して第二導電性要素が設けられており、前
    記第二導電性要素が前記第一導電性要素と電気的コンタ
    クトを形成していることを特徴とするコンタクト構成
    体。
  2. 【請求項２】 請求項１において、前記導電性要素が相
    互接続体であることを特徴とするコンタクト構成体。
  3. 【請求項３】 前記第二絶縁層が窒化シリコンであり且
    つ前記第三絶縁層が酸化物であることを特徴とするコン
    タクト構成体。
  4. 【請求項４】 請求項１において、前記開口の下部部分
    が非等方性エッチングの結果であることを特徴とするコ
    ンタクト構成体。
  5. 【請求項５】 請求項１において、前記開口の上部部分
    が前記第三絶縁層を部分的にのみ貫通して延在している
    ことを特徴とするコンタクト構成体。
  6. 【請求項６】 請求項１において、垂直側壁に沿って及
    び前記集積回路上の低い地形的区域内に充填物領域が配
    置されていることを特徴とするコンタクト構成体。
  7. 【請求項７】 請求項６において、前記充填物領域がス
    ピンオンガラスを有することを特徴とするコンタクト構
    成体。
  8. 【請求項８】 半導体集積回路のコンタクト構成体にお
    いて、導電性領域が設けられており、前記導電性領域の
    上側に第一絶縁層が設けられており、前記導電性領域の
    一部を露出するために前記絶縁層を貫通して開口が設け
    られており、前記第一絶縁層の一部の上側に位置し且つ
    前記開口内に延在して第一導電性層が設けられており、
    前記第一導電性層が前記導電性領域と電気的コンタクト
    を形成しており、前記第一導電性層及び前記第一絶縁層
    の上側に第二絶縁層が設けられており、前記第二絶縁層
    の一部の上側に位置して第三絶縁層が設けられており、
    前記第二及び第三絶縁層の上側に第四絶縁層が設けられ
    ており、前記第四絶縁層の上側に第五絶縁層が設けられ
    ており、前記第一導電性層の一部を露出するために前記
    第五、第四、第三及び第二絶縁層を貫通して第二開口が
    設けられており、前記第五絶縁層の一部の上側に位置し
    且つ前記第二開口内に延在して第二導電性層が設けられ
    ており、前記第二導電性層が前記第一導電性層と電気的
    コンタクトを形成していることを特徴とするコンタクト
    構成体。
  9. 【請求項９】 請求項８において、前記第三絶縁層がス
    ピンオンガラスを有することを特徴とするコンタクト構
    成体。
  10. 【請求項１０】 請求項９において、前記第三絶縁層の
    上表面が前記第二絶縁層の上表面よりもより平坦である
    ことを特徴とするコンタクト構成体。
  11. 【請求項１１】 請求項８において、前記第二及び第五
    絶縁層が実質的にドープされていないシリコン酸化物を
    有することを特徴とするコンタクト構成体。
  12. 【請求項１２】 請求項８において、前記第一及び第二
    導電性層が導電性金属を有することを特徴とするコンタ
    クト構成体。
  13. 【請求項１３】 請求項８において、前記第一及び第二
    導電性層がシリサイド化多結晶シリコンを有することを
    特徴とするコンタクト構成体。
  14. 【請求項１４】 請求項８において、前記第四絶縁層が
    窒化シリコンを有することを特徴とするコンタクト構成
    体。
  15. 【請求項１５】 請求項８において、前記第二、第四及
    び第五絶縁層がそれらの夫々の下側の構成体と適合的で
    あることを特徴とするコンタクト構成体。
  16. 【請求項１６】 請求項８において、前記第二開口の上
    部部分がウエットエッチの結果であることを特徴とする
    コンタクト構成体。
  17. 【請求項１７】 請求項１６において、前記第二開口の
    下部部分が非等方性エッチングの結果であることを特徴
    とするコンタクト構成体。
  18. 【請求項１８】 請求項１７において、非等方性エッチ
    ング期間中、前記第二絶縁層が前記第三絶縁層と共に同
    時的にエッチング除去されることを特徴とするコンタク
    ト構成体。
  19. 【請求項１９】 集積回路コンタクト構成体の製造方法
    において、導電性要素を形成し、前記導電性要素の上に
    第一絶縁層を形成し、前記第一絶縁層の上に第二絶縁層
    を形成し、前記第二絶縁層の上に第三絶縁層を形成し、
    尚前記第二絶縁層は前記第三絶縁層をエッチングする化
    学的ウエットエッチによりエッチングされることのない
    物資から構成されており、前記第三絶縁層上にフォトレ
    ジスト層を付着形成すると共にパターン形成し、前記第
    三絶縁層の一部を貫通して等方性化学的エッチングを行
    ない次いで前記導電性要素の一部を露出させるために前
    記第一、第二及び第三絶縁層を貫通して非等方性エッチ
    ングを行なうことにより前記第一、第二及び第三絶縁層
    を貫通して開口を形成する、上記各ステップを有するこ
    とを特徴とする方法。
  20. 【請求項２０】 請求項１９において、平坦化のため
    に、前記集積回路上の低い地形的区域及び垂直側壁に沿
    って充填物領域を形成することを特徴とする方法。
  21. 【請求項２１】 請求項２０において、前記充填物領域
    がスピンオンガラスを有しており、且つエッチバックを
    行なって前記絶縁層表面をより平坦化させることを特徴
    とする方法。
  22. 【請求項２２】 請求項１９において、前記第二絶縁層
    が窒化シリコンから形成されており、且つ前記第三絶縁
    層が酸化物から形成することを特徴とする方法。
  23. 【請求項２３】 請求項１９において、第二導電性要素
    を前記第三絶縁層の一部の上に付着形成すると共にパタ
    ーン形成し且つ前記開口内に延在して前記導電性要素と
    電気的コンタクトを形成することを特徴とする方法。
  24. 【請求項２４】 請求項１９において、前記第一導電性
    要素を形成する場合に、下側に存在する導電性領域上に
    下部絶縁層を形成し、前記下側に存在する導電性領域に
    おける導電性区域に対して前記下部絶縁層を貫通して開
    口を形成し、前記下部絶縁層の一部の上で且つ前記開口
    内に延在して前記導電性区域とコンタクトを形成する導
    電層を形成する、上記各ステップを有することを特徴と
    する方法。
  25. 【請求項２５】 請求項２４において、前記導電性区域
    が前記下部絶縁層の下側に存在する相互接続体の一部で
    あることを特徴とする方法。
  26. 【請求項２６】 集積回路コンタクト構成体を製造する
    方法において、導電性要素を形成し、前記導電性要素の
    上に第一絶縁層を形成し、前記第一絶縁層の上に第二絶
    縁層を形成し、前記第二絶縁層の上に第三絶縁層を形成
    し、尚前記第二絶縁層は前記第三絶縁層をエッチングす
    る化学的ウエットエッチによりエッチングされることの
    ない物質から構成し、前記第三絶縁層の上にフォトレジ
    スト層を付着形成すると共にパターン形成し、前記第三
    絶縁層を貫通して開口を形成する、上記各ステップを有
    しており、前記開口の少なくとも一部が化学的等方性エ
    ッチングで前記第三絶縁層をエッチングすることにより
    形成することを特徴とする方法。
  27. 【請求項２７】 請求項２６において、前記化学的等方
    性エッチングが前記第三絶縁層を部分的にのみ貫通して
    開口を形成することを特徴とする方法。
  28. 【請求項２８】 請求項２６において、前記化学的等方
    性エッチングに続いて、非等方性エッチングを行ない前
    記導電性要素の一部を露出させることを特徴とする方
    法。
JP4168134A 1991-06-28 1992-06-26 多層相互接続集積回路用ビア形成方法 Pending JPH05206290A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72679291A 1991-06-28 1991-06-28
US726792 1991-06-28

Publications (1)

Publication Number Publication Date
JPH05206290A true JPH05206290A (ja) 1993-08-13

Family

ID=24920031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4168134A Pending JPH05206290A (ja) 1991-06-28 1992-06-26 多層相互接続集積回路用ビア形成方法

Country Status (3)

Country Link
US (2) US5470793A (ja)
EP (1) EP0523856A3 (ja)
JP (1) JPH05206290A (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807772A (en) * 1992-06-09 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device with bottom gate connected to source or drain
JP3254007B2 (ja) 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
US6284584B1 (en) * 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
EP0660392A1 (en) * 1993-12-17 1995-06-28 STMicroelectronics, Inc. Method and interlevel dielectric structure for improved metal step coverage
KR100374527B1 (ko) * 1994-04-07 2003-05-09 코닌클리케 필립스 일렉트로닉스 엔.브이. 반도체디바이스제조방법
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JPH09511622A (ja) * 1994-11-07 1997-11-18 マクロニクス インターナショナル カンパニー リミテッド 集積回路表面保護方法および構造
KR0145058B1 (ko) * 1994-12-31 1998-07-01 김광호 스태틱 랜덤 억세스 메모리 소자 및 제조방법
US5622596A (en) * 1995-05-08 1997-04-22 International Business Machines Corporation High density selective SiO2 :Si3 N4 etching using a stoichiometrically altered nitride etch stop
JP3369817B2 (ja) * 1995-06-23 2003-01-20 三菱電機株式会社 半導体装置
US5702981A (en) * 1995-09-29 1997-12-30 Maniar; Papu D. Method for forming a via in a semiconductor device
US5897372A (en) * 1995-11-01 1999-04-27 Micron Technology, Inc. Formation of a self-aligned integrated circuit structure using silicon-rich nitride as a protective layer
US6577007B1 (en) * 1996-02-01 2003-06-10 Advanced Micro Devices, Inc. Manufacturing process for borderless vias with respect to underlying metal
US5702980A (en) * 1996-03-15 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd Method for forming intermetal dielectric with SOG etchback and CMP
US5783481A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Semiconductor interlevel dielectric having a polymide for producing air gaps
KR0183898B1 (ko) 1996-06-28 1999-04-15 김광호 반도체장치 및 이를 이용한 콘택홀 형성방법
US5795820A (en) * 1996-07-01 1998-08-18 Advanced Micro Devices Method for simplifying the manufacture of an interlayer dielectric stack
US5597764A (en) * 1996-07-15 1997-01-28 Vanguard International Semiconductor Corporation Method of contact formation and planarization for semiconductor processes
US6362527B1 (en) * 1996-11-21 2002-03-26 Advanced Micro Devices, Inc. Borderless vias on bottom metal
DE19702121C1 (de) * 1997-01-22 1998-06-18 Siemens Ag Verfahren zur Herstellung von vertikalen Chipverbindungen
US5876614A (en) * 1997-04-18 1999-03-02 Storage Technology Corporation Method of wet etching aluminum oxide to minimize undercutting
US6153936A (en) * 1997-11-07 2000-11-28 Winbond Electronics, Corp. Method for forming via hole and semiconductor structure formed thereby
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
JP4076648B2 (ja) 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
JP3387478B2 (ja) * 1999-06-30 2003-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
AT409429B (de) 1999-07-15 2002-08-26 Sez Semiconduct Equip Zubehoer Verfahren zum ätzbehandeln von halbleitersubstraten zwecks freilegen einer metallschicht
US6124200A (en) * 1999-07-22 2000-09-26 Utek Semiconductor Corp Method of fabricating an unlanded via
US6703286B1 (en) 1999-07-29 2004-03-09 Taiwan Semiconductor Manufacturing Company Metal bond pad for low-k inter metal dielectric
US6888247B2 (en) * 1999-09-03 2005-05-03 United Microelectronics Corp. Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same
JP2001185619A (ja) 1999-12-27 2001-07-06 Mitsubishi Electric Corp コンタクト構造の製造方法
JP2002190518A (ja) * 2000-12-20 2002-07-05 Mitsubishi Electric Corp 半導体装置とその製造方法
KR100408414B1 (ko) 2001-06-20 2003-12-06 삼성전자주식회사 반도체 소자 및 그 제조방법
US10553479B2 (en) 2017-02-16 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact pad and fabrication method therefore
US10276505B2 (en) * 2017-03-08 2019-04-30 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
KR102217242B1 (ko) 2017-03-08 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466172A (en) * 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4372034B1 (en) * 1981-03-26 1998-07-21 Intel Corp Process for forming contact openings through oxide layers
US4686000A (en) 1985-04-02 1987-08-11 Heath Barbara A Self-aligned contact process
US4686100A (en) * 1985-04-02 1987-08-11 The Board Of Trustees Of The Leland Stanford Junior University Method for the treatment of adult respiratory distress syndrome
US4789760A (en) * 1985-04-30 1988-12-06 Advanced Micro Devices, Inc. Via in a planarized dielectric and process for producing same
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
JPS6445120A (en) * 1987-08-14 1989-02-17 Toshiba Corp Semiconductor device
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
US5063716A (en) * 1989-02-17 1991-11-12 Raikhlin Mark M Hoisting apparatus
KR920004541B1 (ko) 1989-05-30 1992-06-08 현대전자산업 주식회사 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
JPH0332026A (ja) * 1989-06-29 1991-02-12 Sony Corp 半導体装置の製造方法
US5200808A (en) * 1989-11-29 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having smooth contact holes formed through multi-layer insulators of different etching speeds
JPH03173126A (ja) * 1989-11-30 1991-07-26 Mitsubishi Electric Corp 多層膜構造の半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5470793A (en) 1995-11-28
EP0523856A2 (en) 1993-01-20
US6531783B1 (en) 2003-03-11
EP0523856A3 (en) 1993-03-17

Similar Documents

Publication Publication Date Title
JPH05206290A (ja) 多層相互接続集積回路用ビア形成方法
US7067928B2 (en) Method of forming a bonding pad structure
US7312532B2 (en) Dual damascene interconnect structure with improved electro migration lifetimes
US20050285271A1 (en) Method of manufacturing a semiconductor wafer device having separated conductive patterns in peripheral area
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
JP3517426B2 (ja) 集積回路においてコンタクトビアを製造する方法
JP2001015594A (ja) 半導体装置の多層金属配線の形成方法
JP3468188B2 (ja) 半導体装置とその製法
JPH11186391A (ja) 半導体装置およびその製造方法
JPH05267209A (ja) 集積回路におけるコンタクトビア製造方法
JP2001053144A (ja) 半導体装置及びその製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
JP3463961B2 (ja) 半導体装置
JP3521200B2 (ja) 配線構造およびその形成方法
US20060148244A1 (en) Method for cleaning a semiconductor substrate
KR100207474B1 (ko) 돌출형 텅스텐-플러그를 구비한 배선막 구조 및그 제조방법
US20050142856A1 (en) Method of fabricating interconnection structure of semiconductor device
KR100591175B1 (ko) 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
JP2000307003A (ja) 半導体装置の製造方法
JPH1084041A (ja) 半導体装置及びその製造方法
JPH05206294A (ja) 集積回路用相互接続
KR100259168B1 (ko) 반도체 디바이스의 금속배선 구조 및 그의 형성방법
JP2925094B2 (ja) 半導体装置の製造方法
JPH025412A (ja) 集積回路基板上の装置をメタリゼーション層へ接続させる方法