JPH0332026A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0332026A
JPH0332026A JP16728689A JP16728689A JPH0332026A JP H0332026 A JPH0332026 A JP H0332026A JP 16728689 A JP16728689 A JP 16728689A JP 16728689 A JP16728689 A JP 16728689A JP H0332026 A JPH0332026 A JP H0332026A
Authority
JP
Japan
Prior art keywords
insulating layer
opening
wiring
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16728689A
Other languages
English (en)
Inventor
Katsuyuki Kato
克幸 加藤
Junichi Takada
純一 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16728689A priority Critical patent/JPH0332026A/ja
Publication of JPH0332026A publication Critical patent/JPH0332026A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば多層金属配線構造を有する半導体集積
回路装置の製造方法に適用して好適な半導体装置の製造
方法に係わる。
〔発明の概要〕
本発明は、半導体装置の製造方法に係わり、基体上に第
1の絶縁層と、所要の異方性エツチングにおいて第1の
絶縁層とそのエツチングに選択性を有する第2の絶縁層
とを順次形成し、これの上に配線接続開口の開口パター
ンを有するレジスト層を形成し、このレジスト層をエツ
チングマスクとして第2の絶縁層に等方性エツチングに
よって開口を形成し、続いて第1の絶縁層を上述の所要
の異方性エツチングによってエツチングして開口を形成
する工程をとり、このようにして形成した第1及び第2
の絶縁層を貫通する配線接続開口を再現性良く安定した
形状に形成し、この開口を通じて金属配線の形成を安定
して行うことができるようにして、信頼性の高いまた高
集積化をはかることができる半導体装置を製造する。
〔従来の技術〕
半導体集積回路においては、例えば上層及び下層のAl
配線を、両者間に層間絶縁層を介して積層した構成をと
り積層Aj2配線間を層間絶縁層に形成した配線接続開
口を通じて互いに所定部において電気的に連結するとい
う構造をとることがしばしば行われる。
この場合、より高集積度化に伴ってその例えば層間絶縁
層における配線接続開口のアスペクト比、(厚さ/開口
幅)が益々大となってくる。このため、このアスペクト
比の大きい配線接続開口を通じて上層の配線を下層の配
線に接続する場合、そのカバレジが低下し、配線の段切
れ等の問題を来たし、信頼性の低下を来す。
このため、その配線接続開口の断面を上方に向って広が
るテーバを有する例えばすり林状に形成し上層配線のカ
バレジ低下、段切れ防止等を行うことの考慮がなされて
いる。第3図にその一例の!ll造工程図を示す。図中
(1)は半導体基体で、この半導体基体(1)は例えば
表面にSiO□等の絶縁層(図示せず)が形成され、図
示しないがこの半導体基体(1)に形成された半導体素
子の所定部に、半導体基体(1)の表面に形成された同
様に図示しないが絶縁層に穿設した接続用開口を通じて
所定部がオーミックにコンタクトされた所定のパターン
のAA等の第1 (下層)の配線(2)が形成されて戊
る。
先ず、第3図Aに示すように、この第1の配線(2)上
を覆ってCVD (化学的気相成長法)等によって形成
したSlO□等よりなる層間絶縁層(3)を形成する。
そして、この層間絶縁層上にエツチングマスク(4)を
形成する。このエツチングマスク(4)は、フォトレジ
ストの塗布、露光及び現像処理によって形成され、第1
の配線(2)と、上層の第2の配線との接続部に開口(
4a)が形成されて戊る。
第3図Bに示すように、まず層間絶縁層(3)に対して
その全厚さに至らない所要の深さdをもって等方性エツ
チングによってエツチングマスク(4)の開口(4a)
を通じてエツチングを行って側面に上方に向って幅広と
なるテーバを有する凹部(5,〉を形成する。
第3図Cに示すように、エツチングマスク(4)の開口
(4a)を通じて層間絶縁層(3)に対して異方性エツ
チング例えばRIE(反応性イオンエツチング)を行っ
て凹部(5I)の底部に、層間絶縁層(3)の残る全厚
さに渡って透孔(5□)を穿設して凹部(5,)及び透
孔(52)をもって層間絶縁層(3)の全厚さに渡る配
線接続開口(5)を穿設する。
第3図りに示すように、エツチングマスク(4)すなわ
ちフォトレジストを除去して配線接続開口(5)を通じ
て下層の第1の配線(2)に連接するように同様に例え
ばAl配線よりなる第2 (上層)の配線(6)を例え
ば全面蒸着、フォ)IJソグラフィによってパターン化
して形成する。
このような方法によって得た半導体装置の構造によれば
、層間絶縁層(3)に穿設された配線接続開口(5)は
、その第1及び第2の配線(2)及び(6)の接続位置
及び面積が異方性エツチングによって形成した透孔(5
2)によって規定されるが、上方に広がる凹部(5,〉
の存在によってなだらかな断面とされることによって、
上層の第2の配線(6)の配線接続開口(5)に対する
カバレジが良好となり第1の配線(2)との接続が良好
に行われると共に段切れ等の発生も回避されて、信頼性
の高い半導体装置を得ることができる。
ところが、このような方法による場合、実際上第3図B
で説明した凹部(5I〉のエツチングの深さdの規定が
難しく、これが深くなり過ぎて層間絶縁層(3)の全厚
さに至る場合は、配線接続開口(5)の実質的面積が大
となり、所定部以外に渡って開口(5)が穿設されるこ
とによって上層配線(6)の、他部との短絡等の事故を
招来するとか、信頼性の低下を来す。また、逆に凹部(
5,)の深さdが浅い場合は、第4図にその路線的断面
図を示すように、最終的に得た配線接続開口(5)が急
峻に形成され、上層の第2の配線(6)のカバレジが低
下し、段切れないしはコンタクト不良を来すなどの信頼
性の低下を来す。
一方、半導体基体上の絶縁層として例えばシリコン酸化
膜を用いることが行われるが、その厚さを大とする場合
クラックが発生する恐れがあることを回避して例えば特
開昭63−4646号公開公報に開示されているように
、ノンドープシリコン酸化膜(NSC)とリンドープシ
リコン酸化M(PSG)とさらにNSCの3層maをと
り不純物を取り込む効果のあるPSGを中間膜として用
いた多層構造をとるものがあるが、この場合その接続開
口の形成は、例えば弗化水素酸系エツチング液による異
方性エツチングによってN5G−PSGNSGの3層j
こついて同時に行うために、エツチング性の高い中間層
のPSGエツエツチング口幅が大となって開口の中間部
にくびれが発生し、これによってこの開口を覆って上層
の例えば^l配線(第2の配線)を形成した場合、この
くびれ部において配線の不連続部が生じる。
これに対して同公開公報には、下層の2層の絶縁層に対
して透孔を穿設して後に上層のNSCを形成してこれに
透孔を穿設するという方法をとるものであるが、この場
合においても主として最上層の絶縁層によって開口周面
が形成され、開口が直立した構造を有することによって
アスペクト比が大となるにつれ同様にカバレジの低下、
段切れの発生が生じてくる恐れがある。
〔発明が解決しようとする課題〕
本発明は、上述した層間絶縁層等の絶縁層に対する配線
(電極の場合も含む〉の配線接続開口を確実にかつその
上方開口側が幅広となされて役切れあるいはカバレジの
低下を来すことなく信頼性の高い配線の接続を行うこと
ができるようにし、上層の配線の下層配線への接続、あ
るいは配線の半導体素子への接続を良好に行うことがで
きるようにして信頼性の高い半導体装置を得ることを1
の目的とする。
〔課題を解決するための手段〕
本発明は、第1図Aに示すように基体(10)、例えは
シリコン等の半導体基体あるいは絶縁性サブストレイト
上に半導体層を有する半導体基体上に、第1の絶縁層(
11〉と、所要の異方性エツチングにおいて、この第1
の絶縁層(11)とそのエツチングに選択性を有する第
2の絶縁層(12〉を順次形成する工程と、これの上に
最終的に得る配線接続開口に対する開口(13a)  
によるパターンを有するレジスト層(13〉を形成する
工程と、第1図Bに示すようにレジスト層(13〉をエ
ツチングマスクとしてその開口(13a)  を通じて
第2の絶縁層(12)を等方性エツチングによってエツ
チングして上方に広がる断面すり林状の開口(14□)
を形成する第1のエツチング工程と、第1図Cに示すよ
うに同様にレジスト層(13〉をエツチングマスクとし
てその開口(13a)  及び第2の絶縁層(12)の
開口(142)  を通じて第1の絶縁層(11)に対
して異方性エツチングを行ってほぼ垂直の周側面を有す
る開口(14,)  を形成する第2のエツチング工程
とを経て開口(14,)及び(142)  によって第
1及び第2の絶縁層(11)及び(12)の全厚さに渡
る配線接続開口(14)を形成する。
そして、第1図りに示すように、例えばこれら第1の絶
縁層(11)と第2の絶縁層(12)による例えば層間
絶縁層(23)下に予め形成されている下層の第1の配
線例えば^l配線(21〉に対して、開口(14〉内を
含んで上層の同様に例えば^l配線よりなる第2の配線
(22)を形成して開口(I4)を通じて両配!(21
)及び(22)の接続E行う。
〔作用〕
上述の本発明によれば、絶縁層(23)が第1の絶縁層
(11)と第2の絶縁Fi(12)の積層構造によって
構成され、その上層の第2の絶縁層(12〉に対しては
等方性エツチングを行うので、これには上方に向って広
がるテーバを有する例えばすり林状の開口(142) 
を形成することができ、下層の第1の絶縁層には、異方
性エツチングによってほぼ垂直周側面を有する開口(1
41) を形成して両開口(14,)及び(142) 
 によって配線接続開口(14〉を形成するものであり
、この場合、第1の絶縁層〈11〉と第2の絶縁層(1
2)とは、そのエツチング性に選択性を有する構成とし
たことによって確実に開口(14□)の穿設を第2の接
続層(12)にのみ限定することができることから、こ
のテーバを有する開口(142)の深さを第2の絶縁層
(12〉の厚さによって規定することができ、また開口
(142)  の底部においては異方性エツチングによ
って所定の開口面積に形成した開口(14,)  を構
成するようにしたので、この第1及び第2の積層構造に
よる絶縁層(11〉及び〈12〉に穿設した配線接続開
口(14)を通じて例えば第1及び第2の配線(21)
及び(22)の相互の接続を行う場合、その実質的接続
位置及び接続面積の規定を正確に行うことができ、また
テーパを有する開口(14,)  の存在によって上層
の第2の配線(22)の第1の配線(21)に対する開
口(14)を通じてのカバレジは良好にしたがって高い
信頼性をもって形成することができる。
〔実施例〕
第1図を参照して本発明の詳細な説明する。第1図りに
示すように、第1及び第2の絶縁層(11)及び(12
)より成る層間絶縁層(23〉を介して下層の第1の配
線(21)と上層の第2の配線〈22〉が積層形成され
、層間絶縁層(23〉に穿設された開口(14)を通じ
て第1及び第2の配線(21〉及び(22〉が相互に接
続された構成の半導体装置を得る場合である。
(lO)は基体で、前述したように例えばシリコン等の
半導体基体、あるいは絶縁基体上に半導体層が形成され
て戊り、図示しないが所要の半導体素子が形成されてそ
の所定部に基体(lO)の表面に形成されている510
2に穿設されたコンタクト窓を通じて、表面絶縁層に跨
がって形成されたAl配線等よりなる下層の第1の配線
(21)がコンタクトされて戒る。
まず、この場合第1図Aに示すように、第1の配線(2
1)上を覆って例えば0.1μm程度の厚さをもってプ
ラズマCVD (プラズマ化学的気相成長法)によって
形成したSiN絶縁層(IIA)  と、例えば厚さ0
.4μmのPSG (リンシリケートガラス〉絶縁層(
11B、)とが被着形成され、その段差を埋め込むよう
に例えば0.6μmの厚さに低融点ガラスのSOG (
スピンオングラス)絶縁層(IIC)  を形成してエ
ッチバックすることによって表面のほぼ平坦化をはかり
、これの上に同様にPSGよりなる絶縁層(11B、)
を0.5μm程度に形成して第1の絶縁層(11)を構
成する。つぎにこれの上に例えばプラズマCVDによっ
て形成した例えば0.4μmの厚さのSIN よりなる
第2の絶縁層(12)を形成する。そして、この第2の
絶縁層〈12〉に対して例えばイオン注入によるダメー
ジを与えて、次に行う等方性エツチングの進行度を高め
る処理を行う。
このイオン注入は例えばAr゛を、5QkeV 、ドー
ズ量2X10”/cdをもって照射して行う。次に、こ
れの上に全面的にフォトレジストを塗布し、露光、現像
を行って前述した第1の配線層(21〉と第2の配線層
(22)の接続部上の最終的に配線接続開口を形成する
部分上に開口(13a) を穿設し、所要のパターンを
有するレジスト層(I3)を形成する。
第1図Bに示すように、レジスト層(13〉をエツチン
グマスクとしてその開口(13a)  を通じて第2の
絶縁層(12)に対して等方性プラズマエツチングを行
う。このプラズマエツチングは例えば100 W 。
15torrをもってArを120 SCCM(Sta
ndard CubicCentimeter per
 Minute)をもってまたCF、 を67SCCM
、 02 を3 SCCMの流量をもって送り込んで形
成する。このようにすると開口(13a)  の周縁部
下に入り込んでそのエツチングが進行することから、断
面逆への字型すなわち、断面すり林状の上方に向って幅
広となり、かつ例えば開口(13a)  の幅Wlより
大なる開口幅W2 を有する開口(14,)  が形成
される。
第1図Cに示すように、同様にレジスト層(13〉をエ
ツチングマスクとしてその開口<13a) を通じて、
第2の絶縁層(12)の開口(142)  を通じて外
部に露呈した第2の絶縁層に対して異方性エツチング例
えば異方性RIEを行って開口(14□)の幅W2より
小さい、開口(13a)  の開口幅Wl  に応じた
開口幅を有し、厚さ方向に沿った垂直の周側壁を有する
開口(14,) が順次PSG層(lie、) −p 
s c層(11B+)−SIN層(IIA)  を通じ
て貫通される。このようにして開口(14,) 及び(
142)  よりなる配線接続開口 (14)を穿設す
る。
つぎに第1図りに示すように、レジスト層(13)を除
去して第2の配線(22〉を例えば開口(14)内を含
んで^lの全面的蒸着、フォトリングラフィによってパ
ターン化して配線接続開口(14〉を通じて第1の配線
(2I)に電気的にコンタクトして形成し目的とする半
導体集積回路すなわち半導体装置を得る。
上述の方法において、第1図Bにおける等方性エツチン
グにおいてプラズマCVDによって形成されたSiN 
よりなる第2の絶縁層(12)のエツチング速度は50
00人〜6000人/分であるに比し、第1の絶縁層(
11)の第2の絶縁層〈12)と接する部分のPSGよ
りなる絶縁層(11B、)におけるエツチング速度は6
50人/分程度の格段に小さいものであることから実質
的に開口(I42)  は、第2の絶縁層(12)につ
いてのみ行うことができる。また、その開口(142)
  の大きさは、例えばその底部側においても第1図C
に示すようにその開口(14,) の幅WIより犬なる
幅W2 に遺定することができる。そして、このような
構成とすることによって第18UCの工程における異方
性エツチングのRIEに際して、例えば第2図に模式的
にその断面を示すように、下層の第1の例えばAl配線
(21〉・\の反応性イオンの衝撃によって^lがスパ
ッタされて開口(14)の内周にAIスパッタ膜(24
)の被着が生じた場合においても、開口(14□〉 の
底部の幅WIが開口(14,)  の幅WIより大であ
る場合の開口(14)の周縁に生じる突起部を回避でき
る。すなわち、第5図Aに示すようにW + ”: W
 x  とする場合にはAIスパッタ(24〉が生じた
場合、これがフォトレジスト層(13)の周面にまで連
続して形成されることによって第5図Bに示すようにフ
ォトレジスト層(13)を除去した状態においてもこの
人lスパッタ膜(24)が残存し、これによって上層の
第2の配線(22)を形成した場合に、第2の配線(2
2)の配線接続開口(14)上の周縁において不安定な
突起部(25〉が形成されるという不都合が生じる。こ
れに対して上述の本発明方法においては、第2図に示さ
れるように開口(14,)  の11 W + より開
口(14,)  の幅W2 を大とする場合には、レジ
スト膜(13)の開口(13a)  の内周面に^lの
スパッタ膜(24〉が形成された場合においても開口(
14□)によって形成したくびれ部にはこのスパッタ膜
(24)が存在しないことによって開口(13a)  
内のAIスパッタ(24)は、開口(14,)  内の
AIスパッタ膜(24)と分離されるので、レジスト層
〈13)を除去するときこれと共にこの開口(13a)
  内のスパγり膜(24)が除去されるので、突起部
り25)の発生が回避される。
〔発明の効果〕
上述の本発明によれば、絶縁層(23〉が第1の絶縁層
(11)と第2の絶縁!(12)の積層構造によって構
成され、その上層の第2の絶縁層(12)に対しては等
方性エツチングを行うので、これには上方に向って広が
るテーパを有する例えばすり林状の開口(14□)を形
成することができ、下層の第1の絶縁層には、異方性エ
ツチングによってほぼ垂直周側面を有する開口(14,
)  を形成して両開口(14,)及び(14,)  
によって配線接続開口(14)を形成するものであり、
この場合、第1の絶縁層(11)と第2の絶縁層(12
)は、そのエツチング性に選択性を有する構成としたこ
とによって確実に開口(142)  の穿設を第2の接
続層(12)にのみ限定することができることから、こ
のテーパを有する開口(142)  の深さを第2の絶
縁層(12)の厚さによって規定することができ、また
開口(14,)  の底部においては異方性エツチング
によって所定の開口面積に形成した開口(14,)  
を構成するようにしたので、この第1及び第2の積層構
造による、絶縁層(11)及び(12)に穿設した配線
接続開口(14)を通じて例えば第1及び第2の配線(
21〉及び(22〉の相互の接続を行う場合、その実質
的接続位置及び接続面積の規定を正確に行うことができ
、またテーパを有する開口(14,)  の存在によっ
て上層の第2の配線(22)の第1の配線(21)に対
する開口(I4)を通じてのカバレジは良好にしたがっ
て高い信頼性をもって形成することができる。
【図面の簡単な説明】
第1図A〜Dは本発明の一例の各製造工程における路線
的拡大断面図、第2図は本発明方法の説明に供する要部
の路線的断面図、第3図A−Dは従来方法の各製造工程
における路線的拡大断面図、第4図は従来方法の問題点
の説明図、第5図A〜Cは比較例の製造工程図である。 (10)は基体、〈11)は第1の絶縁層、(12〉は
第2の絶縁層、(I4)は配線接続開口、(14,)及
び(i42)は開口、(21)は第1の配線、(22)
は第2の配線、(23)は層間絶縁層である。 代 理 人 松 隈 秀 盛 製造二韓圀 第1図 第 図 第3 図 十紛c”P市正書 1.事件の表示 11t戒 1年 特 許 願 第167286号 2、発明の名称 半導体装置の製造方法 3、7H正をする者 事件との関係

Claims (1)

  1. 【特許請求の範囲】 基体上に、第1の絶縁層と、所要の異方性エッチングに
    おいて上記第1の絶縁層とそのエッチングに選択性を有
    する第2の絶縁層とを順次形成する工程と、 配線接続開口の開口パターンを有するレジスト層の形成
    工程と、 該レジスト層をエッチングマスクとして上記第2の絶縁
    層に等方性エッチングによって開口を形成する第1のエ
    ッチング工程と、 上記レジスト層をエッチングマスクとして上記第1の絶
    縁層を異方性エッチングして上記第2の絶縁層の開口と
    連通する開口を形成する第2のエッチング工程とを有す
    ることを特徴とする半導体装置の製造方法。
JP16728689A 1989-06-29 1989-06-29 半導体装置の製造方法 Pending JPH0332026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16728689A JPH0332026A (ja) 1989-06-29 1989-06-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16728689A JPH0332026A (ja) 1989-06-29 1989-06-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0332026A true JPH0332026A (ja) 1991-02-12

Family

ID=15846942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16728689A Pending JPH0332026A (ja) 1989-06-29 1989-06-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0332026A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134325A (ja) * 1988-11-14 1990-05-23 Noda Shiyokukin Kogyo Kk エイズ治療剤およびその製造方法
US5470793A (en) * 1991-06-28 1995-11-28 Sgs-Thomson Microelectronics, Inc. Method of via formation for the multilevel interconnect integrated circuits

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134325A (ja) * 1988-11-14 1990-05-23 Noda Shiyokukin Kogyo Kk エイズ治療剤およびその製造方法
US5470793A (en) * 1991-06-28 1995-11-28 Sgs-Thomson Microelectronics, Inc. Method of via formation for the multilevel interconnect integrated circuits
US6531783B1 (en) 1991-06-28 2003-03-11 Stmicroelectronics, Inc. Method of via formation for multilevel interconnect integrated circuits

Similar Documents

Publication Publication Date Title
US5464790A (en) Method of fabricating an antifuse element having an etch-stop dielectric layer
JPH02276232A (ja) 半導体装置の製造方法
JPH0620102B2 (ja) 半導体装置及びその製造方法
US5427982A (en) Method for fabricating a semiconductor device
JPH11330251A (ja) 半導体装置の製造方法
JPH06318590A (ja) 半導体装置の製造方法
JPH0332026A (ja) 半導体装置の製造方法
JP2590711B2 (ja) 半導体装置の製造方法
JPH03200330A (ja) 半導体装置の製造方法
JPH09307077A (ja) 半導体装置の製造方法
JP3080073B2 (ja) 半導体装置の製造方法
JPS63271958A (ja) 多層配線形成方法
JPH07235594A (ja) 半導体装置の製造方法
JPH05347358A (ja) 半導体装置及びその製造方法
JP3175863B2 (ja) 半導体装置の製造方法
JP2732838B2 (ja) 配線形成方法
JPS6254427A (ja) 半導体装置の製造方法
JPH07321098A (ja) コンタクトホールの形成方法
JP2770398B2 (ja) コンタクトホールの形成方法
JPS63182838A (ja) 半導体装置の製造方法
JPH04109654A (ja) 半導体装置及びその製造方法
JPH04266048A (ja) 半導体装置の製造方法
JPH0786209A (ja) 半導体装置の製造方法
JPH10178091A (ja) 半導体装置の多層配線及び半導体装置の多層配線の形成方法
JPS61187251A (ja) 半導体装置の製造方法