JPH05347358A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH05347358A
JPH05347358A JP18187392A JP18187392A JPH05347358A JP H05347358 A JPH05347358 A JP H05347358A JP 18187392 A JP18187392 A JP 18187392A JP 18187392 A JP18187392 A JP 18187392A JP H05347358 A JPH05347358 A JP H05347358A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
contact hole
film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18187392A
Other languages
English (en)
Inventor
Toshiaki Tsutsumi
聡明 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18187392A priority Critical patent/JPH05347358A/ja
Publication of JPH05347358A publication Critical patent/JPH05347358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 層間絶縁膜によって隔てられた上層配線と下
層配線における微細配線間,ボンディングパッドと広幅
の配線間が電気的な接触不良を生ずることなく接続され
た多層配線構造を有する半導体装置とこれを得る製造方
法を提供する。 【構成】 第1の層間絶縁膜2上に形成された微細なア
ルミ配線3bと広幅のアルミ配線3aを覆うように第2
の層間絶縁膜4を形成し、該第2の層間絶縁膜内に、該
第2の層間絶縁膜上に形成する微細配線9bを上記微細
なアルミ配線3bに接続するためのコンタクトホール6
を形成すると同時に、該第2の層間絶縁膜上に形成する
ボンディングパッド9aを上記広幅のアルミ配線3aに
接続するために、上記コンタクトホール6と同一サイズ
のコンタクトホール10を、これらボンディングパッド
9aと上記広幅のアルミ配線3aとで挟まれた上記第2
の層間絶縁膜内に複数形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、特に、内部配線から層間絶縁膜表面に
引き出されたパッド部の引き出し構造の改良に関するも
のである。
【0002】
【従来の技術】図3は、従来の半導体装置の多層配線構
造を示す断面図であり、図において1はSi基板、2は
第1の層間絶縁膜、3aは線幅が数十ミクロン幅以上の
下層アルミ配線、3bは線幅が数ミクロン以下の下層ア
ルミ配線、4は第2の層間絶縁膜、5,6はコンタクト
ホール、9aはアルミ配線からなるボンディングパッ
ド、9bは線幅が数ミクロン以下の微細アルミ配線であ
る。ここで、下層アルミ配線3a,3bは図示しない半
導体基板内に形成された素子に導通している。また、ボ
ンディングパッド9aのサイズは数十ミクロン画以上で
あり、上記コンタクトホール5はこのボンディングパッ
ド9aの一辺または下層アルミ配線3aの線幅と同じ
か、或いは、それより若干小さい寸法の一辺または直径
を有する矩形また円形の開孔からなっている。また、コ
ンタクトホール6は線幅が数ミクロン以下の下層アルミ
配線3b及びアルミ配線9bの線幅と同じか或いはそれ
より小さい寸法をその一辺または直径とする矩形または
円形の開孔からなっている。
【0003】ところで、この図3に示すような多層配線
構造を有する半導体装置では、近年、半導体装置の集積
化が進むに従って、配線自体(下層アルミ配線3b,ア
ルミ配線9b)もより微細化され(例えば1ミクロン以
下になり、)、このような微細配線間を層間絶縁膜4を
通して接続させるためのコンタクホール6のサイズも一
層縮小し、従来から用いられていたスパッタ法等では、
アルミ配線9bをコンタクトホール6内に充分に埋め込
むことができず、図3中に示すように、コンタクトホー
ル6内の側壁部のアルミ配線9bが極端に薄くなり、断
線不良等を発生し、装置の信頼性を低下させるという問
題点を発生する。
【0004】図2は、上述した問題点を解決するために
提案された半導体装置の多層配線構造の形成工程を示す
工程別断面図であり、以下、この多層配線構造の形成工
程について説明する。尚、この図において、図3と同一
符号は同一または相当する部分を示しており、7はTi
N膜、8はW膜を示している。
【0005】まず、図2(a) に示すように、Si基板1
上にCVD法等を用いて、例えば、シリコン酸化膜から
なる第1の層間絶縁膜2を形成し、次いで、この第1の
層間絶縁膜2上にスパッタ法等を用いて合金組成がAl
−Cu(1%)のアルミ合金膜を形成し、該Al−Cu
(1%)のアルミ合金膜を通常の写真製版,エッチング
技術により、線幅が数ミクロン以下のアルミ配線3aと
線幅が数十ミクロン以上のアルミ配線3bとを形成す
る。次に、図2(b) に示すように、例えば、シリコン酸
化膜からなる第2の層間絶縁膜4をCVD法等により形
成し、次いで、通常の写真製版,エッチング技術によ
り、線幅が数ミクロン以下のアルミ配線3aに対して、
第2の層間絶縁膜4上に形成されるこれと同一寸法レベ
ルの微細配線を接続するためのコンタクトホール6と、
線幅が数十ミクロン以上のアルミ配線3bに、第2の層
間絶縁膜4上に形成される数十ミクロン画以上の大きさ
のボンディングパッドを接続するためのコンタクトホー
ル5とを形成する。次に、図2(c) に示すように、スパ
ッタ法等を用いて全面にTiN膜7を形成し、更に、C
VD法等を用いてコンタクトホール6が完全に埋め込ま
れるまで全面にW膜8を堆積させる。ここで、TiN膜
7はCVD法等で形成されるW膜8の下地酸化膜に対す
る密着層としての役目を果たすもので、TiN膜7の代
わりにTiW膜を用いてもよい。次に、図2(d) に示す
ように、エッチバック法を用いてW膜8及びTiN膜7
をエッチングし、コンタクトホール6内のみにW膜8が
残るようにする。この際のエッチングガスは、W膜8に
対してはSF、TiN膜7に対してはCl2 が用いられ
る。そして、この時、Cl2 はAl合金膜に対してもエ
ッチング性を示すため、図2(d) に示すように、パッド
部用開孔部5に対して形成されたアルミ配線3aはTi
N膜7とともにエッチング除去される。一方、コンタク
トホール6部分のアルミ配線3bがエッチングされない
のは、W膜8のエッチング時のエッチング量を、第2の
層間絶縁膜4上のW膜8の膜厚に対応させて、コンタク
トホール6内のW膜8がエッチングされない程度に制御
しているためである。尚、コンタクトホール5の大きさ
は、コンタクトホール6に比べて充分に大きく、W膜8
の成膜時、コンタクトホール5の部分に形成されるW膜
8の膜厚は第2の層間絶縁膜4上と同じ膜厚に成膜さ
れ、コンタクトホール5の部分に形成されるアルミ配線
3a上のW膜8は上記エッチバック時に完全に除去され
る。次に、図2(e) に示すように、スパッタ法等を用い
てアルミ合金膜を全面に形成し、通常の写真製版,エッ
チング技術により、アルミ配線からなるボンディングパ
ッド9a,線幅が数ミクロン以下の微細アルミ配線9b
を形成すると、コンタクトホール6がW膜8で完全に埋
め込まれ、下層配線3bと線幅が数ミクロン以下の微細
アルミ配線9b間がこのW膜8によって良好に接続され
た多層配線構造を得ることができる。
【0006】
【発明が解決しようとする課題】従来の半導体装置の多
層配線構造は以上の工程によって形成されており、コン
タクトホール6によって微細配線部、即ち、線幅が数ミ
クロン以下のアルミ配線3aと線幅が数ミクロン以下の
下層アルミ配線3bとが、接触不良を起こすことなく電
気的に良好に接続されている。しかしながら、コンタク
トホール6よりその開孔面積が数百倍以上大きく、アル
ミ配線からなるボンディングパッド9aを広幅(線幅が
数十ミクロン以上)の下層アルミ配線3aに接続させる
コンタクトホール5では、成長するW膜8の膜厚が薄
く、W膜8のエッチバック時に、コンタクトホール5内
の下層アルミ配線3bまでエッチングされてしまい、そ
の結果、ボンディングパッド9aを下層アルミ配線3a
に形成された孔の側壁部のみでしか、該下層アルミ配線
3aと接触させることができず、また、通常、アルミ表
面には絶縁性のアルミの自然酸化膜が形成されるため、
スパッタエッチによってこの自然酸化膜を除去してから
アルミ配線を施すが、上記の側壁部表面に生じる自然酸
化膜は、スパッタエッチによっても除去することが困難
なため、ボンディングパッド9aと下層アルミ配線3a
とが電気的に良好に接続されず、電気的な接触不良を起
こすという問題点があった。
【0007】尚、上記図2(c) に示す工程において、開
孔面積の大きいコンタクトホール5をW膜8で完全に埋
め込むことが考えられるが、コンタクトホール5のサイ
ズは、数十ミクロン画以上のボンディングパッドとほぼ
同程度であるため、これを埋め込むためのW膜8の形成
時間が長くなり、スループットが著しく低下するだけで
なく、層間絶縁膜4上に堆積するW膜8の膜厚が大きく
なって、エッチバック時のオーバーエッチングが長くな
り、このエッチング時に、開孔面積の小さいコンタクト
ホール6に埋め込まれたW膜8が彫り込まれてしまった
り、また、W膜8の下層配線3aへの接着性が小さいこ
とから、開孔面積が大きいコンタクトホール5に埋め込
んだW膜8の膜剥がれを生じてしまう。
【0008】この発明は、上記のような問題点を解消す
るためなされたもので、微細配線部及びボンディングパ
ッド部のコンタクトホールを介した上層配線と下層配線
との接続特性が何れも向上し、これら何れのコンタクト
ホール部においても電気的接触不良を発生することがな
い多層配線構造を備えた半導体装置とその製造方法を得
ることを目的とする。
【0009】
【課題を解決するための手段】この発明にかかる半導体
装置及びその製造方法は、ボンディングパッドと広幅の
下層配線とを接続するための、層間絶縁膜内に形成され
るコンタクトホールを、該層間絶縁膜を隔てた上層の微
細配線と下層の微細配線とを接続するためのコンタクト
ホールと同一サイズのコンタクトホールを複数集合させ
て形成するようにしたものである。
【0010】この発明にかかる半導体装置及びその製造
方法は、ボンディングパッドと広幅の下層配線とを接続
するための、層間絶縁膜内に形成されるコンタクトホー
ルを、該層間絶縁膜を隔てた上層の微細配線と下層の微
細配線とを接続するためのコンタクトホールのホール径
と同一サイズの一辺をその短片とする溝状開孔を複数集
合させて形成するようにしたものである。
【0011】
【作用】この発明においては、ボンディングパッドと広
幅の下層配線とを、微細配線部を接続するコンタクトホ
ールと同一サイズの複数のコンタクトホールの集合体、
または、微細配線部を接続するコンタクトホールのホー
ル径と同一サイズの一辺をその短辺とする複数の溝状開
孔の集合体で接続するようにしたから、複数のコンタク
トホール(または溝状開孔)の各コンタクトホール(各
溝状開孔)において、その内部のCVD法によって埋め
込まれた金属膜により、ボンディングパッドと広幅の下
層配線とが各コンタクトホール(各溝状開孔)の開孔面
積でもって良好に接続し、その結果、これら両者間を広
い接合面積で接続することができる。
【0012】尚、本発明において微細配線とは線幅が数
ミクロン以下の配線を意味し、広幅の配線とは線幅が数
十ミクロン以上の配線を意味する。
【0013】
【実施例】以下、この発明の一実施例を図について説明
する。図1は、この発明の一実施例による半導体装置の
多層配線構造を形成する工程を示す工程別断面図であ
り、図において、10は微細配線部における線幅が数ミ
クロン以下の下層アルミ配線3bと層間絶縁膜4上に形
成される線幅が数ミクロン以下のアルミ配線9bとを接
続するためのコンタクトホール6と同一サイズの複数の
コンタクトホールである。
【0014】以下、形成工程を図1に基づいて説明す
る。図1(a) に示す工程は、従来と同様であり、ここで
は説明を省略する。そして、図1(a) に示す工程後、図
1(b) に示すように、例えば、シリコン酸化膜からなる
第2の層間絶縁膜4をCVD法等により形成し、次い
で、通常の写真製版,エッチング技術により、層間絶縁
膜4上に形成される線幅が数ミクロン以下の微細配線
を、これと同一寸法レベルの下層アルミ配線3bに接続
するための、これら微細配線の線幅より若干小さい寸法
を一辺とする矩形、または、この若干小さい寸法を直径
とする円形のコンタクトホール6と、第2の層間絶縁膜
4上に形成されるその大きさが数十ミクロン画以上のボ
ンディングパッドを、線幅が数十ミクロン以上の下層配
線3aに接続するための、コンタクトホール6と同一サ
イズの複数のコンタクトホール10を形成する。例え
ば、この時のコンタクトホール6の内径(または一辺)
が0.8μmであれば、コンタクトホール10の内径
(または一辺)も0.8μmとする。次に、図1(c) に
示すように、スパッタ法等を用いて従来と同様に全面に
TiN膜7を形成し、更に、CVD法等を用いてコンタ
クトホール6及びコンタクトホール10の内部が完全に
埋め込まれるまで全面にW膜8を成長させる。ここで、
TiN膜7はCVD法等で形成されるW膜8の下地酸化
膜(ここでは、シリコン酸化膜)に対する密着層として
の役目を果たすもので、これにより、コンタクトホール
6,10の側壁部及び第2の層間絶縁膜4上へのW膜8
の接着性が増し、次工程におけるW膜8のエッチバック
工程におけるW膜8の剥がれを防止することができる。
尚、TiN膜7の代わりにTiW膜を用いてもよい。次
に、図1(d) に示すように、エッチバック法を用いてW
膜8及びTiN膜7をエッチングし、コンタクトホール
6及びコンタクトホール10内のみにW膜8が残るよう
にする。この際のエッチングガスは、従来と同様にW膜
8に対してはSF、TiN膜7に対してはCl2 が用い
られる。また、この時、コンタクトホール6とコンタク
トホール10の個々のコンタクトホールは同じサイズに
形成しているため、反応の進行具合が等しく同じ反応時
間でW膜8を埋め込むことができる。次に、図1(e) に
示すように、スパッタ法等を用いてアルミルミ合金膜を
全面に形成し、通常の写真製版,エッチング技術によ
り、線幅が数ミクロン以下のアルミ配線9bと数十ミク
ロン画以上の大きさのアルミ配線からなるボンディング
パッド9aを形成すると、コンタクトホール6,10が
W膜8で完全に埋め込まれ、下層アルミ配線3bとアル
ミ配線9b間,下層アルミ配線3aとボンディングパッ
ド9a間が、それぞれW膜8が埋め込まれたコンタクト
ホール6,10を介して良好に接続される。
【0015】尚、図1は半導体装置の一方向の一線上に
対応する断面図であり、また、説明の便宜上、コンタク
トホール10を3個しか図示していないが、実際は、ボ
ンディングパッド9aの面積に応じて、ボンディングパ
ッド9aと下層配線3a間の層間絶縁膜4に出来るだけ
多くのコンタクトホール10を形成する。
【0016】このような本実施例の多層配線構造の形成
工程では、ボンディングパッド9aと広幅の下層配線3
aとを接続する、層間絶縁膜4内に形成するコンタクト
ホールを、該層間絶縁膜4を隔てた線幅が数ミクロン以
下の上層の微細アルミ配線9bと線幅が数ミクロン以下
の下層の微細アルミ配線3bとを接続するためのコンタ
クトホール6(ホール径が0.8μm)と同一サイズの
複数のコンタクトホール10で構成したので、微細細線
(配線3bと配線9b)の接続部と同様に、ボンディン
グパッド9aと広幅の下層配線3aとが電気的な接続不
良を生ずることなく接続し、電気特性が安定した信頼性
に優れた多層配線構造を得ることができる。
【0017】尚、上記本実施例では、ボンディングパッ
ド9aと広幅の下層配線3a間にコンタクトホール5と
同一サイズの矩形或いは円形のコンタクトホール10を
複数形成したが、例えば、その短辺がコンタクトホール
5のホール径(即ち、円形の場合は直径,矩形の場合は
一辺の寸法)と同寸法の溝状の開孔(上記実施例に対応
させた場合、幅が0.8μm,長さが100μmの溝)
を複数形成してもよく、この場合も、上記実施例と同様
に、上記CVD法による金属膜の成長工程と、エッチバ
ック工程とにより、この溝状の開孔内を金属膜で埋め込
むことができ、上記実施例と同様の効果を得ることがで
きる。
【0018】また、上記実施例ではコンタクトホールを
埋め込む金属膜としてW膜8を用いたが、CVD法によ
って成長するMo,Al等の他の純金属や、TaSi2
,TiSi2 等の他の高融点金属のシリサイド化物を
用いてもよく、上記実施例と同様の効果を得ることがで
きる。
【0019】
【発明の効果】以上のように、この発明によれば、ボン
ディングパッドと広幅の下層配線とを接続するための、
層間絶縁膜内に形成されるコンタクトホールを、該層間
絶縁膜を隔てた上層の微細配線と下層の微細配線とを接
続するためのコンタクトホールと同一サイズのコンタク
トホールを複数集合させて形成するようにしたので、こ
れら何れのコンタクトホールの内部にも、CVD法によ
る金属膜成長工程とエッチバック工程とによって金属膜
を埋め込むことができ、その結果、微細配線間とボンデ
ィングパッドと広幅の下層配線間が、各コンタクトホー
ルの開孔面積でもって良好に接続し、これらボンディン
グパッドと広幅の下層配線間が広い接合面積で接続し
た、電気的な接触不良を生じない高信頼性の半導体装置
を得ることができる効果がある。
【0020】更に、この発明によれば、ボンディングパ
ッドと広幅の下層配線とを接続するための、層間絶縁膜
内に形成されるコンタクトホールを、該層間絶縁膜を隔
てた上層の微細配線と下層の微細配線とを接続するため
のコンタクトホールのホール径と同一サイズの一辺をそ
の短片とする溝状開孔を複数集合させて形成するように
したので、これら何れの溝状開孔の内部にも、CVD法
による金属膜成長工程とエッチバック工程とによって金
属膜を埋め込むことができ、その結果、微細配線間とボ
ンディングパッドと広幅の下層配線間が、各溝状開孔の
開孔面積でもって良好に接続し、これらボンディングパ
ッドと広幅の下層配線間が広い接合面積で接続した、電
気的な接触不良を生じない高信頼性の半導体装置を得る
ことができる効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例による半導体装置の多層配
線構造の形成工程を示す工程別断面図である。
【図2】従来の半導体装置の多層配線構造の形成工程を
示す工程別断面図である。
【図3】従来の半導体装置の多層配線構造を示す断面図
である。
【符号の説明】
1 Si基板 2,4 層間絶縁膜 3a アルミ配線 3b アルミ配線パッド部 5,6,10 コンタクトホール 7 TiN膜 8 W膜 9a ボンディングパッド 9b 微細アルミ配線

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板を覆う絶縁膜中に敷設された
    該半導体基板内の素子に導通する微細配線と、上記絶縁
    膜上面に形成された微細配線とを電気的に接続する第1
    のコンタクトホールと、 上記絶縁膜中に敷設された、上記半導体基板内の素子に
    導通する広幅の配線部と、上記絶縁膜上面に形成された
    ボンディングパッドとを電気的に接続する第2のコンタ
    クホールとを有する多層配線構造を備えてなる半導体装
    置において、 上記第2のコンタクホールを、上記第1のコンタクトホ
    ールと同一サイズの複数の微小コンタクトホールを集合
    させて構成したことを特徴とする半導体装置。
  2. 【請求項2】 請求項1に記載の半導体装置であって、 上記微細配線の線幅が数ミクロン以下であり、上記ボン
    ディングパッドの大きさが数十ミクロン画以上であるこ
    とを特徴とする半導体装置。
  3. 【請求項3】 半導体基板を覆う絶縁膜中に敷設され
    た、該半導体基板内の素子に導通する微細配線と、上記
    絶縁膜上面に形成された微細配線とを電気的に接続する
    第1のコンタクトホールと、 上記絶縁膜中に敷設された、上記半導体基板内の素子に
    導通する広幅の配線部と、上記絶縁膜上面に形成された
    ボンディングパッドとを電気的に接続する第2のコンタ
    クホールとを有する多層配線構造を備えてなる半導体装
    置において、 上記第2のコンタクホールを、上記第1のコンタクトホ
    ールのホール径と同一サイズの一片をその短片とする複
    数の溝状開孔を集合させて構成したことを特徴とする半
    導体装置。
  4. 【請求項4】 請求項3に記載の半導体装置であって、 上記微細配線の線幅が数ミクロン以下であり、上記ボン
    ディングパッドの大きさが数十ミクロン画以上であるこ
    とを特徴とする半導体装置。
  5. 【請求項5】 半導体基板の全面に対して第1の層間絶
    縁膜を形成する工程と、 上記半導体基板内の素子に導通する微細配線と広幅の配
    線とを、上記第1の層間絶縁膜上に形成する工程と、 上記配線を覆うように、上記第1の層間絶縁膜の全面に
    対して第2の層間絶縁膜を形成する工程と、 上記第2の層間絶縁膜内の上記微細配線の上部と、上記
    広幅の配線の上部とに、それぞれ上記第2の層間絶縁膜
    表面からこれらの配線の上面に貫通するコンタクトホー
    ルを形成する工程と、 上記第2の層間絶縁膜表面及び上記コンタクトホールの
    内壁面に、スパッタ法によりTiN膜またはTiW膜を
    形成する工程と、 上記半導体基板の全面に対してCVD法を用いて金属膜
    を成長させ、上記微細配線上のコンタクトホールを金属
    膜によって完全に埋め込む工程と、 エッチバック法を用いて、上記微細配線上のコンタクト
    ホールに埋め込まれた金属膜を除去することなく、上記
    第2の層間絶縁膜上に成長した金属膜を除去する工程
    と、 上記第2の層間絶縁膜表面に配線金属層を形成し、該配
    線金属層を所定形状にパターニングして、上記コンタク
    トホールを通して上記微細配線に導通する微細配線と、
    上記広幅の配線に導通するボンディングパッドとを形成
    する工程とを備え、多層配線構造を形成する半導体装置
    の製造方法において、 上記広幅の配線の上部に、上記微細配線の上部に形成す
    るコンタククトホールと同一サイズの複数のコンタクト
    ホールを集合させて形成し、上記CVD法を用いた金属
    膜の成長時、上記微細配線の上部に形成するコンタクト
    ホールと同様に、上記複数のコンタクトホール内に金属
    膜を埋め込むようにしたことを特徴とする半導体装置の
    製造方法。
  6. 【請求項6】 請求項5に記載の半導体装置であって、 上記微細配線の線幅が数ミクロン以下であり、上記ボン
    ディングパッドの大きさが数十ミクロン画以上であるこ
    とを特徴とする半導体装置。
  7. 【請求項7】 半導体基板の全面に対して第1の層間絶
    縁膜を形成する工程と、 上記半導体基板内の素子に導通する微細配線と広幅の配
    線とを、上記第1の層間絶縁膜上に形成する工程と、 上記配線を覆うように、上記第1の層間絶縁膜の全面に
    対して第2の層間絶縁膜を形成する工程と、 上記第2の層間絶縁膜内の上記微細配線の上部と、上記
    広幅の配線の上部とに、上記第2の層間絶縁膜表面から
    これらの配線の上面に貫通するコンタクトホールを形成
    する工程と、 上記第2の層間絶縁膜表面及び上記コンタクトホールの
    内壁面に、スパッタ法によりTiN膜またはTiW膜を
    形成する工程と、 上記半導体基板の全面に対してCVD法を用いて金属膜
    を成長させ、上記微細配線上のコンタクトホールを金属
    膜によって完全に埋め込む工程と、 エッチバック法を用いて、上記微細配線上のコンタクト
    ホールに埋め込まれた金属膜を除去することなく、上記
    第2の層間絶縁膜上に成長した金属膜を除去する工程
    と、 上記第2の層間絶縁膜表面に配線金属層を形成し、該配
    線金属層を所定形状にパターニングして、上記コンタク
    トホールを通して上記微細配線に導通する微細配線と、
    上記広幅の配線に導通するボンディングパッドとを形成
    する工程とを備え、多層配線構造を形成する半導体装置
    の製造方法において、 上記広幅の配線の上部に、上記微細配線の上部に形成す
    るコンタクトホールのホール径と同一サイズの一片をそ
    の短片とする複数の溝状開孔を集合させて形成し、上記
    CVD法による金属膜の成長時、上記微細配線の上部に
    形成するコンタクトホールと同様に、上記複数の溝状開
    孔内に金属膜を埋め込むようにしたことを特徴とする半
    導体装置の製造方法。
  8. 【請求項8】 請求項7に記載の半導体装置であって、 上記微細配線の線幅が数ミクロン以下であり、上記ボン
    ディングパッドの寸法が数十ミクロン画以上であること
    を特徴とする半導体装置。
JP18187392A 1992-06-15 1992-06-15 半導体装置及びその製造方法 Pending JPH05347358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18187392A JPH05347358A (ja) 1992-06-15 1992-06-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18187392A JPH05347358A (ja) 1992-06-15 1992-06-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH05347358A true JPH05347358A (ja) 1993-12-27

Family

ID=16108351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18187392A Pending JPH05347358A (ja) 1992-06-15 1992-06-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH05347358A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479375B2 (en) * 1997-10-21 2002-11-12 Nec Corporation Method of forming a semiconductor device having a non-peeling electrode pad portion
KR100370170B1 (ko) * 2001-03-08 2003-02-05 주식회사 하이닉스반도체 플레쉬 메탈 레이어의 콘택 형성방법
US9142489B2 (en) 2012-08-10 2015-09-22 Samsung Electronics Co., Ltd. Semiconductor devices including a non-planar conductive pattern, and methods of forming semiconductor devices including a non-planar conductive pattern
JP2016111084A (ja) * 2014-12-03 2016-06-20 トヨタ自動車株式会社 半導体装置とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479375B2 (en) * 1997-10-21 2002-11-12 Nec Corporation Method of forming a semiconductor device having a non-peeling electrode pad portion
KR100370170B1 (ko) * 2001-03-08 2003-02-05 주식회사 하이닉스반도체 플레쉬 메탈 레이어의 콘택 형성방법
US9142489B2 (en) 2012-08-10 2015-09-22 Samsung Electronics Co., Ltd. Semiconductor devices including a non-planar conductive pattern, and methods of forming semiconductor devices including a non-planar conductive pattern
JP2016111084A (ja) * 2014-12-03 2016-06-20 トヨタ自動車株式会社 半導体装置とその製造方法
US9698103B2 (en) 2014-12-03 2017-07-04 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JPS62279661A (ja) 集積回路に貫通導体を形成する方法
JP2658899B2 (ja) 半導体装置の製造方法
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
JP4001115B2 (ja) 半導体装置及びその製造方法
JPH05347358A (ja) 半導体装置及びその製造方法
JP2004140093A (ja) ボンディングパッド及びその形成方法
JPH10294314A (ja) 半導体装置およびその製造方法
JPH0823028A (ja) 多層配線を有する半導体素子及びその製造方法
JPH11251433A (ja) 半導体装置およびその製法
JPH0536839A (ja) 半導体装置の製造方法
JP2007027234A (ja) 半導体装置及びその製造方法
JPH10223753A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JP2998454B2 (ja) 半導体装置の製造方法
JPH07240467A (ja) 配線の形成方法
JPS62136857A (ja) 半導体装置の製造方法
JP2734881B2 (ja) 半導体装置の製造方法
JPH0786209A (ja) 半導体装置の製造方法
JPH06236928A (ja) 半導体装置およびその製造方法
JPH04109654A (ja) 半導体装置及びその製造方法
KR100313530B1 (ko) 반도체 소자의 패드 형성방법
JP2002261160A (ja) 半導体装置及びその製造方法
JPH0831940A (ja) 半導体装置およびその製造方法
JPH098134A (ja) 半導体装置およびその製造方法