JPH05206294A - 集積回路用相互接続 - Google Patents

集積回路用相互接続

Info

Publication number
JPH05206294A
JPH05206294A JP4168657A JP16865792A JPH05206294A JP H05206294 A JPH05206294 A JP H05206294A JP 4168657 A JP4168657 A JP 4168657A JP 16865792 A JP16865792 A JP 16865792A JP H05206294 A JPH05206294 A JP H05206294A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
openings
etch stop
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4168657A
Other languages
English (en)
Inventor
Fusen Chen
チェン フーセン
Frank R Bryant
アール． ブライアント フランク
Girish A Dixit
エイ． ディクシット ギリッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05206294A publication Critical patent/JPH05206294A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 製造が簡単で平坦化した金属相互接続層を有
する構成体及びその製造方法を提供する。 【構成】 金属酸化物などのようなエッチストップとし
て機能する物質の薄い層２０を層間絶縁層１６上に形成
する。下側に存在する導電性領域１０へのコンタクトを
形成する箇所においてエッチストップ層を貫通して開口
を形成する。エッチストップ層の上に別の絶縁層２６を
形成し且つパターン形成して全ての相互接続信号線３
４，３６を画定する。該信号線の位置をエッチング除去
すると、信号線を設ける領域においてエッチストップ層
上で停止し、且つコンタクトが必要とされる箇所におい
ては下側に存在する導電性領域に達する。次いで、金属
再充填プロセスを実行し、次いで非等方性エッチバック
により上部絶縁層の上に存在する金属を除去する。その
結果、相互接続体３４及びコンタクト３６が内部に形成
されている上部絶縁層と実質的に同一面状の上表面を有
する相互接続体３４及びコンタクト３６を得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、集積回路に関す
るものであって、更に詳細には、集積回路上に金属相互
接続ラインを製造する技術に関するものである。
【０００２】
【従来の技術】集積回路装置がますます複雑になるにつ
れ、該装置の種々の部分を接続するためにより多くの相
互接続レベルが必要となる。二つ又はそれ以上のレベル
の多結晶シリコン相互接続と、それに続く一つ又はそれ
以上のレベルの金属相互接続を有する複雑な装置が設計
されつつある。この様に多層の相互接続が使用される場
合には、上部相互接続レベルを製造する場合に困難性に
遭遇する。なぜならば、上部相互接続レベルは下部相互
接続レベルにより発生された不均一な地形的特徴を有し
ているからである。従って、相互接続層のトポグラフィ
即ち地形的特徴は、集積回路装置の製造の容易性に影響
を与える。
【０００３】上部相互接続レベルを形成することをより
簡単なものとさせるために、下部相互接続レベルの平坦
化を日常的に実施する。典型的には、例えばリフローガ
ラス又はスピンオンガラスなどのような物質からなる層
を、層間絶縁層の一部として使用することが可能であ
る。これらの物質は、適切に適用される場合には、下側
に存在する表面のトポグラフィ即ち地形的特徴よりもよ
り滑らかであり且つより平坦状に近い上表面を有してい
る。このことは、次の相互接続層を形成する前に、下側
に存在する相互接続層により発生された凹凸を、次の相
互接続層を形成する前に幾分滑らかなものとさせること
を可能とする。次いで、平坦化された層間絶縁層の上に
次の相互接続層を形成する。この技術によった場合で
も、ステップカバレッジ（段差被覆）の問題が残存す
る。なぜならば、平坦化した絶縁層上に相互接続層を形
成すると、次の絶縁層に対し不均一な地形的特徴を発生
し、さらなる平坦化を行なうことを必要とする。更に、
平坦化技術は表面の平坦性を改善するが、下側に存在す
る地形的特徴により発生される丘や谷を完全に除去する
わけではない。
【０００４】可及的に相互接続体を平坦化させるために
従来、種々のその他の技術が使用されている。その様な
技術のうちの一つは、例えば、米国特許第４，５０８，
８１５号（発明者、Ａｃｋｍａｎｎ ｅｔ ａｌ．）
「凹設型メタリゼーション（ＲＥＣＥＳＳＥＤ ＭＥＴ
ＡＬＩＺＡＴＩＯＮ）」という名称の特許に開示されて
いる。この特許においては、リフトオフ技術を使用して
既に幾分酸化物層内に凹設されている信号線を形成す
る。このことは、装置全体の平坦性を改善するために行
なわれる。しかしながら、この様な技術は使用するのが
困難であり、結果的に得られる製品においてはある程度
の信頼性の問題が存在する場合がある。
【０００５】上表面上にほぼ平坦状なこの様な相互接続
を設けるために金属相互接続ラインを製造する技術が所
望されている。この様な技術が、今日の製造プロセスと
適合性があり且つ比較的使用するのが簡単なものである
ことが所望されている。この様なプロセス即ち方法が、
ボイド及びその他の欠陥を有することのない金属信号線
を供給するものであることが重要である。
【０００６】
【課題を解決するための手段】本発明によれば、金属相
互接続信号線を製造する改良技術が、層間絶縁層の平坦
化を与えている。例えば金属酸化物などのようなエッチ
ストップとして機能することが可能な物質からなる薄い
層を層間絶縁層上に形成する。下側に存在する導電性領
域へのコンタクトを形成すべき箇所において、エッチス
トップ層を貫通して開口をパターン形成し且つ画定する
ためにアライメント（整合）プロセスを使用する。該エ
ッチストップ層上に別の絶縁層を形成し且つパターン形
成し且つエッチングして全ての相互接続信号線を画定す
る。信号線の位置をエッチング除去すると、そのエッチ
ングプロセスは、信号線を設ける領域において該エッチ
ストップ層上で停止し、且つコンタクトを設けることが
必要とされる箇所においては、その下側に存在する導電
性層に到達するまで継続してエッチングが行なわれる。
次いで、エッチング形成された孔内に相互接続体及びコ
ンタクトを形成するために金属再充填プロセスを使用す
ることが可能であり、次いで非等方性エッチバックによ
り上部絶縁層の上に存在する金属を除去する。その結
果、相互接続体及びコンタクトが形成される上部絶縁層
と実質的に同一面状の上表面を有する相互接続体及びコ
ンタクトが形成される。
【０００７】
【実施例】以下に説明する処理ステップ及び構成体は集
積回路を製造する完全な処理の流れを構成するものでは
ない。本発明は、当該技術分野において現在使用されて
いる集積回路製造技術と関連して実施することが可能な
ものであり、従って、本発明の重要な特徴を理解するの
に必要な範囲内でのみ処理ステップについて説明を行な
う。尚、製造過程中における集積回路の一部を示した概
略断面図は縮尺通りのものではなく、本発明の重要な特
徴を示すために適宜変形して示してある。
【０００８】図１を参照すると、集積回路の下側に存在
する領域１０の上に相互接続体を形成する。この下側に
存在する領域１０は、基板であるか、又は相互接続体の
下側に存在する層である場合がある。下側に存在する領
域１０は、本発明に基づいて形成すべき上部相互接続レ
ベルからコンタクトを形成することを必要とする導電性
構成体（不図示）を有している。
【０００９】多結晶シリコン信号線１２が下側に存在す
る領域１０の上に形成されている。下側に存在する領域
１０が基板である場合には、前処理の一部として多結晶
シリコン線１２の下側にゲート酸化物層１４を形成する
ことが可能である。この多結晶シリコン信号線１２は、
当該技術分野において公知の如く、導電度を改善するた
めにシリサイド化させることが可能である。
【００１０】下側に存在する領域１０における信号線１
２の上に層間絶縁層１６を形成する。この層は、典型的
に、例えば薄い適合性酸化物層とリフローガラス又はス
ピンオンガラスを有する平坦化層などの複数個の層から
形成される。層間絶縁層１６の上表面１８は、典型的
に、下側に存在する特徴部よりもより平坦状である。こ
の時点までの装置の処理は、当該技術分野において公知
な原理に従うものである。
【００１１】次いで、層間絶縁層１６の表面上に金属酸
化物層２０を付着形成する。金属酸化物層２０は、電気
的絶縁体である任意の物質から形成することが可能であ
る。更に、それは、下側に存在する層間絶縁層１６に対
して使用される酸化物と比較して選択的にエッチングす
ることが可能であるように選択され、且つ酸化物は層２
０の物質と比較して選択的にエッチング可能であるもの
とすべきである。換言すると、層２０は酸化物のエッチ
ングに対してはエッチストップとして作用する。層２０
に対して使用するのに適した物質は、例えば、酸化タン
タルなどの金属酸化物、及び絶縁体としての特性を有し
選択的にエッチング可能なその他の物質である。
【００１２】図２を参照すると、本装置上にホトレジス
ト層２２を付与する。このホトレジスト層２２を当該技
術分野において公知の如くパターン形成し、下側に存在
する領域１０に対してコンタクトを形成すべき領域２４
を画定する。コンタクト領域２４内における金属酸化物
層２０の露出部分を、下側に存在する層間絶縁層１６の
かなりの部分を除去することなしにエッチング除去す
る。
【００１３】図３を参照すると、本装置へ層間酸化物か
らなる適合層２６を付与し、次いでホトレジスト層２７
を付与する。ホトレジスト層２７をパターン形成して形
成すべき金属相互接続体を画定する。該ホトレジスト層
により画定された開口２８内には金属相互接続体のみが
形成される。開口２４が同一のホトレジスト層内に形成
され、金属酸化物層２０内に以前に形成した開口と整合
し、且つここにコンタクトが形成される。当業者により
理解される如く、ホトレジスト層２６内の開口２４の不
整合は、それが、金属酸化物層２０内に形成した開口と
ほとんど全く整合することがないような顕著な不整合で
ない限り、重要なものではない。
【００１４】図４を参照すると、ホトレジスト層２７を
非等方性酸化物エッチングに対するマスクとして使用す
る。これは、金属酸化物層２０に到達するまで開口２８
内の酸化物層２６の部分を除去する。金属酸化物層２０
はエッチストップとして作用するので、開口２８内にお
いて更にエッチングが行なわれることはない。
【００１５】開口２４内において、層間絶縁層１６を貫
通して下側に存在する領域１０に到達するまでエッチン
グが継続して行なわれる。なぜならば、開口２４内には
上表面１８上にエッチストップが存在しないからであ
る。図４に示したホトレジスト層内の開口２４の不整合
は、本装置に悪影響を与えるものではない。なぜなら
ば、層間絶縁層１６を貫通してのエッチングは、金属酸
化物層２０内の開口の境界を超えて発生することはない
からである。
【００１６】図５を参照すると、相互接続体用に適した
アルミニウム層３０又はその他の金属を本装置の表面上
に形成する。この金属は、酸化物層２６内の開口２４，
２８を完全に充填するような態様で付着形成させる。ア
ルミニウム３０が適切に付与されると、それは、開口２
４，２８を完全に充填し、且つ酸化物層２６の残存部分
の上におけるものとほぼ同一の厚さを有する上部部分を
開口２４，２８においても形成する。この様な態様でア
ルミニウムを付着形成する一つの技術は、Ｃ．Ｙｕｅｔ
ａｌ．共著「ＵＬＳＩメタリゼーション用の新規なサ
ブミクロンアルミニウムコンタクト充填技術（ＮＯＶＥ
Ｌ ＳＵＢＭＩＣＲＯＮ ＡＬＵＭＩＮＵＭ ＣＯＮＴ
ＡＣＴ ＦＩＬＬＩＮＧ ＴＥＣＨＮＯＬＯＧＹ ＦＯ
ＲＵＬＳＩ ＭＥＴＡＬＩＺＡＴＩＯＮ）」、ＶＭＩＣ
プロシーリングズ、１９９頁、１９９１年の文献におけ
るアルミニウムコンタクトの製造に関連して記載されて
いる。
【００１７】上述した技術の何れかを使用することによ
り所望とされる結果は、開口２４，２８を充填し且つ、
図５に示した如く、酸化物層２６のレベルの上に比較的
一様な深さ乃至は厚さを有するアルミニウム層を与える
ことである。
【００１８】図６を参照すると、酸化物と比較してアル
ミニウムに対し選択性を有する物質でアルミニウム層３
０を非等方的にエッチバックする。アルミニウム層３０
が除去されて酸化物層２６のレベルに到達するまでこの
非等方性エッチングを継続して行なう。この時点におい
て、アルミニウムは開口２４内に残存し、下側に存在す
る領域１０に対するアルミニウムコンタクト３２を形成
する。更に、アルミニウムは開口２８内に残存し、金属
酸化物層２０の上に存在する相互接続線３４を形成す
る。この非等方性エッチングは、該アルミニウムがほぼ
酸化物層２６に到達するまで除去された場合に停止され
るので、コンタクト３２及び相互接続体３４は、周りの
酸化物層２６の上表面とほぼ同一面状の上表面を有して
いる。更に、それらは、完全に分離されており、且つ図
３及び４に関連して説明したマスキングステップの結果
として画定される。
【００１９】図７は図６に示した構成体の概略斜視図を
示している。相互接続線３４が酸化物層２６と同一面内
に存在しており且つそのレベルに対する相互接続信号線
を画定している。コンタクトプラグ３２が、層間絶縁層
１６を貫通して今形成したばかりの相互接続層へ延在し
ている。コンタクト３２は分離して形成されるものでは
なく、信号線３４と同様な相互接続信号線３６の一部と
して形成される。相互接続線３６からコンタクト領域３
２へとぎれることのないアルミニウム領域が形成される
ので、たとえ図４に示したホトレジストマスクの不整合
がコンタクト領域３２を金属酸化物層２０を貫通する開
口よりも幾分小さなものとするものであっても、コンタ
クト抵抗は低いものである。
【００２０】図７に示した時点から当該技術分野におい
て公知な技術を使用して装置の製造が継続して行なわれ
る。所望により、図７に示した相互接続線３４，３６上
に付加的な金属相互接続層を形成することが可能であ
る。これらの層は、所望により、上述した技術を使用し
て形成することが可能である。例えば、酸化物層２６の
上に層間絶縁層を形成し、次いで金属酸化物層を形成す
ることが可能である。上述した技術により形成される相
互接続体は周囲の酸化物内に凹設されるので、段差の問
題が発生することはなく、且つ比較的多数の相互接続レ
ベルとすることが可能である。
【００２１】上述した技術の場合、約１．５ミクロン以
下の幅とすることが可能な幅狭な信号線の完全なアルミ
ニウムの充填物を形成することが可能である。上述した
技術の場合、プラグを充填した場合に、凹設領域の上に
アルミニウムが形成される。このことは、アルミニウム
層の非等方的エッチバックの期間中に、信号線及びコン
タクト領域をエッチングすることを防止する。しかしな
がら、非常に幅広の信号線が使用される場合には、それ
らの上のアルミニウムの厚さは幾分小さくなる。このこ
とは、非等方的エッチバックステップ期間中に信号線自
身の一部を除去させることとなる。
【００２２】図８は小型及び大型の信号線を有する集積
回路の一部を示した概略平面図である。酸化物領域４０
は、前もってパターン形成されており相互接続領域を画
定している。幅狭の金属相互接続体４２が図１乃至７に
記述した如くに形成されている。幅広の相互接続線４４
も同様に画定されている。この幅広の相互接続線４４
は、例えばメモリ装置の周辺部における電源バス及び信
号バスなどのライン用に使用される。ＳＲＡＭ又はＤＲ
ＡＭメモリ装置においては、幅広の信号線４４は、典型
的に、周辺部においてのみ必要とされ、幅狭のライン４
２は装置のアレイ内においてのみ必要とされるものであ
る。
【００２３】非等方性エッチバックステップは信号線４
４において所望とするものよりもより多くのアルミニウ
ムを除去する場合があるので、この様なステップを実施
する前に、ホトレジスト層を付着形成し且つパターン形
成して幅広の信号線を保護することが可能である。点線
４６は、非等方性エッチバックを実施する前にホトレジ
ストマスクにより保護されるべき領域を示している。幅
広の信号線の上にこのマスクを形成することにより、エ
ッチバックが行なわれる間に、それがエッチングされる
ことから防止する。好適には、該マスクは何らかのマス
ク不整合の場合においても信号線４４が完全に保護され
るように包囲部の０．２乃至３ミクロンで形成される。
エッチバックステップは、ライン４６の外側の全てのア
ルミニウムを除去し、従って信号線４４をその他の何ら
かの線に対し短絡する危険性はない。
【００２４】以上説明した如く、本発明によれば、比較
的製造が簡単な比較的平坦化した金属相互接続層を有す
る構成体及びその製造方法が提供される。本発明技術
は、後の相互接続レベルの製造を困難とするような厳し
い地形的な特徴部を形成することなしに多層の金属相互
接続体を製造するために容易に使用することが可能な相
互接続構成体及びその製造方法を提供している。
【００２５】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の好適実施例に基づいて金属相互接続
体及びコンタクト領域を製造する方法の１段階における
状態を示した概略断面図。
【図２】 本発明の好適実施例に基づいて金属相互接続
体及びコンタクト領域を製造する方法の１段階における
状態を示した概略断面図。
【図３】 本発明の好適実施例に基づいて金属相互接続
体及びコンタクト領域を製造する方法の１段階における
状態を示した概略断面図。
【図４】 本発明の好適実施例に基づいて金属相互接続
体及びコンタクト領域を製造する方法の１段階における
状態を示した概略断面図。
【図５】 本発明の好適実施例に基づいて金属相互接続
体及びコンタクト領域を製造する方法の１段階における
状態を示した概略断面図。
【図６】 本発明の好適実施例に基づいて金属相互接続
体及びコンタクト領域を製造する方法の１段階における
状態を示した概略断面図。
【図７】 完成した相互接続ラインを示した概略斜視
図。
【図８】 幅広の金属線と幅狭の金属線の処理を図示し
た集積回路の一部を示した概略平面図。
【符号の説明】
１０ 下側に存在する領域 １２ 多結晶シリコン信号線 １４ ゲート酸化物層 １６ 層間絶縁層 １８ 上表面 ２０ 金属酸化物層 ２２ ホトレジスト層 ２４ コンタクト領域 ２６ 層間酸化物層 ２７ ホトレジスト層 ２８ 開口 ３０ アルミニウム層 ３２ アルミニウムコンタクト ３４ 相互接続線 ３６ 相互接続信号線
フロントページの続き (72)発明者 フランク アール． ブライアント アメリカ合衆国， テキサス 76201， デントン， クレストウッド 2125 (72)発明者 ギリッシュ エイ． ディクシット アメリカ合衆国， テキサス 75287， ダラス， ミッドウエイ ロード 18175, ナンバー 159

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 集積回路用の相互接続構成体において、
    下側の導電性構成体の上側に層間絶縁層が設けられてお
    り、前記層間絶縁層の上側に絶縁性エッチストップ層が
    設けられており、前記エッチストップ層はコンタクトを
    形成すべき領域に開口を有しており、前記エッチストッ
    プ層の上側に絶縁層が設けられており、前記絶縁層を貫
    通して前記エッチストップ層に達する第一複数個のパタ
    ーン形成した開口が設けられており、前記開口は導電性
    物質で充填されており、前記第一複数個のパターン形成
    した開口に接続して第二複数個のパターン形成した開口
    が設けられており、前記第二複数個の開口は前記エッチ
    ストップ層内の開口と整合しており且つ前記層間絶縁層
    を貫通して前記下側に存在する導電性構成体へ延在して
    おり、前記第二複数個の開口も前記導電性物質で充填さ
    れていることを特徴とする相互接続構成体。
  2. 【請求項２】 請求項１において、前記第一及び第二複
    数個のパターン形成した開口内の前記導電性物質の上表
    面が前記絶縁層の上表面とほぼ同一面状であることを特
    徴とする構成体。
  3. 【請求項３】 請求項１において、前記エッチストップ
    層が、前記層間絶縁層上で選択的にエッチングすること
    が可能であり且つ前記層間絶縁層及び前記絶縁層を貫通
    して前記第一及び第二開口をエッチングするために使用
    するエッチャントにより著しくエッチングされることの
    ない物質からなる層を有することを特徴とする構成体。
  4. 【請求項４】 請求項３において、前記エッチストップ
    層が金属酸化物層を有することを特徴とする構成体。
  5. 【請求項５】 請求項３において、前記エッチストップ
    層が酸化タンタルを有することを特徴とする構成体。
  6. 【請求項６】 請求項１において、前記導電性物質が金
    属を有することを特徴とする構成体。
  7. 【請求項７】 請求項６において、前記導電性物質がア
    ルミニウムを有することを特徴とする構成体。
  8. 【請求項８】 請求項１において、前記層間絶縁層がリ
    フローガラス又はスピンオンガラスを有することを特徴
    とする構成体。
  9. 【請求項９】 集積回路装置上にコンタクトを製造する
    方法において、前記装置上で導電性領域を被覆して絶縁
    層を形成し、前記絶縁層上に絶縁性エッチストップ層を
    形成し、前記エッチストップ層の選択した部分をエッチ
    ングしてそれを貫通して開口を画定し、前記エッチスト
    ップ層上及び前記開口内に絶縁層を付着形成し、前記絶
    縁層の選択した部分をエッチングしてそれを貫通して開
    口を画定し、尚これらの開口は前記エッチストップ層の
    開口と整合しており、且つ前記絶縁層エッチングステッ
    プが、更に、前記絶縁層を貫通して開口をエッチング形
    成し前記導電性領域の一部を露出させ、コンタクト領域
    を形成するために前記層間絶縁層、エッチストップ層及
    び絶縁層を貫通する開口内に導電性物質を付着形成させ
    る、上記各ステップを有することを特徴とする方法。
  10. 【請求項１０】 請求項９において、前記エッチストッ
    プ層が絶縁性金属酸化物から形成することを特徴とする
    方法。
  11. 【請求項１１】 請求項９において、前記エッチストッ
    プ層が窒化シリコンから形成することを特徴とする方
    法。
  12. 【請求項１２】 請求項９において、前記導電性物質が
    金属を有することを特徴とする方法。
  13. 【請求項１３】 請求項１２において、前記金属がアル
    ミニウムを有することを特徴とする方法。
  14. 【請求項１４】 請求項９において、前記導電性物質付
    着ステップが、前記開口を充填し且つ前記開口及び前記
    絶縁層上に層を形成するために前記導電性物質を付着形
    成し、且つ前記絶縁層が露出されるまで前記導電性物質
    をエッチングし、その際に前記導電性物質が前記開口内
    にのみ残存する、上記各ステップを有することを特徴と
    する方法。
  15. 【請求項１５】 集積回路装置上に相互接続体を製造す
    る方法において、導電性領域を被覆し前記装置上に絶縁
    層を形成し、前記絶縁層上に絶縁性エッチストップ層を
    形成し、前記エッチストップ層の選択した部分をエッチ
    ングしてそれを貫通して開口を画定し、前記エッチスト
    ップ層上及び前記開口内に絶縁層を付着形成し、前記絶
    縁層の選択した部分をエッチングしてそれを貫通して開
    口を画定し、その場合に、第一組のこの様な開口が前記
    エッチストップ層の開口と整合し、且つ第二組のこの様
    な開口は前記エッチストップ層の開口とは整合されてお
    らず、前記第一及び第二組の開口が一体となって相互接
    続パターンを画定し、且つ前記絶縁層エッチングステッ
    プが、更に、前記エッチストップ層開口下側の前記絶縁
    層を貫通して開口をエッチングし前記導電性領域の一部
    を露出させ、前記第一及び第二組の開口内に導電性物質
    を形成して導電性相互接続層及び前記導電性領域へのコ
    ンタクトを形成する、上記各ステップを有することを特
    徴とする方法。
  16. 【請求項１６】 請求項１５において、前記導電性物質
    形成ステップが、前記第一及び第二組の開口を充填し且
    つ前記開口及び絶縁層を被覆する層を形成するために前
    記導電性物質を付着形成し、且つ前記絶縁層が露出され
    るまで前記導電性物質をエッチングする、上記各ステッ
    プを有しており、前記導電性物質が前記開口内のみに残
    存して導電性相互接続層を画定することを特徴とする方
    法。
  17. 【請求項１７】 請求項１６において、前記導電性物質
    が金属を有することを特徴とする方法。
  18. 【請求項１８】 請求項１７において、前記導電性物質
    がアルミニウムを有することを特徴とする方法。
  19. 【請求項１９】 請求項１５において、前記絶縁層が金
    属酸化物を有することを特徴とする方法。
  20. 【請求項２０】 請求項１５において、前記絶縁層がリ
    フローガラス又はスピンオンガラスを有することを特徴
    とする方法。
JP4168657A 1991-06-28 1992-06-26 集積回路用相互接続 Pending JPH05206294A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US722702 1991-06-28
US07/722,702 US5233135A (en) 1991-06-28 1991-06-28 Interconnect for integrated circuits

Publications (1)

Publication Number Publication Date
JPH05206294A true JPH05206294A (ja) 1993-08-13

Family

ID=24903008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4168657A Pending JPH05206294A (ja) 1991-06-28 1992-06-26 集積回路用相互接続

Country Status (3)

Country Link
US (1) US5233135A (ja)
EP (1) EP0520702A3 (ja)
JP (1) JPH05206294A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249355A (en) * 1991-10-31 1993-10-05 Hughes Aircraft Company Method of fabricating a multilayer electrical circuit structure
JPH10189730A (ja) * 1996-11-11 1998-07-21 Toshiba Corp 半導体装置及びその製造方法
US6838719B2 (en) * 1998-04-09 2005-01-04 Samsung Electronics Co. Ltd. Dram cell capacitors having U-shaped electrodes with rough inner and outer surfaces

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967371A (en) * 1970-01-06 1976-07-06 Sescosem- Societe Europeenne Des Semi-Conducteurs Et De Microelectronique Methods of manufacturing multilayer interconnections for integrated circuits and to integrated circuits utilizing said method
US4663497A (en) * 1982-05-05 1987-05-05 Hughes Aircraft Company High density printed wiring board
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPS63293966A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体集積回路装置
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
US5000818A (en) * 1989-08-14 1991-03-19 Fairchild Semiconductor Corporation Method of fabricating a high performance interconnect system for an integrated circuit

Also Published As

Publication number Publication date
EP0520702A3 (en) 1994-11-17
EP0520702A2 (en) 1992-12-30
US5233135A (en) 1993-08-03

Similar Documents

Publication Publication Date Title
US4617193A (en) Planar interconnect for integrated circuits
US6884710B2 (en) Semiconductor device having multi-layer copper line and method of forming same
US5693568A (en) Reverse damascene via structures
US7312532B2 (en) Dual damascene interconnect structure with improved electro migration lifetimes
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
JPH05206290A (ja) 多層相互接続集積回路用ビア形成方法
KR20030048869A (ko) 반도체 장치 및 그 형성방법
EP0534631B1 (en) Method of forming vias structure obtained
JPH0214552A (ja) 半導体装置内の下方レベルの金属に接触するように少なくとも１つの付加的なレベルの金属相互接続を形成するための方法
US6319820B1 (en) Fabrication method for dual damascene structure
EP0564136B1 (en) Method for planarization of an integrated circuit
JPH11186391A (ja) 半導体装置およびその製造方法
US20040121584A1 (en) Method of manufacturing a semiconductor device
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
JPH05206294A (ja) 集積回路用相互接続
JP2519217B2 (ja) 相互接続導体を形成する方法
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
US20030060037A1 (en) Method of manufacturing trench conductor line
JP3367490B2 (ja) 半導体装置の製造方法
KR20000013571A (ko) 반도체소자의 다층 배선 형성방법
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
KR100226727B1 (ko) 배선 형성 방법
KR100398584B1 (ko) 반도체 소자의 제조 방법
US5200880A (en) Method for forming interconnect for integrated circuits
KR100205341B1 (ko) 반도체 장치의 배선형성 방법