JPH0214552A - 半導体装置内の下方レベルの金属に接触するように少なくとも１つの付加的なレベルの金属相互接続を形成するための方法 - Google Patents

半導体装置内の下方レベルの金属に接触するように少なくとも１つの付加的なレベルの金属相互接続を形成するための方法

Info

Publication number
JPH0214552A
JPH0214552A JP1386689A JP1386689A JPH0214552A JP H0214552 A JPH0214552 A JP H0214552A JP 1386689 A JP1386689 A JP 1386689A JP 1386689 A JP1386689 A JP 1386689A JP H0214552 A JPH0214552 A JP H0214552A
Authority
JP
Japan
Prior art keywords
layer
metal
dielectric
contact
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1386689A
Other languages
English (en)
Inventor
Jacob D Haskell
ジェイコブ・ディー・ハスケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH0214552A publication Critical patent/JPH0214552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 この発明は半導体に関し、より詳細には半導体装置のた
めのコンタクトに関する。
関連技術の説明 半導体装置のための多数のコンタクト機構が公知である
。多様な組合わせおよび構成の様々な金属が、装置の性
能を改良しようとする努力の下に使用されている。
このような機構は概ね成功したが、製造方法を単純化し
、より低い価格で、かつ装置の性能を犠牲にすることな
くより単純な構造を提供するコンタクト構成を開発する
ための努力が続いている。
解決が長い間求められてきた１つの問題は、コンタクト
が下層の金属層と不整列である場合に金属の下にある酸
化物を丸く掘り出す（ｇｏｕｇｉｎｇ）傾向である。
第１のレベルの相互接続とのコンタクトを作製した過去
における間通は、不整列のコンタクトが下層の構造に対
して短絡しないように、コンタクトが相互接続に対して
作製されるべきである「大川の骨（ｄｏｇｂｏｎｅ）Ｊ
の形成を必要とした。
これは特に、エッチされるべき酸化物の深さが変わりや
すいという問題である。たとえば、電界効果トランジス
タ（ＦＥＴ）では、フィールド酸化物上の第１のレベル
の相互接続とのコンタクトは、ソースまたはドレイン領
域上の第１のレベルの相互接続とのコンタクトと異なる
。
発明の概要 したがって、この発明の目的は、上方レベルのコンタク
トが下方レベルのコンタクトと不整列である場合、下方
レベルを介して丸く掘り出すこととを避ける下方の金属
層との多重レベル金属相互接続を形成するための方法を
提供することである。
この発明の他の目的は、上方レベルおよび下方レベルの
コンタクトのより近接した許容差間隔づけを可能にする
方法を提供することである。
この発明のさらに他の目的は、コンタクトの起こり得る
不整列にもかかわらず、意図されない埋込まれたレベル
への短絡を避ける多重レベルコンタクト構造を提供する
ことである。
この発明に従えば、金属コンタクト領域の２つの層を含
む多重レベル金属コンタクト構造は、コンタクト領域の
間に平面化誘電材料を使用して第１の金属コンタクト領
域を平面化することによって形成される。エッチ阻止と
して役立つ第１の誘電層は、平面化された表面上に形成
される。第２の誘電層はエッチ阻止層上に形成される。
まず初めに第２の誘電層に対して選択的であり、かつ次
いで第１の誘電層に対して選択的である２ステップエツ
チ方法を用いて、まず初めに２つの誘電層を貫通して下
方にコンタクトホールをエツチングし、それによって第
１の金属層の上表面で阻止されることによって、第２の
金属層が形成される。
半導体装置内の金属の下方レベルと接触するように金属
相互接続の少なくとも１つの付加的なレベルを形成する
ためのこの発明の方法は、（ａ）　　下方レベルの金属
を形成し、かつ隔離された複数のコンタクト領域を形成
するように金属をパターン化し、 （ｂ）　　隔離された複数のコンタクト領域の間の領域
を誘電材料で充填し、かつ結果として生じる構造を隔離
されたコンタクトの上表面まで平面化し、 （ｃ）　　平面化された層上に第１の誘電層を形成し、 （ｄ）　　第１の誘電層上に第２の誘電層を形成し、 （ｅ）　　第１の誘電層の部分を露出させるように、第
１の誘電層に関連して第２の誘電層を選択的にエッチす
るエッチ液で第２の誘電層をエツチングし、かつ次いで
、下方レベルの金属コンタクト領域の少なくとも一部分
を露出させるように、下方レベルの金属コンタクトを隔
離している誘電材料と関連して第１の誘電層を選択的に
エッチするエッチ液で第１の誘電層をエツチングするこ
とを含む２ステップ方法で、両方の誘電層を介してコン
タクトホールをエツチングし、さらに、（ｆ）　　下方
レベルの金属コンタクトに接触するように、第２の誘電
層上にかつコンタクトホール内に金属相互接続の付加的
なレベルを形成することを含む。
この発明の方法は、上方金属層の埋込構造への結果とし
て生じる短絡に関して、先行技術の方策で経験された掘
り出しの問題を避け、かつ先行技術の方法によって許容
されたよりもより近接したコンタクト構造の位置づけを
許容する。
この発明の他の目的、特徴および利点は、以下の詳細な
説明、および同じ参照指定が図会体を通して同じ特徴を
表わす添付の図面を考慮する上で明らかになるであろう
。
この説明で参照される図面は、特に注目する場合を除き
、一定の比率に応じて描かれるものではないとして理解
すべきである。さらに、この図面は、この発明に従って
製造された集積回路のたった一部分を図示するように意
図されている。
発明の詳細な説明 第１図は、下層のパターン化された第１の金属相互接続
１４にまで中間レベルの誘電層１２内に、コンタクトホ
ール１０を形成する試みの不整列の効果を示す。金属相
互接続１４の一側部にまでコンタクトホール１０のオフ
セットが、酸化物またはガラス層１６のような金属相互
接続に隣接するいかなる材料をも介し、たとえばポリシ
リコンのような埋込まれた構造１８にまで下方へのエツ
チングをもたらすことが見受けられる。結果として生じ
る丸い溝（ｇｏｕｇｅ）　１９が破線によって示される
。第２の金属コンタクト２０ａの生成はコンタクトホー
ル１０を充填し、埋められた構造１８を金属相互接続１
４およびコンタクト２０ａと短絡させる。
第２図はオフセットの上面図を示す。第３図に示される
ように、先行技術の１つの一般的な方策は、「ランディ
ングパッド（ｌａｎｄｉｎｇ　　ｐａｄ）Ｊを形成する
ことである。しかしながら、このような構造は余分な領
域を使い切り、かつ隣接した相互接続１４と１４′との
間の密な間隔ｄを使用することを禁止する。
ここで、この発明を実施するために本件発明者によって
現在企図される最良のモードを示すこの発明の特定の実
施例が詳細に参照される。代替の実施例もまた、応用で
きるように簡単に述べられる。
複数個の装置がその上に形成された半導体つ工−ハが、
第１のレベルの相互接続の点にまで処理される。装置の
性質および第１のレベルの相互接続までの処理は重要で
なく、またしたがってこの発明の一部を形成しない。こ
の発明の方法は、１つよりも多い相互接続のレベルを必
要とするいかなる半導体装置にも適切である。
第４図は、第１のレベルの相互接続１４の形成およびパ
ターニングの結果生じるウェーハを示す。
装置それ自身の詳細は省略されており、第１のレベルの
相互接続１４が中間レベルの誘電層２２上に形成される
と仮定される。この発明の応用では、中間レベルの誘電
層２２の組成および厚さは従来のものであり、またした
がって、さらにまたこの発明の一部を形成しない。−例
として、シリコンベースの半導体装置では、中間レベル
の誘電層２２が二酸化シリコンを典型的に含む。他の酸
化物または他の誘電材料が、シリコンまたは他の半導体
装置に使用されてもよい。さらに、第１のレベルの相互
接続１４および第２のレベルの相互接続２０の寸法およ
び組成は、いかなる付加的なレベルの相互接続２０’　
　と同様に従来のものであり、かつ当業者には公知であ
る。
第１の酸化物層２４が表面全体の上を一面に覆うように
生成され、第１のレベルの相互接続１４および中間レベ
ルの誘電層２２のいかなる露出された部分をもともに覆
う。第１の酸化物層２４は、およそ６０００ないし８０
００人の範囲の厚さにまで形成される。層がより厚いと
いう希望、つまり第１のレベルの相互接続１４と第２の
レベルの相互接続２０の間の容量が増加するという希望
と、コンタクトホールをエツチングし、かつコンタクト
ホールを第２のレベルの相互接続金属で充填する時間が
減少するように、層が比較的薄いという希望との間の兼
ね合いである。
有利にも、第１の酸化物層２４は、生成のための公知の
方法のパラメータを使用してＰＥＣＶＤ（プラズマエン
ハンストＣＶＤ法）によって形成される。アルミニウム
相互接続上への生成では、処理温度はおよそ４００℃よ
り低く維持されなければならない。この酸化物層２４に
はいかなる低温度のガラスも使用されてもよい。
次に、第１のレベルの相互接続１４の間のすべての露出
された領域は、スピンオン（ｓｐｔｎ−ｏｎ）ガラスの
ようなガラスで充填されて層２６を形成する。その結果
生じる構造は第５図に示される。このような態様で、金
属部分１４は互いに物理的にかつ電気的に隔離される。
被覆されたつ工−ハは、この技術で公知のいかなる手順
をも使用して、第６図に示されたように１４ａと明示さ
れた金属相互接続表面に再び平面化される。
ＰＥＣＶＤ酸化物層２４およびスピンオンガラス層２６
の両方を使用することは有利であろうが、この発明の実
施に欠くことのできないものではない。この組合わせに
よって平面化は容易にされるが、およそ０．５μｍより
も小さい開口には、ＰＥＣＶＤはボイドの形成のため実
行不可能であると理解されるであろう。このような場合
、スピンオンガラスのみが使用されるであろう。
窒化物層２８、たとえば窒化シリコンが次に生成される
。この層は、以下に述べられる、次に続くエツチング方
法にエッチ阻止として役立つ。ＰＥＣＶＤによって好都
合に生成される窒化物は、およそ４００ないし８００人
の厚さに形成される。
エッチ阻止をもまた含むであろう他の非導電材料が、窒
化シリコンの代わりに使用されてもよい。
中間レベルの酸化物層３０が生成される。この層は、次
に引き続くエツチングにバターニング層として役立つ。
酸化物層３０は、層２４の生成と同様に、およそ６００
０ないし８０００人の厚さに生成される。その結果生じ
る構造は第７図に示される。
次いで、酸化物層３０はレジスト層（示されていない）
でマスクされ、かつ下層の第１のレベルの相互接続１４
にまでコンタクトホール１０を形成するようにエッチさ
れる。エツチングは２つのステップで行なわれる。第１
のステップでは、第８図に示されるように、酸化物層３
０がエッチされ、下層の窒化物層２８上で止まる。次い
で第９図に示されるように、窒化物層２８がエッチされ
、エッチされているコンタクトホール１０の配置に依存
して下層の酸化物２４および／または金属１４上で止ま
る。
フッ化炭素プラズマエツチングが、２ステップエツチン
グ方法で有利にも使用される。なぜならば、公知のよう
に、化学の調整は酸化物のおよび次いで窒化物の選択的
なエツチングを許容するからである。たとえば、層３０
の酸化物と層２８の窒化物の選択度は、２５％処理の非
均一性を参酌するため、少なくともおよそ５：１である
べきである。他方では、層２８の窒化物と層２４の酸化
物の選択度は、少なくとも約３：１であることを必要と
するにすぎない。なぜならば、窒化物層は酸化物層より
もはるかに薄く、またしたがってパーセント非均一性は
より小さいからである。
次いでレジスト層が取り除かれる。従来のように、第２
のレベルの金属層２０が次いで生成されかつパターン化
される。この発明の方法に従って製造された、結果とし
て生じる２つの層の金属相互接続が、第１０図に示され
る。
この発明によって提供された利点は、コンタクト２０ａ
と第１のレベルの金属１４が同じ大きさであり得るか、
またはコンタクトが金属よりも大きくなり得ることを許
容する。こうして、第１１図および第１２図で理解され
るように、たとえコンタクト２０ａが金属１４と不整列
であったとしても、オーバエッチ問題は存在しない。さ
らに、コンタクトを形成するための結果として生じる金
属領域は、先行技術の「大川の骨形（ｄｏｇｂ。
ｎｅ）Ｊのまたは「枠組みされた（ｆｒａｍｅｄ）」コ
ンタクトよりも少ないことを理解されるであろう。
コンタクトの不整列が重要でない理由は、酸化物エッチ
が（相互接続レベルの間の酸化物３０を介して）第１図
にあるような丸い溝１９を貫通しかつ形成するのをエッ
チ阻止層２８が防ぐことである。これは第８図に明示さ
れる。窒化物層２８上で止まった後、窒化物エッチへの
切換えは下層の酸化物層２４および２６をエッチせず、
かつ丸い溝１９が形成されるのを防ぐ。
いかなる導電材料も第１の金属層１４および第２の金属
層２０に使用されてもよい。従来アルミニウムがシリコ
ン半導体装置に使用されているが、タングステンまたは
モリブデンのような他の導電材料、およびこの技術で公
知の他のものも代わりに用いられてもよい。
第１３図に示されるように、この発明の方法は相互接続
のいくつかの層にまで広げられることができることを理
解されるであろう。誘電層によって覆われた薄いエッチ
阻止層の２層構造は、必要とされるだけ多くの中間レベ
ルの金属相互接続に複製される。前に形成された層に対
応する層は、同じ数字に「ダッシュ」を付したもの（た
とえば２８′）によって示される。
この発明の好ましい実施例の前述の説明が、図解および
説明の目的で提示された。それは、余すところがないよ
うにまたはこの発明を開示された正確な形に限定するよ
うには意図されていない。
明らかに、多くの修正および変形が当業者には明らかで
あるであろう。この発明は、ＭＯＳまたはバイポーラ方
法での他の製造技術に実施されてもよいと考えられる。
同様に、述べられたいかなる方法ステップも、同じ結果
を達成するために他のステップと取替えられてもよい。
この実施例は、この発明の原理およびその実際的な応用
を最もよく説明するために選ばれかつ述べられており、
それによって、当業者が、企図された特定的な使用に適
合するように様々な実施例のためのおよび様々な修正を
有するこの発明を理解することを可能にする。この発明
の範囲が前掲の特許請求の範囲およびその同等のものに
よって規定されることが意図される。
【図面の簡単な説明】
第１図は、多重レベル金属相互接続の製造の間に不整列
が起こった場合、先行技術で典型的に直面される問題を
断面図で示す。 第２図は、−側部の上に重なるコンタクトの不整列を図
示する、第１図に示された相互接続の上平面図である。 第３図は、不整列の問題を解決するための、しかし実現
のために装置の付加的な領域を必要とする、先行技術の
１つの方策を示す上平面図である。 第４図ないし第１０図は、この発明に従った多重レベル
金属相互接続機構の製造を断面図で示す。 第１１図および第１２図は、不整列が装置にあまり大き
な影響を与えないことを示す、この発明に従って製造さ
れた相互接続の上平面図である。 第１３図は、この発明の原理の多重レベル金属相互接続
構造への拡張を示す断面図である。 図において、１４．２０は金属相互接続層、２８．３０
は誘電層、１０はコンタクトホール、２４．２６は誘電
材料、２０ａは金属、２０′は付加的な金属相互接続層
、２８’　、３０’　は誘電層である。 特許出願人　アドバンスト・マイクロ・ディバイシズ・
インコーホレーテッド ＦＩＧ、Ｉ。 ＦＩＧ、　　２ ＦＩＧ、　　３゜ ＦＩＧ。 ＦＩＧ。 ＦＩＧ。 閂　へ　Ｎ　！Ｎ

Claims (26)

    【特許請求の範囲】
  1. （１）半導体装置内の下方レベルの金属に接触するよう
    に少なくとも１つの付加的なレベルの金属相互接続を形
    成するための方法であって、（ａ）前記下方レベルの金
    属を形成し、かつ隔離された複数のコンタクト領域を形
    成するように前記金属をパターン化し、 （ｂ）前記隔離された複数のコンタクト領域の間の領域
    を誘電材料で充填し、かつ結果として生じる構造を前記
    隔離された複数のコンタクト領域の上表面まで平面化し
    、 （ｃ）前記平面化された層上に第１の誘電層を形成し、 （ｄ）前記第１の誘電層上に第２の誘電層を形成し、 （ｅ）前記第１の誘電層の部分を露出させるように、前
    記第１の誘電層と関連して前記第２の誘電層を選択的に
    エッチするエッチ液で前記第２の誘電層をエッチングし
    、かつ次いで、前記下方レベルの金属コンタクト領域の
    少なくとも一部分を露出させるように、前記下方レベル
    の金属コンタクト領域を隔離する前記誘電材料に関連し
    て前記第１の誘電層を選択的にエッチするエッチ液で前
    記第１の誘電層をエッチングすることを含む、２ステッ
    プ方法で、前記誘電層の両方を介してコンタクトホール
    をエッチングし、 （ｆ）前記下方レベルの金属コンタクト領域に接触する
    ように、前記第２の誘電層上にかつ前記コンタクトホー
    ル内に前記少なくとも１つの付加的なレベルの金属相互
    接続を形成することを含む方法。
  2. （２）前記２つの誘電層の形成および前記コンタクトホ
    ールを形成するための前記２ステップエッチング方法を
    使用して、付加的なレベルの金属相互接続が下方レベル
    の金属層へ形成される、請求項１に記載の方法。
  3. （３）前記誘電材料が二酸化シリコンの少なくとも１つ
    の層を含む、請求項１に記載の方法。
  4. （４）前記第１の誘電層が本質的に窒化シリコンからな
    る、請求項１に記載の方法。
  5. （５）前記窒化シリコン層がおよそ４００ないし８００
    Åの範囲の厚さにまで形成される、請求項４に記載の方
    法。
  6. （６）前記第２の誘電層が本質的に二酸化シリコンから
    なる、請求項１に記載の方法。
  7. （７）前記二酸化シリコンの層がおよそ６０００ないし
    ８０００Åの範囲の厚さにまで形成される、請求項６に
    記載の方法。
  8. （８）シリコン半導体装置内の下方レベルの金属に接触
    するように少なくとも１つの付加的なレベルの金属相互
    接続を形成するための方法であって、 （ａ）前記下方レベルの金属を形成し、かつ隔離された
    複数のコンタクト領域を形成するように前記金属をパタ
    ーン化し、 （ｂ）前記隔離された複数のコンタクト領域の間の領域
    を二酸化シリコンで充填し、かつ結果として生じる構造
    を前記隔離された複数のコンタクト領域の上表面まで平
    面化し、 （ｃ）本質的に窒化シリコンからなる第１の誘電層を前
    記平面化された層上に形成し、 （ｄ）本質的に二酸化シリコンからなる第２の誘電層を
    前記第１の誘電層上に形成し、 （ｅ）前記第１の誘電層の部分を露出させるように、前
    記第１の誘電層に関連して前記第２の誘電層を選択的に
    エッチするエッチ液で前記第２の誘電層をエッチングし
    、かつ次いで、前記下方レベルの金属コンタクトの少な
    くとも一部分を露出させるように、前記下方レベルの金
    属コンタクトを隔離する前記誘電材料に関連して前記第
    １の誘電層を選択的にエッチするエッチ液で前記第１の
    誘電層をエッチングすることを含む、２ステップ方法で
    、前記誘電層の両方を介してコンタクトホールをエッチ
    ングし、 （ｆ）前記下方レベルの金属コンタクト領域に接触する
    ように、前記第２の誘電層上にかつ前記コンタクトホー
    ル内に前記少なくとも１つの付加的なレベルの金属相互
    接続を形成する方法。
  9. （９）前記２つの誘電層の形成および前記コンタクトホ
    ールを形成するための前記２ステップエッチング方法を
    使用して、付加的なレベルの金属相互接続が下方レベル
    の金属層へ形成される、請求項８に記載の方法。
  10. （１０）前記誘電材料が二酸化シリコンの少なくとも１
    つの層を含む、請求項８に記載の方法。
  11. （１１）前記窒化シリコン層がおよそ４００ないし８０
    ０Åの範囲の厚さに形成される、請求項８に記載の方法
    。
  12. （１２）前記二酸化シリコン層がおよそ６０００ないし
    ８０００Åの範囲の厚さに形成される、請求項８に記載
    の方法。
  13. （１３）２つの誘電層（２８、３０）によって互いに垂
    直に分離された少なくとも２つの金属相互接続層（１４
    、２０）を含み、第１のエッチ阻止層（２８）が下方の
    金属層（１４）上に形成され、かつ第２の層（３０）が
    前記第１の層上に形成され、上方の金属層（２０）が前
    記第２の層上に形成され、各金属層の間のコンタクトホ
    ール（１０）が前記上方の層の金属（２０ａ）および前
    記下方の層の接触する金属で充填される構造。
  14. （１４）付加的な金属相互接続層（２０′）を含み、各
    層は前記２つの誘電層（２８′、３０′）によって他方
    から垂直に分離され、各金属層の間のコンタクトホール
    が上方の層の金属および下方の層の接触する金属で充填
    される、請求項１３に記載の構造。
  15. （１５）各前記下方の層がパターン化された複数の金属
    コンタクトを含み、前記複数の金属コンタクトの間の領
    域が誘電材料（２４、２６）で充填される、請求項１４
    に記載の構造。
  16. （１６）前記誘電材料が二酸化シリコンの少なくとも１
    つの層を含む、請求項１５に記載の構造。
  17. （１７）前記第１の誘電層が本質的に窒化シリコンから
    なる、請求項１３に記載の構造。
  18. （１８）前記窒化シリコン層がおよそ４００ないし８０
    ０Åの範囲の厚さを有する、請求項１７に記載の構造。
  19. （１９）前記第２の誘電層が本質的に二酸化シリコンか
    らなる、請求項１３に記載の構造。
  20. （２０）前記二酸化シリコン層がおよそ６０００ないし
    ８０００Åの範囲の厚さを有する、請求項１９に記載の
    構造。
  21. （２１）２つの誘電層（２８、３０）によって互いに垂
    直に分離された少くとも２つの金属相互接続層（１４、
    ２０）を含み、第１のエッチ阻止層（２８）は下方の金
    属層（１４）上に形成された窒化シリコンから本質的に
    構成され、かつ第２の層（３０）は前記第１の層上に形
    成された二酸化シリコンから本質的に構成され、上方の
    金属層（２０）が前記第２の層上に形成され、各金属層
    の間のコンタクトホール（１０）が前記上方の層の金属
    （２０ａ）および前記下方の層の接触する金属で充填さ
    れる構造。
  22. （２２）付加的な金属相互接続層（２０′）を含み、各
    層は前記２つの誘電層（２８′、３０′）によってその
    他方から垂直に分離され、各金属層の間のコンタクトホ
    ールが上方の層の金属および下方の層の接触する金属で
    充填される、請求項２１に記載の構造。
  23. （２３）各前記下方の層がパターン化された複数の金属
    コンタクト領域を含み、前記複数の金属コンタクト領域
    の間の領域が誘電材料（２４、２６）で充填される、請
    求項２２に記載の構造。
  24. （２４）前記誘電材料が二酸化シリコンの少なくとも１
    つの層を含む、請求項２３に記載の構造。
  25. （２５）前記窒化シリコン層がおよそ４００ないし８０
    ０Åの範囲の厚さを有する、請求項２１に記載の構造。
  26. （２６）前記二酸化シリコン層がおよそ６０００ないし
    ８０００Åの範囲の厚さを有する、請求項２５に記載の
    構造。
JP1386689A 1988-01-27 1989-01-23 半導体装置内の下方レベルの金属に接触するように少なくとも１つの付加的なレベルの金属相互接続を形成するための方法 Pending JPH0214552A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US148,803 1980-05-12
US14880388A 1988-01-27 1988-01-27

Publications (1)

Publication Number Publication Date
JPH0214552A true JPH0214552A (ja) 1990-01-18

Family

ID=22527462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1386689A Pending JPH0214552A (ja) 1988-01-27 1989-01-23 半導体装置内の下方レベルの金属に接触するように少なくとも１つの付加的なレベルの金属相互接続を形成するための方法

Country Status (2)

Country Link
EP (1) EP0326293A1 (ja)
JP (1) JPH0214552A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294631A (ja) * 1999-04-05 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978420A (en) * 1990-01-03 1990-12-18 Hewlett-Packard Company Single chamber via etch through a dual-layer dielectric
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5286674A (en) * 1992-03-02 1994-02-15 Motorola, Inc. Method for forming a via structure and semiconductor device having the same
US5321211A (en) * 1992-04-30 1994-06-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit via structure
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US6040619A (en) * 1995-06-07 2000-03-21 Advanced Micro Devices Semiconductor device including antireflective etch stop layer
US5702981A (en) * 1995-09-29 1997-12-30 Maniar; Papu D. Method for forming a via in a semiconductor device
TW315517B (en) * 1997-02-21 1997-09-11 United Microelectronics Corp Eliminating poisoned via problem
NL1005911C2 (nl) * 1997-04-25 1998-10-27 United Microelectronics Corp Zelf-uitgerichte, niet-gelande doorgangsmetallisatie.
GB2330001B (en) * 1997-10-06 1999-09-01 United Microelectronics Corp Method of forming an integrated circuit device
US5907781A (en) * 1998-03-27 1999-05-25 Advanced Micro Devices, Inc. Process for fabricating an integrated circuit with a self-aligned contact
US6444530B1 (en) 1999-05-25 2002-09-03 Advanced Micro Devices, Inc. Process for fabricating an integrated circuit with a self-aligned contact
US6441418B1 (en) 1999-11-01 2002-08-27 Advanced Micro Devices, Inc. Spacer narrowed, dual width contact for charge gain reduction
US6551923B1 (en) 1999-11-01 2003-04-22 Advanced Micro Devices, Inc. Dual width contact for charge gain reduction
DE10046012B4 (de) * 2000-09-18 2005-09-22 Infineon Technologies Ag Verfahren zur Bildung eines Kontaktlochs in einer Halbleiterschaltungsanordnung
JP2008224288A (ja) * 2007-03-09 2008-09-25 Mitsubishi Electric Corp 磁気抵抗センサ装置
JP6104772B2 (ja) * 2013-03-29 2017-03-29 ソニーセミコンダクタソリューションズ株式会社 積層構造体及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900004968B1 (ko) * 1984-02-10 1990-07-12 후지쓰 가부시끼가이샤 반도체장치 제조방법
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294631A (ja) * 1999-04-05 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0326293A1 (en) 1989-08-02

Similar Documents

Publication Publication Date Title
JP3319555B2 (ja) 半導体装置の製造方法
CA1282873C (en) Method for fabricating self-aligned, conformal metallization on semiconductor wafer
US4987099A (en) Method for selectively filling contacts or vias or various depths with CVD tungsten
US4617193A (en) Planar interconnect for integrated circuits
US6140238A (en) Self-aligned copper interconnect structure and method of manufacturing same
US6309801B1 (en) Method of manufacturing an electronic device comprising two layers of organic-containing material
JPH0214552A (ja) 半導体装置内の下方レベルの金属に接触するように少なくとも１つの付加的なレベルの金属相互接続を形成するための方法
US20050121788A1 (en) Semiconductor device
US5665657A (en) Spin-on-glass partial etchback planarization process
EP0534631B1 (en) Method of forming vias structure obtained
US6121146A (en) Method for forming contact plugs of a semiconductor device
US5654216A (en) Formation of a metal via structure from a composite metal layer
US5523624A (en) Integrated circuit device structure with dielectric and metal stacked plug in contact hole
US5109267A (en) Method for producing an integrated circuit structure with a dense multilayer metallization pattern
US10896874B2 (en) Interconnects separated by a dielectric region formed using removable sacrificial plugs
US5861673A (en) Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations
US4933297A (en) Method for etching windows having different depths
JP5156155B2 (ja) 半導体集積回路を製造する方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US6066560A (en) Non-linear circuit elements on integrated circuits
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
KR100377370B1 (ko) 중간 레벨 배선패턴의 수가 감소된 반도체 장치 및 그 형성방법
US6071812A (en) Method of forming a modified metal contact opening to decrease its aspect ratio for deep sub-micron processes
US4799992A (en) Interlevel dielectric fabrication process
EP0507881A1 (en) Semiconductor interconnect structure utilizing a polyimide insulator