-
Die
vorliegende Erfindung betrifft ein Verfahren zur Bildung eines Kontaktlochs
in einer Halbleiterschaltungsanordnung.
-
Halbleiterschaltungsanordnungen
umfassen üblicherweise
ein Substrat, in dem aktive Bauelemente wie Transistoren gebildet
werden. Die aktiven Bauelemente werden nachfolgend mittels Kontakten, die
in Kontaktlöchern
angeordnet sind, miteinander elektrisch verbunden. Dabei erfolgt
vor der Kontaktlochätzung
ein lithographischer Schritt, bei dem die Oberfläche einer dielektrischen Schicht
unmittelbar senkrecht über
einer zu kontaktierenden Fläche
freigelegt wird. In der anschließenden Kontaktlochätzung wird
das dielektrische Material so entfernt, daß eine möglichst große Oberfläche des zu kontaktierenden
Bereichs zur Kontaktierung freigelegt wird. Anschließend wird
ein elektrisch leitfähiges
Material in das Kontaktloch gefüllt,
um die freigelegte Kontaktfläche
am Boden des Kontaktlochs zu kontaktieren. Aufgrund der abnehmenden
Strukturbreiten wird es lithographisch zunehmend schwieriger, die
dielektrische Schicht exakt senkrecht oberhalb der zu kontaktierenden
Bereiche freizulegen. Statt dessen kommt es zu seitlichen Versetzungen
(Misalignment), wodurch bei der Kontaktlochätzung nicht nur die dielektrische
Schicht oberhalb der zu kontaktierenden Flache, sondern auch seitlich
von ihr entfernt wird. Die so entstehenden Hohlräume werden bei der Kontaktlochfüllung nicht
restlos mit Kontaktmaterial gefüllt, so
daß Hohlräume in dem
Kontaktmaterial zurück bleiben.
Unter Temperatur und Strombelastung kommt es dann zu Elektro- und
Streßmigration
des Kontaktmaterials, die zu Qualitäts- und Zuverlässigkeitsproblemen
im Produkt führen.
Weiterhin ist es möglich,
daß das
Kontaktloch seitlich der zu kontaktierenden Fläche so tief geätzt wird,
daß darunterliegende,
elektrisch leitfähige
Flächen
kontaktiert und kurzgeschlossen werde.
-
Beispielsweise
ist in der Druckschrift
US 6,015,751 ein
Verfahren beschrieben, das mittels Kontaktlöchern in einer dielektrischen
Schicht verschiedene Metallisierungsebenen miteinander verbindet.
Die beschriebene Methode vermeidet Probleme von übergroßen Kontaktlöchern und
Misalignment. Zu diesem Zweck wird eine konforme dielektrische Schicht
auf dem Substrat und über
eine Leiterbahn abgeschieden. Dabei entstehen relativ breite isolierende
Spacer, welche die Justiertoleranz und die Größe der Kontaktlöchern verbessern.
Beispielsweise wird in den
13 bis
17 ein Herstellungsverfahren beschrieben.
Nachteilig ist hierbei allerdings, daß eine konforme Abscheidung
auf der metallischen Leiterbahn stattfindet.
-
In
der
DE 197 16 419
A1 ist ein Verfahren beschrieben, bei dem ein Kontaktloch
in einer Dielektrikumsschicht ausgebildet wird, um eine Metallisierungsleiterbahn
zu kontaktieren. Unterhalb der Dielektrikumsschicht ist eine Ätzstoppschicht
aufgebracht, so dass ein erster, das Kontaktloch in die Dielektrikumsschicht ätzender Ätzvorgang
auf der Ätzstoppschicht
endet. Anschließend
wird die Ätzchemie
geändert
und die Ätzstoppschicht
innerhalb des Kontaktlochs entfernt. Dieser Ätzvorgang endet selektiv auf
der Metallleiterbahn bzw. einem angrenzenden weiteren Dielektrikum.
-
In
der
US 5 858 870 A ist
ein Verfahren zum Kontaktieren einer Metallleiterbahn beschrieben,
bei dem die Metallleiterbahn zuerst relativ zu einer Maske geätzt wird.
Die Maske verbleibt auf der Metallleiterbahn. Anschließend wird
eine konforme Dielektrikumsschicht ausgebildet und nachfolgend eine
weitere Dielektrikumsschicht, die ein "Spin-on-Glass" sein kann. Die Schichtenfolge wird
dann bis auf Höhe der
auf der Leiterbahnen befindlichen Maske planarisiert. Darüber wird
ganzflächig
eine Zwischenmetalldielektrikumsschicht ausgebildet, in welche ein
Kontaktloch geätzt
wird. Das Kontaktloch endet zentriert auf der Metallleiterbahn.
-
Es
ist die Aufgabe der Erfindung, ein verbessertes Verfahren zur Bildung
eines Kontaktlochs in einer Halbleiterschaltungsanordnung anzugeben,
das eine verbesserte Justagetoleranz aufweist.
-
Erfindungsgemäß wird die
Aufgabe gelöst durch
ein Verfahren zur Bildung eines Kontaktlochs in einer Halbleiterschaltungsanordnung
gemäß den Merkmalen
des Patentanspruchs 1.
-
Erfindungsgemäß wird auf
einem Substrat eine Leiterbahn gebildet und anschließend auf
dem Substrat neben der Leiterbahn und auf der Leiterbahn eine dielektrische
Schicht angeordnet. In einem nachfolgenden Schritt wird die dielektrische
Schicht so planarisiert, daß die
dielektrische Schicht von der Oberseite der Leiterbahn entfernt
wird. Nachfolgend wird eine untere Maskenschicht und eine Maskenschicht
auf dem Substrat gebildet. Die Maskenschicht wird mit herkömmlicher
Lithographie strukturiert, wobei ein Misalignment auftreten kann.
Bei einem nachfolgenden Ätzschritt,
in dem die untere Maskenschicht strukturiert wird, wird das Misalignment
dahingehend korrigiert, daß das
Kontaktloch selbstjustiert gebildet wird. Die selbstjustierte Bildung hat
den Vorteil, daß die
untere Maskenschicht strukturiert wird und die Strukturierung selektiv
auf der dielektrischen Schicht stoppt. Ebenfalls ist vorgesehen,
daß die
Strukturierung der unteren Maskenschicht selektiv auf dem Material
der Leiterbahn stoppt. Dadurch ist in vorteilhafter Weise sichergestellt,
daß die Ätzung des
Kontaktlochs selbstjustiert durchgeführt wird, eine zu tiefe Ätzung in
die dielektrische Schicht vermieden wird und somit ein Justierfehler
(Misalignment) korrigiert wird.
-
Im
Gegensatz zu der Patentschrift
US 6,015,751 sieht
das erfindungsgemäße Verfahren eine
Abscheidung zur Füllung
der Zwischenräume zwischen
Leiterbahnen vor, wobei ein anschließender CMP-Schritt das dielektrische
Material planarisiert und bis auf die Höhe der elektrischen Leiterbahn absenkt.
Dieses Vorgehen hat den Vorteil, daß eine verbesserte Justiertoleranz
gegenüber
dem Patent
US 6,015,751 ermöglicht wird.
-
Weiterhin
ist vorgesehen, daß der Ätzprozeß selektiv
auf der Leiterbahn stoppt.
-
Ein
weiterer Verfahrensschritt sieht vor, daß zur Planarisierung ein CMP-Schritt
(Chemical Mechanical Polishing) durchgeführt wird. Ein CMP-Schritt ist
in vorteilhafter Weise dazu geeignet, eine Substratoberfläche zu planarisieren
und selbstjustiert auf einer freipolierten Materialschicht zu stoppen.
-
Ein
weiterer Verfahrensschritt sieht vor, daß die dielektrische Schicht
aus einem Material mit einer Dielektrizitätskonstanten von weniger als
4 gebildet wird. Der Vorteil dieses Verfahrensschritts besteht darin,
daß die
Koppelkapazität
zwischen benachbarten Leiterbahnen durch eine verringerte Dielektrizitätskonstante
reduziert wird.
-
Ein
weiterer Verfahrensschritt sieht vor, daß die dielektrische Schicht
eine Dicke aufweist, die zwischen 100 und 600 Nanometern aufweist.
Diese Schichtdicke hat den Vorteil, daß eine kapazitive Entkopplung
zwischen benachbarten Metallisierungsebenen und eine hohe Prozeßintegration
erreicht wird. Weiterhin ist Schichtdicke zwischen 100 und 1000 Nanometern
geeignet.
-
Ein
weiterer Verfahrensschritt sieht vor, daß die untere Maskenschicht
eine Dicke zwischen 300 und 600 Nanometern aufweist. Diese Schichtdicke hat
den Vorteil, daß eine
lithographische Belichtung mit höchster
Auflösung
in die darunterlie gende Metallisierungsebene übertragen werden kann. Weiterhin
ist eine Schichtdicke zwischen 100 und 1000 Nanometern geeignet.
-
Nachfolgend
wird die Erfindung anhand eines Ausführungsbeispiels und Figuren
näher erläutert.
-
In
den Figuren bezeichnen gleiche Bezugszeichen gleiche bzw. funktionsgleiche
Elemente.
-
In
den Figuren zeigen:
-
1 bis 3 ein
Verfahren zur Bildung eines Kontaktlochs gemäß dem Stand der Technik;
-
4 bis 7 ein
Verfahren zur Herstellung eines erfindungsgemäßen Kontaktlochs.
-
In 1 ist
ein Substrat 1 dargestellt, auf dem eine Leiterbahn 2 angeordnet
ist. Auf der Leiterbahn 2 ist eine Maske 3 angeordnet,
wobei eine dielektrische Schicht 4 auf dem Substrat 1,
neben der Leiterbahn 2 und auf der Maske 3 angeordnet
ist. Weiterhin ist eine Maskenschicht 5 auf der dielektrischen
Schicht 4 angeordnet.
-
Mit
Bezug auf 2 wird die Maskenschicht 5 strukturiert,
so daß ein
Maskenfenster in der Maskenschicht 5 gebildet wird, welches
die dielektrische Schicht 4 zumindest teilweise freilegt.
Das Maskenfenster 6 ist in 2 gegenüber der
Leiterbahn 2 dejustiert, so daß es nicht vollständig senkrecht
oberhalb der Leiterbahn 2 angeordnet ist.
-
Mit
Bezug auf 3 wird eine Kontaktlochätzung unter
Verwendung des Maskenfensters 6 durchgeführt, wobei
ein Kontaktloch 7 entsteht. Da das Maskenfenster 6 gegenüber der
Leiterbahn 2 dejustiert ist, ist ein Kontaktlochboden 8 an
einer Oberfläche
des Substrats 1 gebildet. Die dielektrische Schicht 4 ist
folglich nicht nur oberhalb, Sendern auch seit lich der Leiterbahn 2 entfernt
worden. Ein nachfolgender Metallisierungsschritt führt zu dem Problem,
daß Hohlräume bei
der Bildung des elektrischen Kontakts in dem Kontaktloch 7 entstehen
können,
bzw. daß die
Seitenflächen
der freigelegten Metallbahnen bei der Reinigung des Kontaktlochs
vor der Kontaktlochfüllung
oder während
der Abscheidung der Kontaktlochfüllung
chemisch angegriffen werden.
-
Mit
Bezug auf 4 wird das erfindungsgemäße Verfahren
zur Bildung eines Kontaktlochs beschrieben. Auf einem Substrat 1 ist
eine Leiterbahn 2 angeordnet. Weiterhin ist auf der Leiterbahn 2 eine Maske 3 gebildet.
Eine dielektrische Schicht 4 ist auf dem Substrat 1,
neben der Leiterbahn 2 und auf der Leiterbahn 2 bzw.
der Maske 3 angeordnet. Beispielsweise handelt es sich
bei dem Substrat 1 um eine dielektrische Schicht, einen
dotierten Bereich, eine Leiterbahn oder sonstige Strukturen, wie
sie in Halbleiterbauelementen verwendet werden. Die Leiterbahn 2 wird
beispielsweise mittels ganzflächiger Abscheidung
einer Schicht hergestellt, wobei eine Maske 3 auf der ganzflächigen Schicht
gebildet wird und eine anschließende
Strukturierung die Leiterbahn 2 unterhalb der Maske 3 bildet.
-
Mit
Bezug auf 5 wird ein CMP-Schritt (chemical
mechanical polishing) durchgeführt.
Der CMP-Schritt planarisiert die Oberfläche der dielektrischen Schicht 4,
wobei die Oberfläche
der Maske 3 bzw. die Oberfläche der Leiterbahn 2 freigelegt
wird.
-
Mit
Bezug auf 6 wird eine untere Maskenschicht 9 auf
der dielektrischen Schicht 4 und der Leiterbahn 2 bzw.
der Maske 3 gebildet. Oberhalb der unteren Maskenschicht 9 wird
eine Maskenschicht 5 angeordnet und strukturiert, so daß ein Maskenfenster 6 in
der Maskenschicht 5 gebildet wird. Das Maskenfenster 6 wird
beispielsweise mit üblichen
lithographischen Verfahren belichtet und strukturiert.
-
Mit
Bezug auf 7 wird in einem anschließenden Ätzschritt
ein selbstjustiertes Kontaktloch 10 gebildet. Bei der Ätzung des
selbstjustierten Kontaktlochs 10 dient die Maskenschicht 5 als
Maske, so daß das
Kontaktloch in dem Bereich des Maskenfensters 6 entsteht.
Die Ätzung
zur Bildung des selbstjustierten Kontaktlochs 10 wird selbstjustiert und
selektiv zu der dielektrischen Schicht 4 durchgeführt. Das
bedeutet, daß die Ätzung selbständig auf dem
Material der dielektrischen Schicht 4 stoppt, so daß eine Ätzung neben
der Leiterbahn 2 vermieden werden kann. Weiterhin stoppt
die Ätzung
selbstjustiert und selektiv auf der Leiterbahn 2, so daß die Leiterbahn 2 mittels
der Ätzung
freigelegt aber nicht entfernt wird. Darüber hinaus ist die Ätzung so
ausgelegt, daß die
Maske 3 mittels einer Ätzung
entfernt werden kann.
-
Das
beschriebene Verfahren zur Bildung eines Kontaktlochs ist sowohl
für die
unterste Verdrahtungsebene, als auch für darüber angeordnete, weitere Verdrahtungsebenen
geeignet. In dem ersten Fall ist das Substrat ein Halbleiter, in
den z.B. Dotiergebiete eingebracht sind, die mittels des Kontaktlochs
kontaktiert werden. Ebenso ist vorgesehen, daß eine weitere Verdrahtungsebene
auf einem Substrat gebildet wird, welches bereits eine erste Verdrahtungsebene
umfaßt.
In diesem Fall wird mittels des Kontaktlochs eine bereits angeordnete
Verdrahtungsebene kontaktiert.
-
Die
dielektrische Schicht 4 ist ein organisches Material mit
einer niedrigen Dielektrizitätskonstante
von weniger als 4. Das organische Material weist den Vorteil auf,
daß es
mit einem Aufschleuderverfahren (spin-on) aufgebracht werden kann
und gute Auffülleigenschaften
aufweist, da Zwischenräume
zwischen benachbarten Leiterbahnen lunkerfrei aufgefüllt werden.
Als organische Materialien sind z.B. Polybenzoxazole, Polyimide,
Perylene, Polynorbornene, Polytetrafluorethylen sowie Materialien
mit den Handelsnamen SiLK, FOx und Flare geeignet.
-
Die
untere Maskenschicht 9 wird beispielsweise aus Siliziumoxid
oder Siliziumnitrid gebildet. Die Ätzung der unteren Maskenschicht 9 wird
beispielsweise mit reaktivem Ionenätzen (RIE) oder Electron-Cyclotron-Resonance-Ätzen (ECR)
durchgeführt.
Dazu ist beispielsweise eine DRM85 Kammer von TEL oder eine MxP+
Kammer von Applied Materials geeignet. Es wird z.B. ein Prozeßmittel
verwendet, das C4F8,
Argon, Kohlenmonoxid und/oder Sauerstoff enthält. Der Druck in der Prozeßkammer beträgt z.B.
20-80 mtorr und die eingekoppelte Leistung ca. 1700W. Bei den angegeben
Prozeßparametern
ist eine Ätzung
einer aus Siliziumoxid bestehenden unteren Maskenschicht 9 selektiv
gegenüber
einer organischen dielektrischen Schicht 4 durchführbar.