DE19626039C2 - Verfahren zum Herstellen einer Metalleitung - Google Patents

Verfahren zum Herstellen einer Metalleitung

Info

Publication number
DE19626039C2
DE19626039C2 DE19626039A DE19626039A DE19626039C2 DE 19626039 C2 DE19626039 C2 DE 19626039C2 DE 19626039 A DE19626039 A DE 19626039A DE 19626039 A DE19626039 A DE 19626039A DE 19626039 C2 DE19626039 C2 DE 19626039C2
Authority
DE
Germany
Prior art keywords
layer
line
insulating layer
produced
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19626039A
Other languages
English (en)
Other versions
DE19626039A1 (de
Inventor
Yong Kwon Kim
Chang Reol Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19626039A1 publication Critical patent/DE19626039A1/de
Application granted granted Critical
Publication of DE19626039C2 publication Critical patent/DE19626039C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Metalleitung, das einfach ausführbar ist und verbesserte Produktivität aufweist.
Im allgemeinen werden bei herkömmlichen Verfahren zum Her­ stellen einer Metalleitungsanordnung bei einem Halbleiter­ bauteil mehrere Schichten auf einem Substrat abgeschieden, um ein gewünschtes Bauteil in einem speziellen Abschnitt herzustellen, wobei das Bestreben nach höherer Integrations­ dichte besteht.
Jedoch treten bei der Herstellung mehrschichtiger Isolier­ schichten und Leitungen Stufen auf der Strukturoberfläche auf. Dies führt im Ergebnis zu Schwierigkeiten wie bei der Fokussiertiefe bei Photoätzschritten, es führt zu Kurz­ schlüssen zwischen Leitungen, zu Spannungswanderung und zu Ladungswanderung.
Daher wird ein Verfahren zum Einebnen einer Zwischenisolier­ schicht durch ein chemisch-mechanisches Polierverfahren (CMP) verwendet. Dieses Verfahren ermöglicht eine Gesamtein­ ebnung.
In dieser Hinsicht offenbart das US-Patent 5,302,551 die Herstellung einer doppelschichtigen Isolierschicht auf einer ersten Leitung, mit anschließender Einebnung durch einen CMP-Schritt. Auf der Isolierschicht wird eine weitere Iso­ lierschicht abgeschieden, in der dann unter Verwendung eines Trockenätzverfahrens ein Kontaktloch zum Anschließen einer zweiten Leitung ausgebildet wird.
Nachfolgend wird unter Bezugnahme auf Fig. 1 eine herkömm­ liche Technik zum Herstellen einer Metalleitung beschrieben. Diese Figur besteht aus Fig. 1a bis 1g, die den Herstellab­ lauf veranschaulichen.
Wie es in Fig. 1a veranschaulicht ist, wird zunächst ein Halbleitersubstrat 1 bereitgestellt, auf dem dann eine lei­ tende Schicht durch Abscheiden eines Metalls ausgebildet wird.
Wie es in Fig. 1b veranschaulicht ist, wird diese leitende Schicht 2 durch Photolithographie und Ätzen selektiv ent­ fernt, um eine erste Leitung 2a auszubilden.
Wie es in Fig. 1c veranschaulicht ist, wird auf der freilie­ genden Oberfläche der ersten Leitung 2a und des Halbleiter­ substrats 1 eine Oxidschicht abgeschieden, um eine Zwischen­ isolierschicht 3 herzustellen.
Wie es in Fig. 1d veranschaulicht ist, wird auf der ersten Zwischenisolierschicht 3 eine Oxidschicht dick abgeschieden, um eine zweite Zwischenisolierschicht 4 auszubilden.
Wie es in Fig. 1e veranschaulicht ist, wird die zweite Zwi­ schenisolierschicht 4 durch CMP oder Rückätzen zum Einebnen auf vorbestimmte Dicke selektiv entfernt, wobei die Ober­ fläche der ersten Zwischenisolierschicht freigelegt wird. Dann wird auf der freigelegten Oberfläche der zweiten, ein­ geebneten Zwischenisolierschicht 4a und der ersten Zwischen­ isolierschicht 3 eine dritte Zwischenisolierschicht 5 herge­ stellt.
Wie es in Fig. 1f veranschaulicht ist, werden spezielle Ab­ schnitte der ersten und dritten Zwischenisolierschicht 3a und 5 selektiv entfernt, um die erste Leitung 2a freizule­ gen, wozu Photolithographie und Trockenätzen verwendet wer­ den, wobei ein Kontaktloch 6 zum Anschließen einer zweiten Leitung ausgebildet wird.
Wie es in Fig. 1g veranschaulicht ist, wird auf der freige­ legten Oberfläche der dritten Zwischenisolierschicht 5a mit dem Kontaktloch 6 ein Metall abgeschieden, das dann durch Photolithographie und Ätzen oder Rückätzen selektiv entfernt wird, um die zweite Leitung 7 auszubilden. Dadurch wird der Herstellprozeß für die Metalleitung abgeschlossen.
Beim herkömmlichen Verfahren zum Herstellen einer Metallei­ tung bestehen die folgenden Schwierigkeiten:
  • - Erstens kommt es zu Ätzschäden, da zum Herstellen des Kon­ taktlochs zwischen der oberen und unteren Leitung ein Troc­ kenätzschritt verwendet wird.
  • - Zweitens muß, wenn die Zwischenisolierschicht hergestellt wird, eine zusätzliche Polierstoppschicht ausgebildet wer­ den, weswegen der gesamte Prozeß schwierig und kompliziert wird.
Aus der JP 07-122638 A ist ein Verfahren zum Herstellen einer Halbleiterein­ richtung, insbesondere zum Herstellen eines Kontaktlochs in einem Zwi­ schenisolationsfilm bekannt, bei dem zunächst auf einem Halbleitersubstrat eine erste Leitung ausgebildet wird. Auf dieser ersten Leitung wird ein Resist­ muster entsprechend zu bildender Kontaktlöcher hergestellt. Danach wird auf die gesamte resultierende Oberfläche der Struktur ein Isolationsfilm abge­ schieden, der das Resistmuster vollständig bedeckt.
In einem nachfolgenden Einebnungsprozess wird der obere Abschnitt des Re­ sistmusters freigelegt. Nach dem Freilegen des Resistmusters kann dieses in einem weiteren Verfahrensschritt entfernt werden, sodass ein Kontaktloch ge­ bildet ist.
Die US 5,169,491 betrifft ein Verfahren zum Ätzen dielektrischer SiO2-Schich­ ten unter Benutzung chemisch-mechanischer Poliertechniken und beschreibt, dass es bekannt ist, Ätzlösungen durch Zugabe bestimmter Ätzmittel an die zu ätzende Schicht anzupassen.
Die US 5,518,963 beschreibt ein Verfahren zum Herstellen von Metallverbin­ dungen in einer Halbleitervorrichtung. Zur Herstellung von Kontaktlöchern, die die Metallverbindungen aufnehmen sollen, wird dazu zunächst ein Pfos­ tenmuster auf unteren Metallleitungen ausgebildet, das mit einer Isolier­ schicht abgedeckt wird. Anschließend wird ein chemisch-mechanischer Po­ lierrückätzschritt durchgeführt, um die Oberfläche der Isolationsschicht ein­ zuebnen. Nach Abschluss des Rückätzens werden die Pfostenmuster in einem weiteren Ätzschritt entfernt, um die gewünschten Kontaktlöcher freizulegen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Metallleitung zu schaffen, das einfach ausführbar ist und eine hohe Produkti­ vität aufweist.
Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteran­ sprüchen beschrieben.
Nachfolgend werden unter Bezugnahme auf die beigefügten Zeichnungen Aus­ führungsbeispiele für das erfindungsgemäße Verfahren zum Herstellen einer Metallleitung beschrieben.
Fig. 1a bis 1g veranschaulichen einen herkömmlichen Herstellablauf für eine Metallleitung und
Fig. 2a bis 2f, 3a bis 3f und 4a bis 4g veranschaulichen jeweils einen Her­ stellungsprozess für eine Metallleitung gemäß einem ersten, einem zweiten bzw. einem dritten Ausführungsbeispiel der Erfindung.
Wie es in Fig. 2a veranschaulicht ist, wird beim Verfahren gemäß dem ers­ ten Ausführungsbeispiel der Erfindung zunächst ein Halbleitersubstrat 11 be­ reitgestellt, auf dem dann ein Material wie Polysilizium, ein Silicid oder ein Metall selektiv abgeschieden wird, um eine leitende Schicht 12 herzustellen.
Wie es in Fig. 2b veranschaulicht ist, wird die leitende Schicht 12 durch Photolithographie und einen Ätzprozeß se­ lektiv entfernt, um eine erste Leitung 12a herzustellen.
Auf die freiliegende Oberfläche der ersten Leitung 12a und des Halbleitersubstrats 11 wird eine photoempfindliche Schicht aufgebracht. Für diese kann ein photoempfindliches Material wie ein Polymer oder ein Polyimid verwendet werden.
Wie es in Fig. 2c veranschaulicht ist, wird die photoemp­ findliche Schicht 13 durch einen Belichtungs- und Entwick­ lungsprozeß selektiv entfernt, um ein Pfostenmuster 13a aus­ zubilden. Dieses wird dicker hergestellt, als es der Höhe entspricht, mit der eine Zwischenisolierschicht 14, wie sie im folgenden Schritt hergestellt wird, nach einem Eineb­ nungsprozeß verbleibt.
Wie es in Fig. 2d veranschaulicht ist, wird auf der freilie­ genden Fläche der ersten Leitung 12a mit dem Pfostenmuster 13a sowie des Halbleitersubstrats 11 eine Oxidschicht abge­ schieden, um die Zwischenisolierschicht 14 auszubilden. Hierbei wird die Oxidschicht unter Verwendung entweder eines ECR(Elektronzyklotronresonanz)-CVD-Verfahrens oder eines PECVD(Plasma-unterstützten CVD)-Verfahrens abgeschieden. Außerdem erfolgt die Abscheidung der Oxidschicht bei einer Temperatur unter 200°C, bei der das Pfostenmuster 13a nicht umgewandelt wird, wobei wahlweise entweder TEOS oder SiH4/O2 verwendet wird. Die Zwischenisolierschicht 14 wird mit einer Dicke über 500 nm hergestellt, damit sie selbst nach der im folgenden Schritt erfolgten Einebnung als Isolierschicht dient.
Wie es in Fig. 2e veranschaulicht ist, wird die Zwischeniso­ lierschicht 14 selektiv entfernt, und dann wird ihre Ober­ fläche durch CMP (chemisch-mechanisches Polieren) so einge­ ebnet, daß sie eine vorbestimmte Dicke einnimmt. Hierbei wird der CMP-Prozess mit einem Poliermaterial ausgeführt, das kolloidales Si­ liziumoxid in einer KOH enthaltenden Aufschlämmung vom pH-Wert 7 bis 12 enthält. Das Pfostenmuster 13a wird während des Polierschritts der Zwi­ schenisolierschicht 14 vollständig entfernt.
Dazu wird ein Lösungsmaterial, durch das das Pfostenmuster aufgelöst wird, wie O3H2SO4 und HF, im Polierschritt zur Aufschlämmung hinzugefügt, um die Zwischenisolierschicht 14 einzuebnen und das Pfostenmuster 13a vollständig zu entfernen.
Auf diese Weise wird das Pfostenmuster 13a entfernt, wodurch dort, wo es entfernt ist, jeweils ein Kontaktloch 15 in der abpolierten Zwischenisolier­ schicht 14a ausgebildet wird.
Wie es in Fig. 2f veranschaulicht ist, wird auf der freigelegten Oberfläche der abpolierten Zwischenisolierschicht 14a einschließlich des Kontaktlochs 15 ein Material wie Al, Cu, Ti oder TiN selektiv abgeschieden, um eine leitende Schicht 16 auszubilden. Die zweite leitende Schicht 16 wird durch Photolitho­ graphie und einen Ätzschritt oder einen Rückätzprozess selektiv entfernt, um eine zweite Leitung 16 herzu­ stellen und damit den Herstellprozeß für die Metalleitung abzuschließen.
Die Fig. 3a bis 3f veranschaulichen das zweite Ausführungs­ beispiel eines erfindungsgemäßen Verfahrens zum Herstellen einer Metalleitung.
Wie es in Fig. 3a veranschaulicht ist, wird dieses Verfahren so ausgeführt, daß zunächst ein Halbleitersubstrat 21 be­ reitgestellt wird, auf dem ein Material wie Polysilizium, ein Silicid oder ein Metall selektiv abgeschieden wird, um eine leitende Schicht 22 herzustellen.
Wie es in Fig. 3b veranschaulicht ist, wird diese leitende Schicht 22 durch Photolithographie und einen Ätzprozeß se­ lektiv entfernt, um eine erste Leitung 22a auszubilden.
Auf die freiliegende Oberfläche der ersten Leitung 22a und des Halbleitersubstrats 21 wird eine photoempfindliche Schicht 23 aufgetragen. Für diese kann ein photoempfindli­ ches Material wie ein Polymer oder ein Polyimid verwendet werden.
Wie es in Fig. 3c veranschaulicht ist, wird die photoemp­ findliche Schicht 23a durch einen Belichtungs- und Entwick­ lungsprozeß selektiv entfernt, um ein Pfostenmuster 23a aus­ zubilden, das dicker ausgebildet wird, als es der Höhe einer im nächsten Schritt hergestellten Zwischenisolierschicht nach einer Einebnung derselben entspricht.
Wie es in Fig. 3d veranschaulicht ist, wird auf der freilie­ genden Oberfläche der ersten Leitung 22a mit dem Pfostenmu­ ster 23a sowie des Halbleitersubstrats 21 eine Oxidschicht abgeschieden, um die Zwischenisolierschicht 24 herzustellen. Diese wird selektiv unter Verwendung entweder eines ECR-CVD- Verfahrens oder eines PECVD-Verfahrens abgeschieden. Die Ab­ scheidung erfolgt bei einer Temperatur unter 200°C, bei der das Pfostenmuster 23a nicht umgewandelt wird, und zwar durch wahlweise Verwendung von entweder TEOS oder SiH4/O2, wobei die Oxidschicht mit einer Dicke im Bereich von 50-200 nm hergestellt wird.
Auf dieser Isolierschicht 24, die eine erste Zwischeniso­ lierschicht bildet, wird unter Verwendung desselben Verfah­ rens wie beim ersten Ausführungsbeispiel eine zweite Zwi­ schenisolierschicht 25 hergestellt. Die Abscheidung dieser Oxidschicht erfolgt bei einer Temperatur unter 400°C unter Verwendung von TEOS, FTES, SiH4/O2. Sie wird mit einer Dicke von über ungefähr 400 nm hergestellt, so daß sie selbst nach der Einebnung im folgenden Schritt vollständig als Isolier­ schicht dient.
Wie es in Fig. 3e veranschaulicht ist, werden die erste und die zweite Zwischenisolierschicht 24 und 25 selektiv ent­ fernt, und dann werden ihre Oberflächen durch CMP so einge­ ebnet, daß eine vorbestimmte Dicke erhalten bleibt, wobei die Oberfläche des Pfostenmusters 23a freigelegt ist. Der CMP-Prozeß wird mit einem Poliermaterial ausgeführt, das kolloidales Siliziumoxid in einer Aufschlämmung mit KOH vom pH-Wert 7 bis 12 enthält. Während des Polierschritts für die erste und die zweite Zwischenisolierschicht 24 und 25 wird das Pfostenmuster 23a vollständig entfernt, was durch eines der beiden folgenden Verfahren erfolgt.
Das erste ist ein Verfahren, bei dem ein Lösungsmaterial, durch das das Pfostenmuster, wie die photoempfindliche Schicht, aufgelöst wird, z. B. O3H2SO4, im Polierschritt zur Aufschlämmung hinzugeführt wird, um die erste und zweite Zwischenisolierschicht 24 und 25 einzuebnen und dabei das Pfostenmuster 23a vollständig zu entfernen.
Das zweite ist ein Verfahren, bei dem ein Lösungsmaterial, durch das das Pfostenmuster 23a aufgelöst wird, zusammen mit einer Reinigungsflüssigkeit zugesetzt wird, um unmittelbar nach dem Polierschritt einen Reinigungsvorgang auszuführen und gleichzeitig das Pfostenmuster 23a zu entfernen.
Auf diese Weise wird das Pfostenmuster 23a entfernt, und dort, wo es entfernt ist, ist jeweils ein Kontaktloch 26 in der polierten Zwischenisolierschicht 24a ausgebildet.
Das Pfostenmuster 23a kann auch als Polierstoppschicht die­ nen, so daß keine zusätzliche Polierstoppschicht für den Polierschritt herzustellen ist.
Wie es in Fig. 3f veranschaulicht ist, wird ein Material wie Al, Cu, Ti oder TiN selektiv auf der freiliegenden Oberflä­ che der ersten und zweiten Zwischenisolierschicht 24 und 25a einschließlich des Kontaktlochs 26 hergestellt, um eine lei­ tende Schicht 27 auszubilden. Diese wird durch Photolitho­ graphie und Ätzen oder Rückätzen selektiv entfernt, um eine zweite Leitung 27 herzustellen und damit den Herstellprozeß für die Metalleitung abzuschließen.
Die Fig. 4a bis 4g veranschaulichen das dritte Ausführungs­ beispiel eines erfindungsgemäßen Verfahrens zum Herstellen einer Metalleitung.
Wie es in Fig. 4a veranschaulicht ist, wird bei diesem Ver­ fahren zunächst ein Halbleitersubstrat 31 bereitgestellt, auf dem dann ein Material wie Polysilizium, ein Silicid oder ein Metall selektiv abgeschieden wird, um eine leitende Schicht 32 auszubilden.
Wie es in Fig. 4b veranschaulicht ist, wird die leitende Schicht 32 durch einen Photolithographie- und Ätzprozeß se­ lektiv entfernt, um eine erste Leitung 32a herzustellen.
Auf der freiliegenden Oberfläche der ersten Leitung 32a und des Halbleitersubstrats 31 wird eine SOG-Schicht 33 herge­ stellt, auf die dann eine photoempfindliche Schicht 34 auf­ getragen wird. Für diese kann ein photoempfindliches Mate­ rial wie ein Polymer oder ein Polyimid verwendet werden.
Wie es in Fig. 4c veranschaulicht ist, wird die photoemp­ findliche Schicht 34 durch einen Belichtungs- und Entwick­ lungsprozeß selektiv entfernt, um ein Pfostenmuster 34a auf der SOG-Schicht 33 auszubilden.
Wie es in Fig. 4d veranschaulicht ist, wird die SOG-Schicht 33 durch Photolithographie und Ätzen selektiv entfernt, wo­ bei der verbliebene Abschnitt der photoempfindlichen Schicht 34a als Maske verwendet wird, um ein Pfostenmuster 33a zum Anschließen einer zweiten Leitung herzustellen. Das Ätzen der SOG-Schicht 33 erfolgt durch ein RIE-Verfahren unter Verwendung eines Gases wie CF4, CHF3 und O2. Dabei ist das Pfostenmuster 33a dicker, als es der Höhe einer im folgenden Schritt hergestellten Zwischenisolierschicht 35 nach einem Einebnungsschritt derselben entspricht.
Wie es in Fig. 3e veranschaulicht ist, wird auf der freilie­ genden Oberfläche der ersten Leitung 32a einschließlich des Pfostenmusters 33a sowie des Halbleitersubstrats 31 eine Oxidschicht abgeschieden, um die Zwischenisolierschicht 35 herzustellen, wobei wie beim ersten Ausführungsbeispiel ein ECR-CVD- oder ein PECVD-Verfahren verwendet wird. Die Ab­ scheidung erfolgt bei einer Temperatur unter 200°C, bei der das Pfostenmuster, d. h. die verbliebene SOG-Schicht 33a, nicht umgewandelt wird, wozu TEOS, FTES, SiH4/O2 verwendet wird. Diese Zwischenisolierschicht 35 wird mit einer Dicke von über ungefähr 500 nm hergestellt, so daß sie auch nach der im folgenden Schritt ausgeführten Einebnung vollständig als Isolierschicht dient.
Wie es in Fig. 4f veranschaulicht ist, wird die Zwischeniso­ lierschicht 35 selektiv entfernt, und dann wird ihre Ober­ fläche durch CMP so eingeebnet, daß die polierte Schicht 35a eine vorbestimmte Dicke aufweist. Der CMP-Prozeß wird mit einem Poliermaterial ausgeführt, das kolloidales Silizium­ oxid in einer KOH enthaltenden Aufschlämmung vom pH-Wert 7 bis 12 enthält.
Während des Polierschritts wird das Pfostenmuster 33a auf dieselbe Weise wie beim ersten oder zweiten Ausführungsbei­ spiel entfernt.
Das Pfostenmuster 33a kann wiederum als Ätzstoppschicht die­ nen, so daß für den Polierschritt keine zusätzliche Ätz­ stoppschicht herzustellen ist.
Wie es in Fig. 4g veranschaulicht ist, wird auf der freilie­ genden Oberfläche der polierten Zwischenisolierschicht 35a mit dem Kontaktloch 36 selektiv ein Material wie Al, Cu, Ti oder TiN abgeschieden, um eine zweite leitende Schicht 37 auszubilden. Diese zweite leitende Schicht 37 wird durch Photolithographie und Ätzen oder Rückätzen selektiv ent­ fernt, um eine zweite Leitung 37 auszubilden und damit den Herstellprozeß für die Metalleitung abzuschließen.
Das Verfahren hat die folgenden Wirkungen:
  • - Erstens wird das Kontaktloch, das die obere und untere Leitung verbindet, gleichzeitig mit dem Einebnungsschritt hergestellt, wodurch der Prozeß vereinfacht ist und die Pro­ duktivität verbessert ist.
  • - Zweitens wird die zweite Leitung hergestellt, ohne daß die leitende Schicht für die zweite Leitung entfernt wird, wo­ durch der Prozeß vereinfacht ist.
  • - Drittens wird das Kontaktloch durch Entfernen des Pfosten­ musters durch Naßätzen im Polierschritt während der Eineb­ nung hergestellt, ohne daß die Zwischenisolierschicht be­ schädigt wird, die durch Trockenätzen bearbeitet wird, wenn das Kontaktloch für die obere und untere Leitung hergestellt wird, wodurch eine Beschädigung vermieden ist, wie sie durch Plasma im Trockenätzschritt auftreten könnte.
  • - Viertens kann das Pfostenmuster als Polierstoppschicht verwendet werden, weswegen es nicht erforderlich ist, eine zusätzliche derartige Schicht auszubilden.

Claims (15)

1. Verfahren zum Herstellen einer Metallleitung, mit folgenden Schritten:
  • - Herstellen einer ersten Leitung (12a; 22a; 32a) auf einem Halbleitersub­ strat (11; 21; 31),
  • - Herstellen eines Pfostenmusters (13a; 23a; 33a) auf der ersten Leitung (12a; 22a; 32a),
  • - Bildung wenigstens einer Isolierschicht (14; 24; 25; 35) auf der freien Oberfläche der ersten Leitung (12a; 22a; 32a), dem Pfostenmuster (13a; 23a; 33a) und dem Halbleitersubstrat (11; 21; 31),
  • - Einebnen der mindestens einen Isolierschicht (14; 24; 25; 35) durch chemisch-mechanisches Polieren, wobei der Aufschlämmung ein das Pfosten­ material auflösendes Lösungsmaterial hinzugefügt wird, sodass das Pfosten­ muster (13a; 23a; 33a) gleichzeitig mit dem Einebnen der mindestens einen Isolierschicht (14; 24; 25; 35) entfernt wird, um ein Kontaktloch (15; 26; 36) herzustellen, das die erste Leitung (12a; 22a; 32a) freilegt, und
  • - Herstellen einer zweiten Leitung (16; 27; 37), die durch das Kontaktloch (15; 26; 36) mit der ersten Leitung (12a; 22a; 32a) verbunden ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine einzelne Isolierschicht (14) mit einer Dicke über unge­ fähr 500 nm hergestellt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zwei Isolierschichten (24, 25) hergestellt werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß eine Oxidschicht für die zweite Isolierschicht (25) unter Verwendung eines Materials wie TEOS, FTES oder SiH4/O2 bei einer Temperatur unter ungefähr 400°C hergestellt wird.
5. Verfahren nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß die erste Isolierschicht (24) mit einer Dicke im Bereich von 50 bis 200 nm hergestellt wird.
6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch ge­ kennzeichnet, daß die zweite Isolierschicht mit einer Dicke über 400 nm hergestellt wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Pfostenmuster (33a) durch die folgenden Schritte herge­ stellt wird:
  • - Herstellen einer ätzbaren Schicht (33) auf dem Substrat (31);
  • - Herstellen einer photoempfindlichen Schicht (34) auf der ätzbaren Schicht und anschließendes Mustern dieser photoemp­ findlichen Schicht gemäß dem gewünschten Pfostenmuster; und
  • - Ätzen der ätzbaren Schicht unter Verwendung des Musters der photoempfindlichen Schicht als Maske.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch ge­ kennzeichnet, daß die erste Leitung (12a; 22a, 32a) aus einem Material wie Polysilizium, einem Silicid oder einem Metall hergestellt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch ge­ kennzeichnet, daß das Pfostenmuster (13a; 23a; 33a) unter Verwendung eines photoempfindlichen Materials, eines Poly­ mers, eines Polyimids oder SOG hergestellt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß eine SOG-Schicht durch ein Aufschleuderverfahren hergestellt wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die mindestens eine Isolierschicht (14; 24, 25; 35) unter Verwendung einer Oxidschicht hergestellt wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Oxidschicht unter Verwendung von ECR-CVD oder PECVD her­ gestellt wird.
13. Verfahren nach einem der Ansprüche 11 oder 12, dadurch gekennzeichnet, daß die einzelne (14; 35) oder die erste (24) Oxidschicht unter Verwendung eines Materials wie TEOS, FTES oder SiH4/O2 bei einer Temperatur unter ungefähr 200°C hergestellt wird, bei der das Pfostenmuster (13a; 23a; 33a) nicht umgewandelt wird.
14. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, dass die mindestens eine Isolierschicht durch ein Poliermaterial po­ liert wird, das kolloidales Siliziumoxid in einer KOH enthaltenden Aufschläm­ mung mit einem pH-Wert von ungefähr 7 bis 12 enthält.
15. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, dass die zweite Leitung (16; 27; 37) aus einem Material wie Al, Cu, Ti oder TiN hergestellt wird.
DE19626039A 1996-04-12 1996-06-28 Verfahren zum Herstellen einer Metalleitung Expired - Fee Related DE19626039C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011062A KR0179289B1 (ko) 1996-04-12 1996-04-12 금속배선 형성방법

Publications (2)

Publication Number Publication Date
DE19626039A1 DE19626039A1 (de) 1997-10-16
DE19626039C2 true DE19626039C2 (de) 2003-04-24

Family

ID=19455618

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19626039A Expired - Fee Related DE19626039C2 (de) 1996-04-12 1996-06-28 Verfahren zum Herstellen einer Metalleitung

Country Status (4)

Country Link
US (1) US5821164A (de)
JP (1) JP2952574B2 (de)
KR (1) KR0179289B1 (de)
DE (1) DE19626039C2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888896A (en) * 1996-06-27 1999-03-30 Micron Technology, Inc. Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component
US7858518B2 (en) * 1998-04-07 2010-12-28 Micron Technology, Inc. Method for forming a selective contact and local interconnect in situ
TW377502B (en) * 1998-05-26 1999-12-21 United Microelectronics Corp Method of dual damascene
KR100304979B1 (ko) * 1998-10-29 2001-10-19 김영환 반도체소자의배선형성방법
TW406369B (en) * 1998-12-18 2000-09-21 United Microelectronics Corp Method for manufacturing damascene
US6204143B1 (en) * 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
US6328641B1 (en) * 2000-02-01 2001-12-11 Advanced Micro Devices, Inc. Method and apparatus for polishing an outer edge ring on a semiconductor wafer
DE10066082B4 (de) * 2000-06-14 2006-05-18 Infineon Technologies Ag Gezielte lokale Erzeugung von Öffnungen in einer Schicht
JP2002057123A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020048615A (ko) * 2000-12-18 2002-06-24 박종섭 반도체 소자의 콘택홀 형성방법
US6887131B2 (en) * 2002-08-27 2005-05-03 Intel Corporation Polishing pad design
US20030186536A1 (en) * 2002-03-29 2003-10-02 Brenner Michael F. Via formation in integrated circuits by use of sacrificial structures
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP4617642B2 (ja) * 2003-07-07 2011-01-26 セイコーエプソン株式会社 配線基板の製造方法、及び電気光学装置の製造方法
JP4237152B2 (ja) * 2005-03-04 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
US7244660B2 (en) * 2005-10-31 2007-07-17 Spansion Llc Method for manufacturing a semiconductor component
KR100959724B1 (ko) * 2008-05-21 2010-05-25 주식회사 동부하이텍 반도체 소자의 미세 컨택홀 패턴 형성 방법
US20130237055A1 (en) * 2010-06-11 2013-09-12 Imec Method of redistributing functional element
US9548238B2 (en) * 2013-08-12 2017-01-17 Globalfoundries Inc. Method of manufacturing a semiconductor device using a self-aligned OPL replacement contact and patterned HSQ and a semiconductor device formed by same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169491A (en) * 1991-07-29 1992-12-08 Micron Technology, Inc. Method of etching SiO2 dielectric layers using chemical mechanical polishing techniques
US5187121A (en) * 1991-12-18 1993-02-16 International Business Machines Corporation Process for fabrication of a semiconductor structure and contact stud
US5264387A (en) * 1992-10-27 1993-11-23 International Business Machines Corporation Method of forming uniformly thin, isolated silicon mesas on an insulating substrate
US5328553A (en) * 1993-02-02 1994-07-12 Motorola Inc. Method for fabricating a semiconductor device having a planar surface
JPH07122638A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd 半導体装置の製造方法
WO1995035581A2 (en) * 1994-06-17 1995-12-28 Philips Electronics N.V. Non-volatile sidewall memory cell method of fabricating same
CN1115117A (zh) * 1994-07-07 1996-01-17 现代电子产业株式会社 形成半导体器件金属互连的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250650A (ja) * 1984-05-25 1985-12-11 Nec Corp 層間膜のスル−ホ−ル形成方法
JPS6347952A (ja) * 1986-08-18 1988-02-29 Mitsubishi Electric Corp 半導体装置
US5158910A (en) * 1990-08-13 1992-10-27 Motorola Inc. Process for forming a contact structure
JPH05102314A (ja) * 1991-03-20 1993-04-23 Oki Electric Ind Co Ltd 半導体装置の多層配線形成方法
US5302551A (en) * 1992-05-11 1994-04-12 National Semiconductor Corporation Method for planarizing the surface of an integrated circuit over a metal interconnect layer
US5616519A (en) * 1995-11-02 1997-04-01 Chartered Semiconductor Manufacturing Pte Ltd. Non-etch back SOG process for hot aluminum metallizations

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169491A (en) * 1991-07-29 1992-12-08 Micron Technology, Inc. Method of etching SiO2 dielectric layers using chemical mechanical polishing techniques
US5187121A (en) * 1991-12-18 1993-02-16 International Business Machines Corporation Process for fabrication of a semiconductor structure and contact stud
US5264387A (en) * 1992-10-27 1993-11-23 International Business Machines Corporation Method of forming uniformly thin, isolated silicon mesas on an insulating substrate
US5328553A (en) * 1993-02-02 1994-07-12 Motorola Inc. Method for fabricating a semiconductor device having a planar surface
JPH07122638A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd 半導体装置の製造方法
WO1995035581A2 (en) * 1994-06-17 1995-12-28 Philips Electronics N.V. Non-volatile sidewall memory cell method of fabricating same
CN1115117A (zh) * 1994-07-07 1996-01-17 现代电子产业株式会社 形成半导体器件金属互连的方法
US5518963A (en) * 1994-07-07 1996-05-21 Hyundai Electronics Industries Co., Ltd. Method for forming metal interconnection of semiconductor device

Also Published As

Publication number Publication date
KR970072080A (ko) 1997-11-07
DE19626039A1 (de) 1997-10-16
US5821164A (en) 1998-10-13
JP2952574B2 (ja) 1999-09-27
JPH09283522A (ja) 1997-10-31
KR0179289B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE60031631T2 (de) Verfahren zum Vermeiden von Kupfer-Kontamination der Seitenflächen eines Kontaktloches oder einer Doppel-Damaszenen-Struktur
DE60038423T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10318299B4 (de) Verfahren zur Bildung einer Doppeldamaszener-Zwischenverbindung
DE3689371T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung einschliesslich der Formierung einer vielschichtigen Interkonnektionsschicht.
DE69930839T2 (de) Herstellungsmethode für eine elekttronische anordnung mit organischen schichten
DE19626038C2 (de) Verfahren zum Herstellen der Verbindungsstruktur eines Halbleiterbauteils
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE102004003315A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
DE102005027234A1 (de) Verbindungsstrukturen für Halbleitervorrichtungen und Verfahren zum Bilden derselben
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE19723062C2 (de) Verfahren zum Bilden einer selbst ausgerichteten Metallverdrahtung für ein Halbleiterbauelement
DE19614164A1 (de) Verfahren zum Bilden einer Mehrschichtverbindung
DE19653614A1 (de) Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
DE19920757B4 (de) Verfahren zum Bilden eines nicht-linearen Schaltelementes auf einer integrierten Schaltung und elektrische Zwischenverbindungsstruktur
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101