JPS60250650A - 層間膜のスル−ホ−ル形成方法 - Google Patents
層間膜のスル−ホ−ル形成方法Info
- Publication number
- JPS60250650A JPS60250650A JP10573684A JP10573684A JPS60250650A JP S60250650 A JPS60250650 A JP S60250650A JP 10573684 A JP10573684 A JP 10573684A JP 10573684 A JP10573684 A JP 10573684A JP S60250650 A JPS60250650 A JP S60250650A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer film
- holes
- wiring
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は、集積回路などの半導体装置における多層配線
形成の際に層間絶轍膜を隔てる上下の配線間を接続する
ための連通孔、いわゆるスルーホールの形成方法、特に
、前記１−間膜を無機質膜とする場合のスルーホール形
成方法に関する。
形成の際に層間絶轍膜を隔てる上下の配線間を接続する
ための連通孔、いわゆるスルーホールの形成方法、特に
、前記１−間膜を無機質膜とする場合のスルーホール形
成方法に関する。
口、従来の技術
多層配線を有する集積回路装置においては、上下の配線
が層間膜によって完全に絶縁され、層間膜にもうけられ
たスルーホールによってコンタクトをとる必要がある。
が層間膜によって完全に絶縁され、層間膜にもうけられ
たスルーホールによってコンタクトをとる必要がある。
従来の多層配線技術としては、プラズマＣＶＤ窒化膜を
用いて層間膜を形成し、反応性イオンエツチングによっ
てスルーホールをもうけ、層間喚上にアルミ配線を行な
う方法が広く用いられている。この方法においては、形
成された層間膜の表面形状には、下の配線の影響を受け
て段差が残り、上のアルミ配線の断線、配線抵抗の増加
、また、反応性イオンエツチングによりスルホールをも
うけるため下地への損傷があるという欠点がある。
用いて層間膜を形成し、反応性イオンエツチングによっ
てスルーホールをもうけ、層間喚上にアルミ配線を行な
う方法が広く用いられている。この方法においては、形
成された層間膜の表面形状には、下の配線の影響を受け
て段差が残り、上のアルミ配線の断線、配線抵抗の増加
、また、反応性イオンエツチングによりスルホールをも
うけるため下地への損傷があるという欠点がある。
このＣＶＤを用いた方法の欠点を克服する新しい方法と
して、層間膜をシリコン酸化物を主成分とする無機質膜
をスピンコードして形成する方法が開発されている。
して、層間膜をシリコン酸化物を主成分とする無機質膜
をスピンコードして形成する方法が開発されている。
すなわち、第３図は、上記無機質層間膜に対するスルー
ホールの形成を説明するための断面図である。図におい
て、１は基板（図示せず）上の絶縁用ＰＳＧ膜、２はシ
リコン酸化物を主成分とす−る無機質の層間膜、３，４
はアルミ配線、３ｈ、４ｈはアルミ配線３と４とに半れ
ぞれ接続をとるために反応性イオンエツチングであけら
れたスルーホールである。
ホールの形成を説明するための断面図である。図におい
て、１は基板（図示せず）上の絶縁用ＰＳＧ膜、２はシ
リコン酸化物を主成分とす−る無機質の層間膜、３，４
はアルミ配線、３ｈ、４ｈはアルミ配線３と４とに半れ
ぞれ接続をとるために反応性イオンエツチングであけら
れたスルーホールである。
ハ６発明が解決しようとする問題点
上記第３図において、層間絶縁膜２は、下地の凹凸に関
係なく、平坦な表面となシ、この上に形成されるアルミ
配線の断続、配線抵抗の増加という欠点は除かれるが、
しかし、スルーホール形成のイオンエツチングは、下地
に損傷を与えるという問題がある。また、層間膜２の薄
い部分にある配線４にスルーホール４ｈが達したとき、
層間膜の厚い部分にある配線３にスルーホール３ａは未
だ達しておらず、スルーホール３ｈを配線３に達するま
で反応性イオンエツチングを続けると、他方のアルミ配
線４が薄くなって断線の可能性があり、スルーホール形
成のエツチングが容易ではないという問題がある。
係なく、平坦な表面となシ、この上に形成されるアルミ
配線の断続、配線抵抗の増加という欠点は除かれるが、
しかし、スルーホール形成のイオンエツチングは、下地
に損傷を与えるという問題がある。また、層間膜２の薄
い部分にある配線４にスルーホール４ｈが達したとき、
層間膜の厚い部分にある配線３にスルーホール３ａは未
だ達しておらず、スルーホール３ｈを配線３に達するま
で反応性イオンエツチングを続けると、他方のアルミ配
線４が薄くなって断線の可能性があり、スルーホール形
成のエツチングが容易ではないという問題がある。
二８問題点を解決するための技術手段
本発明によれば、基板面の絶縁膜上にパターニングされ
た配線上のスルーホール形成部分にフォトレジストを形
成し、つぎに前記配線を含む基板上にシリコン酸化物を
主成分とする無機質の層間絶縁膜を塗布し、つぎに前記
フォトレジスト膜を除去するこ、とにより、前記層間絶
縁膜にスルーホールを形成する形成方法が得られる。
た配線上のスルーホール形成部分にフォトレジストを形
成し、つぎに前記配線を含む基板上にシリコン酸化物を
主成分とする無機質の層間絶縁膜を塗布し、つぎに前記
フォトレジスト膜を除去するこ、とにより、前記層間絶
縁膜にスルーホールを形成する形成方法が得られる。
ホ、実施例
第１図（ａ）〜（Ｃ）、は本発明の一実施例の工程順の
断面図である。まず、第１図（ａ）に示すよ−うに、基
板（図示せず）上のＰＥＧ嘆１の上に、アルミ配線パタ
ーン３および４を形成し、配線３と４のスルーホール形
成部分に７オトレジスト膜５と６をそれぞれ形成する。
断面図である。まず、第１図（ａ）に示すよ−うに、基
板（図示せず）上のＰＥＧ嘆１の上に、アルミ配線パタ
ーン３および４を形成し、配線３と４のスルーホール形
成部分に７オトレジスト膜５と６をそれぞれ形成する。
つぎに、第１図（ｂ）のように、シリコン酸化物を主成
分とする無機質層間膜２を、フォトレジスト５と６の上
部が露出する程度にスピナで塗布する。それから層間膜
２を１５０℃で熱し固定させる。う六゛に第１図（Ｃ）
に示すように、有機溶剤を用いて、フォトレジスト５，
６ｆ取す除きスルーホール３ａ、４ａを形成する。
分とする無機質層間膜２を、フォトレジスト５と６の上
部が露出する程度にスピナで塗布する。それから層間膜
２を１５０℃で熱し固定させる。う六゛に第１図（Ｃ）
に示すように、有機溶剤を用いて、フォトレジスト５，
６ｆ取す除きスルーホール３ａ、４ａを形成する。
第２図（ａ）〜（ｄ）は本発明の他の実施例の工程順の
断面図である。第２図＜ａ＞は−第１図（ａ）と同様に
１基板面のＰＥＧ模１と一アル・ミ配薔パターン３と４
、スルーホール形成部分のフォトレジスト膜５と６を形
成後、同図（ｂ）のように、アルミ配線パターンを含む
Ｐ２Ｏ膜の上に１シリコン酸化物を主成分とする無機質
層間膜１２を、７・オドレジスト膜５および６が埋もれ
る程度にスピナで塗布する。
断面図である。第２図＜ａ＞は−第１図（ａ）と同様に
１基板面のＰＥＧ模１と一アル・ミ配薔パターン３と４
、スルーホール形成部分のフォトレジスト膜５と６を形
成後、同図（ｂ）のように、アルミ配線パターンを含む
Ｐ２Ｏ膜の上に１シリコン酸化物を主成分とする無機質
層間膜１２を、７・オドレジスト膜５および６が埋もれ
る程度にスピナで塗布する。
それから無機質膜１２を１５０℃で熱して固化させる。
つぎに同図（Ｃ）に示すように、無機質１１１２のスル
ーホール部分を７．オドレジストでパターニング後、弗
酸溶液によシフオドレジスト膜５および６が露出するま
でエツチングする。つぎに同図（ｄ）のように、有機溶
剤によシフオドレジスト５と６を取）除き、スルーホー
ル３ｂと４ｂを形成する。
ーホール部分を７．オドレジストでパターニング後、弗
酸溶液によシフオドレジスト膜５および６が露出するま
でエツチングする。つぎに同図（ｄ）のように、有機溶
剤によシフオドレジスト５と６を取）除き、スルーホー
ル３ｂと４ｂを形成する。
へ０発明の効果
本発明方法により、下地にｔ＃ｓを与えることなく、シ
かも、場所によシ膜厚の異なる層間膜に対しても、容易
にスルーホールを形成できる。なお、第２実施例は第１
実施例に比べて多くの工程数を要する不利はあるが、一
つ一つの工程が第１実施例に比べ容易であるという利点
がある。
かも、場所によシ膜厚の異なる層間膜に対しても、容易
にスルーホールを形成できる。なお、第２実施例は第１
実施例に比べて多くの工程数を要する不利はあるが、一
つ一つの工程が第１実施例に比べ容易であるという利点
がある。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順の断面図、゛第２図（ａ）〜（ｄ）は本発明
の他の実施例の工程順の断面図、第３図は従来のスルー
ホール形成工程を説明す名ための断面図であする。 １・・・・・・ＰＳＧ絶縁膜、２．１２・・・・・・無
機質層間膜、３．４・・・・・・アルミ配線、３ａ−ｅ
３ｂｅ３ｈｅ４ａｍ４ｂ、４ｈ・・・・・・スルーホー
ル、５，６・・・・・・フォトレジスト膜。 第１閏 第、３聞 第？聞
めの工程順の断面図、゛第２図（ａ）〜（ｄ）は本発明
の他の実施例の工程順の断面図、第３図は従来のスルー
ホール形成工程を説明す名ための断面図であする。 １・・・・・・ＰＳＧ絶縁膜、２．１２・・・・・・無
機質層間膜、３．４・・・・・・アルミ配線、３ａ−ｅ
３ｂｅ３ｈｅ４ａｍ４ｂ、４ｈ・・・・・・スルーホー
ル、５，６・・・・・・フォトレジスト膜。 第１閏 第、３聞 第？聞
Claims (1)
- 基板上のパターニングされた配線上で、上層配線との接
続部分となるスルーホール部分に７オトレジスト膜を形
成する工程と、前記配線を含む基板上にシリコン酸化物
を主成分とする無機質の眉間膜を塗布する工程と、前記
フォトレジスト膜を除去する工程とを含むことを特徴と
する層間膜のスルーホール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10573684A JPS60250650A (ja) | 1984-05-25 | 1984-05-25 | 層間膜のスル−ホ−ル形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10573684A JPS60250650A (ja) | 1984-05-25 | 1984-05-25 | 層間膜のスル−ホ−ル形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60250650A true JPS60250650A (ja) | 1985-12-11 |
Family
ID=14415560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10573684A Pending JPS60250650A (ja) | 1984-05-25 | 1984-05-25 | 層間膜のスル−ホ−ル形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60250650A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04365353A (ja) * | 1991-06-13 | 1992-12-17 | Nec Ic Microcomput Syst Ltd | 半導体集積回路の製造方法 |
| JPH06232274A (ja) * | 1992-12-30 | 1994-08-19 | Hyundai Electron Ind Co Ltd | 半導体接続装置製造方法 |
| JPH0969563A (ja) * | 1995-08-25 | 1997-03-11 | Lg Semicon Co Ltd | 半導体素子のビアコンタクト形成方法 |
| JPH09283522A (ja) * | 1996-04-12 | 1997-10-31 | Lg Semicon Co Ltd | 金属配線の形成方法 |
| JPH09283523A (ja) * | 1996-04-12 | 1997-10-31 | Lg Semicon Co Ltd | 半導体素子の多層配線の形成方法 |
| JPH1174356A (ja) * | 1997-06-30 | 1999-03-16 | Siemens Ag | 改良二重ダマスク構造体 |
| US7262128B2 (en) | 2003-07-30 | 2007-08-28 | Seiko Epson Corporation | Method of forming multilayer interconnection structure, and manufacturing method for multilayer wiring boards |
| US7741215B2 (en) | 2006-06-02 | 2010-06-22 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
-
1984
- 1984-05-25 JP JP10573684A patent/JPS60250650A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04365353A (ja) * | 1991-06-13 | 1992-12-17 | Nec Ic Microcomput Syst Ltd | 半導体集積回路の製造方法 |
| JPH06232274A (ja) * | 1992-12-30 | 1994-08-19 | Hyundai Electron Ind Co Ltd | 半導体接続装置製造方法 |
| JPH0969563A (ja) * | 1995-08-25 | 1997-03-11 | Lg Semicon Co Ltd | 半導体素子のビアコンタクト形成方法 |
| JPH09283522A (ja) * | 1996-04-12 | 1997-10-31 | Lg Semicon Co Ltd | 金属配線の形成方法 |
| JPH09283523A (ja) * | 1996-04-12 | 1997-10-31 | Lg Semicon Co Ltd | 半導体素子の多層配線の形成方法 |
| JPH1174356A (ja) * | 1997-06-30 | 1999-03-16 | Siemens Ag | 改良二重ダマスク構造体 |
| JP4690509B2 (ja) * | 1997-06-30 | 2011-06-01 | シーメンス アクチエンゲゼルシヤフト | 改良二重ダマスク構造体 |
| US7262128B2 (en) | 2003-07-30 | 2007-08-28 | Seiko Epson Corporation | Method of forming multilayer interconnection structure, and manufacturing method for multilayer wiring boards |
| US7741215B2 (en) | 2006-06-02 | 2010-06-22 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60250650A (ja) | 層間膜のスル−ホ−ル形成方法 | |
| JPH0587973B2 (ja) | ||
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS6331115A (ja) | 半導体装置の製造方法 | |
| JP3309584B2 (ja) | 半導体装置の製造方法 | |
| JPS5955038A (ja) | 多層配線形成方法 | |
| JPS62111447A (ja) | 半導体装置の製造方法 | |
| JPS6254943A (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPS60111441A (ja) | 半導体装置のコンタクトホ−ルの形成方法 | |
| JPH0227752A (ja) | 半導体装置の製造方法 | |
| JPS6211783B2 (ja) | ||
| JPS6180839A (ja) | 配線膜の形成方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS61180456A (ja) | 半導体装置の製造方法 | |
| JPH05121561A (ja) | 半導体装置の製造方法 | |
| KR910003761A (ko) | 반도체 소자의 다층금속배선 공정방법 | |
| JPS60150647A (ja) | 半導体装置の製造方法 | |
| JPS60150648A (ja) | 半導体装置の製造方法 | |
| JPS62247550A (ja) | 半導体装置の製造方法 | |
| JPH0684897A (ja) | 半導体装置の製造方法 | |
| JPS61161737A (ja) | 半導体装置の製造方法 |