JPS62247550A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62247550A JPS62247550A JP9091786A JP9091786A JPS62247550A JP S62247550 A JPS62247550 A JP S62247550A JP 9091786 A JP9091786 A JP 9091786A JP 9091786 A JP9091786 A JP 9091786A JP S62247550 A JPS62247550 A JP S62247550A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- hole
- liquid glass
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 63
- 235000019353 potassium silicate Nutrition 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract description 14
- 238000000206 photolithography Methods 0.000 abstract description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置、特に多層配線構造にお;する
スルーホールの形成方法に関するものである。
スルーホールの形成方法に関するものである。
第4図は従来の半導体装置の多層配線構造を示す断面図
であり、この図1おいて、1は半導体基板であり、2は
この半導体基板1上に形成された絶縁膜、3は前記絶縁
膜2上に形成された第1の金属配線層であり、4はこの
第1の金属配線層3上および絶縁膜2上に形成された第
1の層間絶縁膜、5はこの第1の層間絶縁膜4中に形成
され、第1の金属配線層3と第1の層間絶縁膜4上に形
成されるべき第2の金属配線層6の電気的接続をするた
めのスルーホールであり、6は前述した第2の金属配線
層で、スルーホール5を含んで第1の層間絶縁膜4上に
形成される。
であり、この図1おいて、1は半導体基板であり、2は
この半導体基板1上に形成された絶縁膜、3は前記絶縁
膜2上に形成された第1の金属配線層であり、4はこの
第1の金属配線層3上および絶縁膜2上に形成された第
1の層間絶縁膜、5はこの第1の層間絶縁膜4中に形成
され、第1の金属配線層3と第1の層間絶縁膜4上に形
成されるべき第2の金属配線層6の電気的接続をするた
めのスルーホールであり、6は前述した第2の金属配線
層で、スルーホール5を含んで第1の層間絶縁膜4上に
形成される。
次に、従来のスルーホールの形成方法を第5図Ca)〜
(d) Kついて説明する。
(d) Kついて説明する。
まず、半導体基板1上に、絶縁を目的として酸化シリコ
ン膜あるいはリンガラス等の絶縁膜2を形成する(第5
図(a))。これは通常、半導体基板1中にトランジス
タ、ダイオード、抵抗体などの素子(図示せず)を形成
するが、不要な箇所で後に形成する金属配線層と電気的
な接続をもたないようKするためである。次に、スパッ
タ法あるいは蒸着などにより配線となる金属を付着させ
る。
ン膜あるいはリンガラス等の絶縁膜2を形成する(第5
図(a))。これは通常、半導体基板1中にトランジス
タ、ダイオード、抵抗体などの素子(図示せず)を形成
するが、不要な箇所で後に形成する金属配線層と電気的
な接続をもたないようKするためである。次に、スパッ
タ法あるいは蒸着などにより配線となる金属を付着させ
る。
その後、フォトリングラフイーおよびエツチング忙より
所定の金属パターンを形成し、これを第1の金属配線層
3とする(第5図(b))。次に、その上から、酸化シ
リコン膜あるいは窒化シリコン膜等の第1の層間絶縁膜
4をCVD(気相化学成長)法などで形成する(第5図
(C1)、さらに、フォトリソグラフィーおよびエツチ
ングにより−、第1の金属配線層3を含むようにスルー
ホール5を形成する(第5図(d))。最後に、スパッ
タ法あるいは蒸着などにより配線となる金属を付着させ
、7オトリソグラフイーおよびエツチングにより所定の
パターンを形成し、第2の金属配線層6とし、第4図に
示したような多層配線構造の半導体装置が形成される。
所定の金属パターンを形成し、これを第1の金属配線層
3とする(第5図(b))。次に、その上から、酸化シ
リコン膜あるいは窒化シリコン膜等の第1の層間絶縁膜
4をCVD(気相化学成長)法などで形成する(第5図
(C1)、さらに、フォトリソグラフィーおよびエツチ
ングにより−、第1の金属配線層3を含むようにスルー
ホール5を形成する(第5図(d))。最後に、スパッ
タ法あるいは蒸着などにより配線となる金属を付着させ
、7オトリソグラフイーおよびエツチングにより所定の
パターンを形成し、第2の金属配線層6とし、第4図に
示したような多層配線構造の半導体装置が形成される。
従来のスルーホール5の形成方法では、スルーホール5
の深さは、第1の層間絶縁膜4の膜厚く等しかった。し
かし、第1の層間絶縁膜4を薄く形成することは、第1
の金属配線層3と第2の金属配線層6の間の容量増大に
つながり、半導体装置の動作速度を遅くする。また第1
の層間絶縁膜4のカバレージも低下させる要因となり、
それに伴い第2の金属配線層6の段差部でのカバレージ
が低下するので、信頼性上問題がある。さらに、第1の
層間絶縁膜4を厚く形成すると、スルーホール5の深さ
が深くなり、スルーホール5内部での第2の金属配線層
60カバンージが劣化し、またこの段差は、その後の工
穆において障害となる等の問題点があった。
の深さは、第1の層間絶縁膜4の膜厚く等しかった。し
かし、第1の層間絶縁膜4を薄く形成することは、第1
の金属配線層3と第2の金属配線層6の間の容量増大に
つながり、半導体装置の動作速度を遅くする。また第1
の層間絶縁膜4のカバレージも低下させる要因となり、
それに伴い第2の金属配線層6の段差部でのカバレージ
が低下するので、信頼性上問題がある。さらに、第1の
層間絶縁膜4を厚く形成すると、スルーホール5の深さ
が深くなり、スルーホール5内部での第2の金属配線層
60カバンージが劣化し、またこの段差は、その後の工
穆において障害となる等の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、スルーホールの深さを増すことな(、かつ
スルーホール部以外での層間絶縁膜の膜厚を薄くしない
で済む半導体装置の製造方法を得ること、を目的とする
ものである。
れたもので、スルーホールの深さを増すことな(、かつ
スルーホール部以外での層間絶縁膜の膜厚を薄くしない
で済む半導体装置の製造方法を得ること、を目的とする
ものである。
この発明に係る半導体装置の製造方法は、層間絶縁膜を
2度に分けて形成し、一度目の層間絶縁膜形成後レジス
トを塗布し、さらにその上に液状ガラスを塗布する。次
に、この液状ガラスをマスクにレジストをエツチング除
去し、さらに層間絶縁膜をエツチング除去する。その後
、二度目の層間絶縁膜を形成し、7オトリングラフイー
により所定の位置にスルーホールを形成するものである
。
2度に分けて形成し、一度目の層間絶縁膜形成後レジス
トを塗布し、さらにその上に液状ガラスを塗布する。次
に、この液状ガラスをマスクにレジストをエツチング除
去し、さらに層間絶縁膜をエツチング除去する。その後
、二度目の層間絶縁膜を形成し、7オトリングラフイー
により所定の位置にスルーホールを形成するものである
。
この発明においては、一度目の層間絶縁膜の形成後レジ
ストを塗布し、液状ガラスを塗布することにより第1の
金属配線層上には液状ガーラスが薄く形成され、軽いエ
ツチングによりその部分の液状ガラスを除去し、段差の
側壁に厚く形成された液状ガラスをマスクにレジストを
エツチングし、さらにそのレジストをマスクに層間絶縁
膜をエツチングする。これにより、第1の層間絶縁膜の
パターンに沿りて、細く深い溝が形成される。その上よ
り二度目の層間絶縁膜を付着させる。この層間絶縁膜を
薄く形成すると、スルーホール部での段差は減少する。
ストを塗布し、液状ガラスを塗布することにより第1の
金属配線層上には液状ガーラスが薄く形成され、軽いエ
ツチングによりその部分の液状ガラスを除去し、段差の
側壁に厚く形成された液状ガラスをマスクにレジストを
エツチングし、さらにそのレジストをマスクに層間絶縁
膜をエツチングする。これにより、第1の層間絶縁膜の
パターンに沿りて、細く深い溝が形成される。その上よ
り二度目の層間絶縁膜を付着させる。この層間絶縁膜を
薄く形成すると、スルーホール部での段差は減少する。
第1図はこの発明により形成された半導体装置の多層配
線構造を示す断面図である。この図において、1は半導
体基板であり、2はこの半導体基板1上く形成された絶
縁膜、3はこの絶縁膜2上く形成された第1の金属配線
層であり、4は一度目に形成される第1の層間絶縁膜、
41は前記第1の層間絶縁膜4および後述の液状ガラス
7の上に二度目に形成される第2の層間絶縁膜、5は前
記第2の層間絶縁膜41中く形成されるスルーホールで
あり、6は第2の金属配線層、7は前記第1の金属配線
層3と第1の0層間絶縁膜4および第1の層間絶縁膜4
と第2の層間絶縁膜410間にそれぞれ介在する液状ガ
ラスである。
線構造を示す断面図である。この図において、1は半導
体基板であり、2はこの半導体基板1上く形成された絶
縁膜、3はこの絶縁膜2上く形成された第1の金属配線
層であり、4は一度目に形成される第1の層間絶縁膜、
41は前記第1の層間絶縁膜4および後述の液状ガラス
7の上に二度目に形成される第2の層間絶縁膜、5は前
記第2の層間絶縁膜41中く形成されるスルーホールで
あり、6は第2の金属配線層、7は前記第1の金属配線
層3と第1の0層間絶縁膜4および第1の層間絶縁膜4
と第2の層間絶縁膜410間にそれぞれ介在する液状ガ
ラスである。
次に、第1図の半導体装置の製造方法の工程を第2図<
8)〜(i) Ic示す。
8)〜(i) Ic示す。
まず、第2図(a)、 (b)のよう廻、従来方法と同
一の方法によって半導体基板1上に絶縁膜2.第1の金
属配線層3.第1の層間絶縁膜4を形成する。次に、第
2図(C)のように、レジスト8.液状ガラス9を塗布
するが、レジスト8を塗布する場合、塗布条件を適当に
選んで下地の段差を反映するようKする。その後、液状
ガラス9を塗布する。この場合、レジスト8が下地の凸
凹を反映するような条件にて塗布されているために1こ
の液状ガラス9は凹部、すなわち、第1の金属配線層3
のない部分は厚く形成され、逆に、第1の金属配線層3
の上は薄く形成される。次に、第2図(dJのように液
状ガラス9を軽くエツチングし1廖く形成された部分に
のみ液状ガラス9を残す。さらに、スルーホールを開孔
しようとする箇所の第1の層間絶縁膜4をエツチングで
きるよ5に、第2図(e)のようにもう一度しシストパ
ターン10を形成する。次に、第2図(f)のよ5にレ
ジスト8とレジストパターン10をマスクにして、第1
の層間絶縁膜4をエツチングする。次に、第2図(gl
のようにレジスト8とレジストパターン10を除去し、
液状ガラスTを塗布する。この時、第1の金属配線層3
と第1の層間絶縁膜4の間に細い谷11ができるが、液
状ガラス7が厚く形成されるので、段差はてい減される
。続いて、液状ガラス7を軽(エツチング除去すると、
細い谷11などの凹部のみに液状ガラスが残る。その上
より、第2図(k)のように第2の層間絶縁膜41をプ
ラズマCVD法などで形成する。この場合、第2の層間
絶縁膜41の膜厚はスルーホール部の段差に全く等しい
ため、他に制約がない限り薄(形成することが望ましい
。次に、第2図(i)のようにフォトリングラフイーに
よりスルーホールのレジストパターンを形成し、エツチ
ングにより第2の層間絶縁膜41中にスルーホール5を
形成する。最後に、第2の金属配線層6を付着させ、パ
ターンニングを行うことにより、第1図に示したような
2層配線構造が形成される。
一の方法によって半導体基板1上に絶縁膜2.第1の金
属配線層3.第1の層間絶縁膜4を形成する。次に、第
2図(C)のように、レジスト8.液状ガラス9を塗布
するが、レジスト8を塗布する場合、塗布条件を適当に
選んで下地の段差を反映するようKする。その後、液状
ガラス9を塗布する。この場合、レジスト8が下地の凸
凹を反映するような条件にて塗布されているために1こ
の液状ガラス9は凹部、すなわち、第1の金属配線層3
のない部分は厚く形成され、逆に、第1の金属配線層3
の上は薄く形成される。次に、第2図(dJのように液
状ガラス9を軽くエツチングし1廖く形成された部分に
のみ液状ガラス9を残す。さらに、スルーホールを開孔
しようとする箇所の第1の層間絶縁膜4をエツチングで
きるよ5に、第2図(e)のようにもう一度しシストパ
ターン10を形成する。次に、第2図(f)のよ5にレ
ジスト8とレジストパターン10をマスクにして、第1
の層間絶縁膜4をエツチングする。次に、第2図(gl
のようにレジスト8とレジストパターン10を除去し、
液状ガラスTを塗布する。この時、第1の金属配線層3
と第1の層間絶縁膜4の間に細い谷11ができるが、液
状ガラス7が厚く形成されるので、段差はてい減される
。続いて、液状ガラス7を軽(エツチング除去すると、
細い谷11などの凹部のみに液状ガラスが残る。その上
より、第2図(k)のように第2の層間絶縁膜41をプ
ラズマCVD法などで形成する。この場合、第2の層間
絶縁膜41の膜厚はスルーホール部の段差に全く等しい
ため、他に制約がない限り薄(形成することが望ましい
。次に、第2図(i)のようにフォトリングラフイーに
よりスルーホールのレジストパターンを形成し、エツチ
ングにより第2の層間絶縁膜41中にスルーホール5を
形成する。最後に、第2の金属配線層6を付着させ、パ
ターンニングを行うことにより、第1図に示したような
2層配線構造が形成される。
上記の工程における第1の層間絶縁膜4の形成は、第1
の金属配線層3の膜厚に近い方が段差なてい減できるの
で好ましい。この点を第3図(a)。
の金属配線層3の膜厚に近い方が段差なてい減できるの
で好ましい。この点を第3図(a)。
(blによって説明する。
第3図(a)は従来のスルーホール形成状aのa略を示
す断面図であり、第3図(b)はこの発明の概略を示す
断面図である。図中、AおよびBの部分の第1の層間絶
縁膜4が作る段差a、bは、この発明のbの方が小さく
なっている。これは、従来法では第1の層間絶縁膜4を
プラズマCVD法等で一度に形成しているため、第2の
金属配線層6は第1の金属配線層3の膜厚分の段差は必
らずのりこえなげればならないのに対し、この発明によ
る方法では、一度プラズマCVD法などで形成した第1
の層間絶縁膜4をスルーホール50周辺部分だけ除去し
てしまうため、第2の金属配線層6はほとんど段差をの
りこえる必要がな1まためである。
す断面図であり、第3図(b)はこの発明の概略を示す
断面図である。図中、AおよびBの部分の第1の層間絶
縁膜4が作る段差a、bは、この発明のbの方が小さく
なっている。これは、従来法では第1の層間絶縁膜4を
プラズマCVD法等で一度に形成しているため、第2の
金属配線層6は第1の金属配線層3の膜厚分の段差は必
らずのりこえなげればならないのに対し、この発明によ
る方法では、一度プラズマCVD法などで形成した第1
の層間絶縁膜4をスルーホール50周辺部分だけ除去し
てしまうため、第2の金属配線層6はほとんど段差をの
りこえる必要がな1まためである。
なお、上記実施例では、2層配線構造のスルーホール5
の形成に関して述べたが、3層以上の多層配線構造のス
ルーホールについても適用できる。
の形成に関して述べたが、3層以上の多層配線構造のス
ルーホールについても適用できる。
この発明は以上説明したとおり、半導体基板上に絶縁膜
を形成した後、第1の金属配線層を形成する工場と、全
面に第1の層間絶縁膜を形成する工程と、その上にレジ
ストを塗布する工程と、さらにその上に液状ガラスを塗
布した後、第1の金属配線層のある部分の液状ガラスを
エツチング除去する工程と、さらに、スルーホールを形
成しようとする箇所を含む周辺部分の第1の層間絶縁膜
をエツチングするためのレジストパターンを形成する工
程と、レジストパターンをマスクとして第1の層間絶縁
膜をエツチングする工程と、レジストパターンを除去し
た後、全面に液状ガラスを塗布する工程と、この液状ガ
ラスを第1の金属配線層および第1の層間絶縁膜か露出
するようにエツチングする工程と、その上に第2の層間
絶縁膜を形成する工程と、第1の金属配線層上の第2の
層間絶縁膜にスルーホールを形成する工程とからなるの
で、スルーホールの周辺を金属配線層より大きめに第1
の層間絶縁膜を除去でき、これKよりスルーホールの周
辺に段差がほとんどなくなり、かつスルーホール自体の
段差も第2の層間絶縁膜の膜厚だけとなるため、第2の
金属配線層はスルーホール周辺でほとんど段差をのりこ
えることがなく、配線の信頼性が向上する利点が得られ
る。
を形成した後、第1の金属配線層を形成する工場と、全
面に第1の層間絶縁膜を形成する工程と、その上にレジ
ストを塗布する工程と、さらにその上に液状ガラスを塗
布した後、第1の金属配線層のある部分の液状ガラスを
エツチング除去する工程と、さらに、スルーホールを形
成しようとする箇所を含む周辺部分の第1の層間絶縁膜
をエツチングするためのレジストパターンを形成する工
程と、レジストパターンをマスクとして第1の層間絶縁
膜をエツチングする工程と、レジストパターンを除去し
た後、全面に液状ガラスを塗布する工程と、この液状ガ
ラスを第1の金属配線層および第1の層間絶縁膜か露出
するようにエツチングする工程と、その上に第2の層間
絶縁膜を形成する工程と、第1の金属配線層上の第2の
層間絶縁膜にスルーホールを形成する工程とからなるの
で、スルーホールの周辺を金属配線層より大きめに第1
の層間絶縁膜を除去でき、これKよりスルーホールの周
辺に段差がほとんどなくなり、かつスルーホール自体の
段差も第2の層間絶縁膜の膜厚だけとなるため、第2の
金属配線層はスルーホール周辺でほとんど段差をのりこ
えることがなく、配線の信頼性が向上する利点が得られ
る。
第1図はこの発明の製造方法により得られた半導体装置
の断面図、第2図(a)〜(i)はこの発明の半導体装
置の製造方法の一実施例を示す工程断面図、第3図(a
)、 (b)は従来のスルーホールと、この発明のス
/>ホールの段差の違いを示す断面図、第4図は従来の
スルーホールを示す断面図、第5図<a)〜(d)は従
来のスルーホールの形成工程を示す断面図である。 図において、1は半導体基板、2は絶縁膜、3は第1の
金属配線層、4は第1の層間絶・縁膜、5はスルーホー
ル、6は第2の金属配線層、7.9は液状ガラス、41
は第2の層間絶縁膜である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄 (外2名) 第1図 41:茎2のi間6P、潟に臘 第2図 (a) (b) (C) 第2図 (d) (e) (f) 第2図 (h) 第3図 (a) (b) 第4図 (a) (b)
の断面図、第2図(a)〜(i)はこの発明の半導体装
置の製造方法の一実施例を示す工程断面図、第3図(a
)、 (b)は従来のスルーホールと、この発明のス
/>ホールの段差の違いを示す断面図、第4図は従来の
スルーホールを示す断面図、第5図<a)〜(d)は従
来のスルーホールの形成工程を示す断面図である。 図において、1は半導体基板、2は絶縁膜、3は第1の
金属配線層、4は第1の層間絶・縁膜、5はスルーホー
ル、6は第2の金属配線層、7.9は液状ガラス、41
は第2の層間絶縁膜である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄 (外2名) 第1図 41:茎2のi間6P、潟に臘 第2図 (a) (b) (C) 第2図 (d) (e) (f) 第2図 (h) 第3図 (a) (b) 第4図 (a) (b)
Claims (1)
- 半導体基板上に絶縁膜を形成した後、第1の金属配線
層を形成する工程と、全面に第1の層間絶縁膜を形成す
る工程と、その上にレジストを塗布する工程と、さらに
その上に液状ガラスを塗布した後、前記第1の金属配線
層のある部分の液状ガラスをエッチング除去する工程と
、さらに、スルーホールを形成しようとする箇所を含む
周辺部分の前記第1の層間絶縁膜をエッチングするため
のレジストパターンを形成する工程と、前記レジストパ
ターンをマスクとして前記第1の層間絶縁膜をエッチン
グする工程と、前記レジストパターンを除去した後、全
面に液状ガラスを塗布する工程と、この液状ガラスを前
記第1の金属配線層および第1の層間絶縁膜が露出する
ようにエッチングする工程と、その上に第2の層間絶縁
膜を形成する工程と、前記第1の金属配線層上の前記第
2の層間絶縁膜にスルーホールを形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9091786A JPS62247550A (ja) | 1986-04-18 | 1986-04-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9091786A JPS62247550A (ja) | 1986-04-18 | 1986-04-18 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62247550A true JPS62247550A (ja) | 1987-10-28 |
Family
ID=14011775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9091786A Pending JPS62247550A (ja) | 1986-04-18 | 1986-04-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62247550A (ja) |
-
1986
- 1986-04-18 JP JP9091786A patent/JPS62247550A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62295437A (ja) | 多層配線形成法 | |
JPS62247550A (ja) | 半導体装置の製造方法 | |
JPS6376351A (ja) | 多層配線の形成方法 | |
JPH04109654A (ja) | 半導体装置及びその製造方法 | |
JPS62137853A (ja) | 多層配線の形成方法 | |
JPH0927491A (ja) | 半導体装置 | |
JPH0340449A (ja) | 集積回路を有する半導体装置 | |
JPH0290616A (ja) | 層間絶縁膜スルーホール形成方法 | |
JPS6235537A (ja) | 半導体装置及びその製造方法 | |
JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
JPH08139185A (ja) | 半導体装置の製造方法 | |
JPS6134956A (ja) | 配線層の形成方法 | |
JPH02151052A (ja) | 半導体装置の製造方法 | |
JPS61216344A (ja) | 半導体装置の製造方法 | |
JPS63312658A (ja) | 半導体装置の製造方法 | |
JPS61148837A (ja) | 配線形成方法 | |
JPS59117236A (ja) | 半導体装置 | |
JPS62243341A (ja) | 半導体装置の製造方法 | |
JPH04101447A (ja) | 多層配線半導体集積回路の製造方法 | |
JPS61180456A (ja) | 半導体装置の製造方法 | |
JPH05160126A (ja) | 多層配線形成法 | |
JPS60152040A (ja) | 半導体装置の製造方法 | |
JPH0322431A (ja) | 半導体集積回路 | |
JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
JPS59148348A (ja) | 半導体装置およびその製造方法 |