JPH04101447A - 多層配線半導体集積回路の製造方法 - Google Patents
多層配線半導体集積回路の製造方法Info
- Publication number
- JPH04101447A JPH04101447A JP21880390A JP21880390A JPH04101447A JP H04101447 A JPH04101447 A JP H04101447A JP 21880390 A JP21880390 A JP 21880390A JP 21880390 A JP21880390 A JP 21880390A JP H04101447 A JPH04101447 A JP H04101447A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- film
- insulation film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000009413 insulation Methods 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 32
- 239000011229 interlayer Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000001039 wet etching Methods 0.000 abstract description 2
- 238000005253 cladding Methods 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線半導体集積回路の製造方法に関し、特
に層間絶縁膜の形成方法に関する。
に層間絶縁膜の形成方法に関する。
従来の多層配線半導体集積回路の製造方法において層間
絶縁膜を形成するには、第３図（ａ）に示す様にまず、
半導体基板１の表面にフィールド酸化膜を形成して準備
された基板上２に第１層配線３を形成し、次に第３図（
ｂ）に示す様に層間絶縁膜４を形成し、第３図（ｃ）に
示すように、第２層配線５をその上に形成する。
絶縁膜を形成するには、第３図（ａ）に示す様にまず、
半導体基板１の表面にフィールド酸化膜を形成して準備
された基板上２に第１層配線３を形成し、次に第３図（
ｂ）に示す様に層間絶縁膜４を形成し、第３図（ｃ）に
示すように、第２層配線５をその上に形成する。
ここて層間絶縁膜４は基板表面に均一の厚さで形成され
ていた。
ていた。
従来の多層配線半導体集積回路の製造方法では、層間絶
縁膜を下層配線の上部に均一の厚さて形成するため、配
線の段差の部分でのカバレッジがよくないという問題点
があった。
縁膜を下層配線の上部に均一の厚さて形成するため、配
線の段差の部分でのカバレッジがよくないという問題点
があった。
本発明の多層配線半導体集積回路の製造方法は、基板上
に第１層目の層間絶縁膜を堆積したのち選択的に除去し
て配線形成領域を設け、前記配線形成領域に下層配線を
設け、第２層目の層間絶縁膜を設けるというものである
。
に第１層目の層間絶縁膜を堆積したのち選択的に除去し
て配線形成領域を設け、前記配線形成領域に下層配線を
設け、第２層目の層間絶縁膜を設けるというものである
。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の第１の実施例を示す半
導体チップの工程順断面図である。
導体チップの工程順断面図である。
まず、第１図（ａ）に示すように、シリコンなどの半導
体基板１の表面にフィールド酸化膜２を形成して準備さ
れた基板上に、ＰＳＧなとの第１層目の層間絶縁膜４０
を形成しその」二全面にネガ型フォトレジスト膜１０を
塗布する。次に第１図（ｂ）に示すように、第１層配線
用のＬＳ Ｉマスクを用いてフォトレジストの露光及び
エツチングを行い、次いで第１層目の層間絶縁膜４０を
ウェットエツチングで選択的に除去し、第１層目の配線
形成領域５−１．５−２を設ける。次に第１図（ｃ）に
示すように、アルミニウム膜などを被着したのち第１層
配線３−１．３−２をポジ型フォトレジスト膜２０を用
いて形成する。次に、第１図（ｄ）に示すように、第２
層目の眉間絶縁膜４］を形成した後、第１図（ｅ）に示
すように、第２層配線５を形成する。
体基板１の表面にフィールド酸化膜２を形成して準備さ
れた基板上に、ＰＳＧなとの第１層目の層間絶縁膜４０
を形成しその」二全面にネガ型フォトレジスト膜１０を
塗布する。次に第１図（ｂ）に示すように、第１層配線
用のＬＳ Ｉマスクを用いてフォトレジストの露光及び
エツチングを行い、次いで第１層目の層間絶縁膜４０を
ウェットエツチングで選択的に除去し、第１層目の配線
形成領域５−１．５−２を設ける。次に第１図（ｃ）に
示すように、アルミニウム膜などを被着したのち第１層
配線３−１．３−２をポジ型フォトレジスト膜２０を用
いて形成する。次に、第１図（ｄ）に示すように、第２
層目の眉間絶縁膜４］を形成した後、第１図（ｅ）に示
すように、第２層配線５を形成する。
層間絶縁膜の厚さを第１層配線の有る部分と無い部分で
変えることができ、従ってステップカバレッジが向上す
る。又、配線の重なり部分の層間絶縁膜の厚さは必要最
小限でよいので、従来より薄くすることかでき、スルー
ホールを形成しやすくなる。第２図は本発明の応用例を
示す断面図であり、３層配線について第１層目の層間絶
縁膜及び第２層目の層間絶縁膜の形成に本発明を適用し
た場合である。１は半導体基板、２はフィールド酸化膜
、３は第１層配線、５は第２層配線、６は第３層配線、
４０及び４１は第１層及び第２層配線間の第１層目及び
第２層目の眉間絶縁膜、４２及び４３は第２層及び第３
層配線間の第１層目及び第２層目の眉間絶縁膜である。
変えることができ、従ってステップカバレッジが向上す
る。又、配線の重なり部分の層間絶縁膜の厚さは必要最
小限でよいので、従来より薄くすることかでき、スルー
ホールを形成しやすくなる。第２図は本発明の応用例を
示す断面図であり、３層配線について第１層目の層間絶
縁膜及び第２層目の層間絶縁膜の形成に本発明を適用し
た場合である。１は半導体基板、２はフィールド酸化膜
、３は第１層配線、５は第２層配線、６は第３層配線、
４０及び４１は第１層及び第２層配線間の第１層目及び
第２層目の眉間絶縁膜、４２及び４３は第２層及び第３
層配線間の第１層目及び第２層目の眉間絶縁膜である。
従って、この場合にも第１の実施例と同様の効果が得ら
れる。
れる。
又、更に多層配線の場合にも応用できる。
以上説明したように本発明によれは、眉間絶縁膜を下層
に配線の有る部分は薄く、かつ無い部分は厚くなるので
、段差部てのカバレッジか向上する。更に、スルーホー
ルを形成する場合、配線の有る部分は薄いため、穴をあ
けやすいという効果を有する。
に配線の有る部分は薄く、かつ無い部分は厚くなるので
、段差部てのカバレッジか向上する。更に、スルーホー
ルを形成する場合、配線の有る部分は薄いため、穴をあ
けやすいという効果を有する。
第１図（ａ）〜（ｅ）は本発明の第１の実施例を示す半
導体チップの工程順断面図、第２図は本発明の応用例を
示す半導体チップの断面図、第３図（ａ）〜（ｃ）は従
来例を示す半導体チップの工程順断面図である。 １・・・半導体基板、２・・・フィールド酸化膜、３１
．３−２・・第１層配線、４・・・層間絶縁膜、５−１
．５−２・・・配線形成領域、６・・・第２Ｎ配線、７
・・第３層配線、１０・・・ネガ型フォトレジスト膜、
２０・・・ポジ型フォトレジスト膜、４０．４１・・・
第１層及び第２層配線間の第１層目及び第２層目の眉間
絶縁膜、４２．４３・・・第２層及び第３層配線間の第
１層目及び第２層目の眉間絶縁膜。
導体チップの工程順断面図、第２図は本発明の応用例を
示す半導体チップの断面図、第３図（ａ）〜（ｃ）は従
来例を示す半導体チップの工程順断面図である。 １・・・半導体基板、２・・・フィールド酸化膜、３１
．３−２・・第１層配線、４・・・層間絶縁膜、５−１
．５−２・・・配線形成領域、６・・・第２Ｎ配線、７
・・第３層配線、１０・・・ネガ型フォトレジスト膜、
２０・・・ポジ型フォトレジスト膜、４０．４１・・・
第１層及び第２層配線間の第１層目及び第２層目の眉間
絶縁膜、４２．４３・・・第２層及び第３層配線間の第
１層目及び第２層目の眉間絶縁膜。
Claims (1)
- 基板上に第１層目の層間絶縁膜を堆積したのち選択的に
除去して配線形成領域を設け、前記配線形成領域に下層
配線を設け、第２層目の層間絶縁膜を設けることを特徴
とする多層配線半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21880390A JPH04101447A (ja) | 1990-08-20 | 1990-08-20 | 多層配線半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21880390A JPH04101447A (ja) | 1990-08-20 | 1990-08-20 | 多層配線半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101447A true JPH04101447A (ja) | 1992-04-02 |
Family
ID=16725602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21880390A Pending JPH04101447A (ja) | 1990-08-20 | 1990-08-20 | 多層配線半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101447A (ja) |
-
1990
- 1990-08-20 JP JP21880390A patent/JPH04101447A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04101447A (ja) | 多層配線半導体集積回路の製造方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JPH0612789B2 (ja) | 半導体装置 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS6390841A (ja) | 半導体集積回路装置の製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS59117236A (ja) | 半導体装置 | |
| JPH04372133A (ja) | 半導体集積回路及びその製造方法 | |
| JPS62245654A (ja) | 半導体装置およびその製造方法 | |
| JPS60251645A (ja) | 半導体基板の多層配線形成方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPS62247550A (ja) | 半導体装置の製造方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPH03152931A (ja) | 半導体装置の製造方法 | |
| JPH0669347A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 |