JPS60251645A - 半導体基板の多層配線形成方法 - Google Patents
半導体基板の多層配線形成方法Info
- Publication number
- JPS60251645A JPS60251645A JP10984284A JP10984284A JPS60251645A JP S60251645 A JPS60251645 A JP S60251645A JP 10984284 A JP10984284 A JP 10984284A JP 10984284 A JP10984284 A JP 10984284A JP S60251645 A JPS60251645 A JP S60251645A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer wiring
- layer
- semiconductor substrate
- photo resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体集積回路等で多用される基板上の多
層配線にかかわり、半導体基板上の下層配線に層間絶縁
膜を介し上層配線を形成し、この上層配線を下層配線に
結合する、半導体基板の多層配線形成方法に関する。
層配線にかかわり、半導体基板上の下層配線に層間絶縁
膜を介し上層配線を形成し、この上層配線を下層配線に
結合する、半導体基板の多層配線形成方法に関する。
従来のこの種の半導体基板の多層配線の形成方法は、第
１図Ｃ８）〜（ｅ）に工程順に示す要部断面図のように
していた。まず、第１図（ａ）のように、シリコン基板
からなる半導体基板（以下「基板」と称する）（１）上
全面にアルミ材からなる一層目配線層Ｃ２＆）を形成し
、この上に所要のパターンとなる部分を、写真製版技術
によりホトレジスト（３）で覆う。
１図Ｃ８）〜（ｅ）に工程順に示す要部断面図のように
していた。まず、第１図（ａ）のように、シリコン基板
からなる半導体基板（以下「基板」と称する）（１）上
全面にアルミ材からなる一層目配線層Ｃ２＆）を形成し
、この上に所要のパターンとなる部分を、写真製版技術
によりホトレジスト（３）で覆う。
つ層〒−このホトレジスト（３）をマスクとして配線層
仏）の不要部分をエツチング除去し、第１図（ｂ）のよ
うに、一層目配線（２）を形成する。
仏）の不要部分をエツチング除去し、第１図（ｂ）のよ
うに、一層目配線（２）を形成する。
次に、ホトレジスト（３）を除去した後、シリコン酸化
膜（ＳｉＯ＋）からなる眉間絶縁膜（４）を、バイアス
スパッタリング法により表面が平たん化するよ゛うにし
て全面に形成し、第１図（ｃ）の状態になる。
膜（ＳｉＯ＋）からなる眉間絶縁膜（４）を、バイアス
スパッタリング法により表面が平たん化するよ゛うにし
て全面に形成し、第１図（ｃ）の状態になる。
このバイアススパッタリングにおいては、スパッタ条件
（例えば基板バイアス）を適当に選べば、（ｃ）図のよ
うに、一層目配線（２）に段差があっても、平たんな表
面になるように眉間絶縁膜（４）が形成されることは、
公知である。
（例えば基板バイアス）を適当に選べば、（ｃ）図のよ
うに、一層目配線（２）に段差があっても、平たんな表
面になるように眉間絶縁膜（４）が形成されることは、
公知である。
表面が平たんな絶縁膜を形成する池の方法として、例え
ば、有機樹脂などの液体を塗布した後、加熱硬化させる
ようにしてもよい。また、絶縁膜を形成して生じた表面
の凹凸をエツチングによ・り平たん化する、いわゆるエ
ツチング法によってもよく、その他の表面が平たんにさ
れる成膜方法によってもよい。
ば、有機樹脂などの液体を塗布した後、加熱硬化させる
ようにしてもよい。また、絶縁膜を形成して生じた表面
の凹凸をエツチングによ・り平たん化する、いわゆるエ
ツチング法によってもよく、その他の表面が平たんにさ
れる成膜方法によってもよい。
つづいて、第１図（ｄ）のように、層間絶縁膜（４）上
全面にホトレジスト（５）を塗布し、スルホールを形成
しようとする位置上に写真製版技術により穴（５ａ）を
エツチングで形成する。この状態のホトレジスト（５）
をマスクとし層間絶縁膜（４）にエツチング除去により
スルーホール（４ａ）を形成する。
全面にホトレジスト（５）を塗布し、スルホールを形成
しようとする位置上に写真製版技術により穴（５ａ）を
エツチングで形成する。この状態のホトレジスト（５）
をマスクとし層間絶縁膜（４）にエツチング除去により
スルーホール（４ａ）を形成する。
この後、ホトレジスト（５）を除去し、アルミ材からな
る二層目配線層を全面に付着し、第１図（ｅ）に示すよ
うに、写真製版、エツチングにより所要のパターンの二
層目配線（６）が形成され、多層配線の基本的な工程が
終了される。
る二層目配線層を全面に付着し、第１図（ｅ）に示すよ
うに、写真製版、エツチングにより所要のパターンの二
層目配線（６）が形成され、多層配線の基本的な工程が
終了される。
上記従来の方法では、二層目配線（６）の表面がスルー
ホール（４ａ）部で深く落込み、配線材にくびれができ
、断線などの不良が生じていた。また、この二層目配線
上に眉間絶縁膜を介し三層目配線を形成し、スルホール
部で二層目配線に結合接続した場合、三層目配線の表面
に落込みができ、断線などの不良の原因となっていた。
ホール（４ａ）部で深く落込み、配線材にくびれができ
、断線などの不良が生じていた。また、この二層目配線
上に眉間絶縁膜を介し三層目配線を形成し、スルホール
部で二層目配線に結合接続した場合、三層目配線の表面
に落込みができ、断線などの不良の原因となっていた。
この発明は、上記従来方法の欠点を除くためになされた
もので、基板上に、上層配線への接合部を厚くし他部を
薄くし所要パターンにした下層配線を形成し、この状態
の全面上に眉間絶縁膜を形成し、この絶縁膜の上面を接
合部上面にほぼそろえ平たんにし、この上に所要パター
ンの上層配線を形成し、上記接合部で下層配線に接合す
るようにし、上層配線の上面が接合部上方で落込みを生
じることなく平たんにでき、上層配線の接合部での断線
などをなくし、品質を向上する半導体基板の多層配線形
成方法を提供することを目的としている。
もので、基板上に、上層配線への接合部を厚くし他部を
薄くし所要パターンにした下層配線を形成し、この状態
の全面上に眉間絶縁膜を形成し、この絶縁膜の上面を接
合部上面にほぼそろえ平たんにし、この上に所要パター
ンの上層配線を形成し、上記接合部で下層配線に接合す
るようにし、上層配線の上面が接合部上方で落込みを生
じることなく平たんにでき、上層配線の接合部での断線
などをなくし、品質を向上する半導体基板の多層配線形
成方法を提供することを目的としている。
以下、この発明の一実施例による半導体基板′の多層配
線形成方法を、第２図（ａ）〜（ｅ）に工程順に示す要
部断面図により説明する。まず、第２図（ａ）のように
、シリコン基板からなる基板（１）上全面にアルミ材か
らなる一層目配線層αｌａ）を形成する。この配線層（
ｌｌａ）は、後で形成される二層目配線への接合部の突
出高さに相当するだけ従来より厚く形成しておく。配線
層（ｌｌａ）上に所要のパターンとなる部分を、写真製
版技術によりホトレジスト（３）でついで、第２図（ｂ
）のように、このホトレジスト（３）をマスクとして配
線層（ｌｌａ ）の不要部分をエツチング除去し、所要
パターンの厚い配線α１ｂ）が形成される。
線形成方法を、第２図（ａ）〜（ｅ）に工程順に示す要
部断面図により説明する。まず、第２図（ａ）のように
、シリコン基板からなる基板（１）上全面にアルミ材か
らなる一層目配線層αｌａ）を形成する。この配線層（
ｌｌａ）は、後で形成される二層目配線への接合部の突
出高さに相当するだけ従来より厚く形成しておく。配線
層（ｌｌａ）上に所要のパターンとなる部分を、写真製
版技術によりホトレジスト（３）でついで、第２図（ｂ
）のように、このホトレジスト（３）をマスクとして配
線層（ｌｌａ ）の不要部分をエツチング除去し、所要
パターンの厚い配線α１ｂ）が形成される。
次に、残っているホトレジスト（３）を除去してから、
全面にホトレジストを塗布し、配線（ｌｌｂ）の薄くし
よとする部分に対するホトレジストを、第２図（Ｃ）の
ように、写真製版技術によりエツチング除去する。こう
して形成されたホトレジスト（２）をマスクとして配線
（ｌｌｂ）の上層配線に対する接合部（ｌｌｃ）を残し
他の部分を、エツチングによシ所要の厚さまで薄くし一
層目配線ａρを形成する。この一層目配線（ロ）の薄く
された厚さは、上記従来の一層目配線（２）の厚さと同
一である。
全面にホトレジストを塗布し、配線（ｌｌｂ）の薄くし
よとする部分に対するホトレジストを、第２図（Ｃ）の
ように、写真製版技術によりエツチング除去する。こう
して形成されたホトレジスト（２）をマスクとして配線
（ｌｌｂ）の上層配線に対する接合部（ｌｌｃ）を残し
他の部分を、エツチングによシ所要の厚さまで薄くし一
層目配線ａρを形成する。この一層目配線（ロ）の薄く
された厚さは、上記従来の一層目配線（２）の厚さと同
一である。
つづいて、ホトレジスト（２）を除去した後、第２図（
ｄ）のように、シリコン酸化膜からなる眉間絶縁膜（至
）を、バイアススパッタリング法により表面が平たんに
なるように全面に形成する。この場合、層関絶縁膜四は
、上面が配線ａＤの接合部０１Ｃ）の上ように、いった
ん厚く形成しておき、エツチングにより薄くして上面が
一致するようにしてもよい。
ｄ）のように、シリコン酸化膜からなる眉間絶縁膜（至
）を、バイアススパッタリング法により表面が平たんに
なるように全面に形成する。この場合、層関絶縁膜四は
、上面が配線ａＤの接合部０１Ｃ）の上ように、いった
ん厚く形成しておき、エツチングにより薄くして上面が
一致するようにしてもよい。
この後、アルミ材からなる二層目配線層を全面に付着し
、第２図（ｅ）に示すように、写真製版、エツチングに
より所要のパターンの二層目配線ＣＩ４を形成する。こ
うして、従来方法とは異なり、二層目配線α◆の表面は
、一層目配線（ロ）の接合部０１ｃ）上での落ち込みの
ない平たん面に形成される。
、第２図（ｅ）に示すように、写真製版、エツチングに
より所要のパターンの二層目配線ＣＩ４を形成する。こ
うして、従来方法とは異なり、二層目配線α◆の表面は
、一層目配線（ロ）の接合部０１ｃ）上での落ち込みの
ない平たん面に形成される。
なお、上記実施例では、二層配線の場合を示したが、三
層以上の多層配線の場合にも適用できるものである。
層以上の多層配線の場合にも適用できるものである。
また、上記実施例では、一層目配線（ロ）及び二層目配
線α◆にアルミ材を用いたが、これに限らず他の導電金
属材を用いてもよい。
線α◆にアルミ材を用いたが、これに限らず他の導電金
属材を用いてもよい。
さらに、上記実施例では半導体基板として、シリコイ基
板の場合を示したが、他の種の半導体基板であっても適
用できるものである。
板の場合を示したが、他の種の半導体基板であっても適
用できるものである。
なおまた、上記実施例では、眉間絶縁膜としてシリコン
酸化膜の場合を示したが、他の材質の絶縁膜であっても
よい。
酸化膜の場合を示したが、他の材質の絶縁膜であっても
よい。
さらにまた、上記実施例では、配線の形成にホトレジス
トを用いたが、これに限らず、電子線レジスト、Ｘ線レ
ジスト又はイオンビームレジストなどを用いる方法によ
ってもよい。
トを用いたが、これに限らず、電子線レジスト、Ｘ線レ
ジスト又はイオンビームレジストなどを用いる方法によ
ってもよい。
以上のように、この発明の方法によれば、基板上に、上
層配線への接合部を厚くし他部を薄くして所要パターン
の下層配線を形成し、この状態の全面に眉間絶縁膜を形
成し、この絶縁膜の上面を上記接合部の上面にほぼそろ
え、この上に所要パターンの上層配線を形成するように
したので、上層配線の表面が上記接合部上方部で落込み
が生じることなく平たんにでき、従来のような上層配線
の落込みによる断線などがなくなり、品質が向上される
。
層配線への接合部を厚くし他部を薄くして所要パターン
の下層配線を形成し、この状態の全面に眉間絶縁膜を形
成し、この絶縁膜の上面を上記接合部の上面にほぼそろ
え、この上に所要パターンの上層配線を形成するように
したので、上層配線の表面が上記接合部上方部で落込み
が生じることなく平たんにでき、従来のような上層配線
の落込みによる断線などがなくなり、品質が向上される
。
第１図（ａ）〜（ｅ）は従来の半導体基板の多層配線形
成方法を工程順に示す要部断面図、第２図（ａ）〜（ｅ
）はこの発明の一実施例による半導体基板の多層配線形
成方法を工程順に示す要部断面図である。 （１）・・・半導体基板、（３）・・・ホトレジスト、
（ｌｌａ）・・・一層目配線層、（ロ）・・・一層目配
線、０１ｃ）・・・接合部、（６）・・・ホトレジスト
、（１１３・・・層間絶縁膜、Ｑ４）・・・二層目配線
。 なお、図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 （ａ）（の （ｂ） Ｃｂ） （Ｃ）（Ｃ） （ｄ） （ｄ） （ｅ） （ｅ）
成方法を工程順に示す要部断面図、第２図（ａ）〜（ｅ
）はこの発明の一実施例による半導体基板の多層配線形
成方法を工程順に示す要部断面図である。 （１）・・・半導体基板、（３）・・・ホトレジスト、
（ｌｌａ）・・・一層目配線層、（ロ）・・・一層目配
線、０１ｃ）・・・接合部、（６）・・・ホトレジスト
、（１１３・・・層間絶縁膜、Ｑ４）・・・二層目配線
。 なお、図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 （ａ）（の （ｂ） Ｃｂ） （Ｃ）（Ｃ） （ｄ） （ｄ） （ｅ） （ｅ）
Claims (4)
- （１）半導体基板上に比較的厚い下層配線層を付着し、
この配線層をエツチングによシ、上層配線への接合部を
厚く突出した形状で残し他部を薄くし所要パターンにし
た下層配線を形成し、上記半導体基板上及び上記下層配
線上に眉間絶縁膜を形成し、この絶縁膜の上面を上記接
合部上面にほぼそろえて平たんにし、この平たんになっ
た層間絶縁膜上及び上記接合部上に上層配線層を付着し
、この上層配線層をエツチングして所要パターンにし上
面子たんな上層配線を形成する、半導体基板の多層配線
形成方法。 - （２）半導体基板はシリコン基板からなる特許請求の範
囲第１項記載の半導体基板の多層配線形成方法。 - （３）層間絶縁膜はシリコン酸化膜からなる特許成方法
。 - （４） 上層及び下層配線はアルミ材からなる特許請求
の範囲第１項記載の半導体基板の多層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10984284A JPS60251645A (ja) | 1984-05-28 | 1984-05-28 | 半導体基板の多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10984284A JPS60251645A (ja) | 1984-05-28 | 1984-05-28 | 半導体基板の多層配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60251645A true JPS60251645A (ja) | 1985-12-12 |
Family
ID=14520579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10984284A Pending JPS60251645A (ja) | 1984-05-28 | 1984-05-28 | 半導体基板の多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251645A (ja) |
-
1984
- 1984-05-28 JP JP10984284A patent/JPS60251645A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS60251645A (ja) | 半導体基板の多層配線形成方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS62254446A (ja) | 半導体装置 | |
| JPH0927491A (ja) | 半導体装置 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS6390841A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS58122751A (ja) | 半導体装置 | |
| JPH04101447A (ja) | 多層配線半導体集積回路の製造方法 | |
| JPS60152042A (ja) | 多層配線構造の形成方法 | |
| JPS58202555A (ja) | 半導体装置の製造方法 | |
| JPH05283537A (ja) | 半導体装置の製造方法 | |
| JPH03263836A (ja) | 半導体装置の電極配線形成方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPH0624196B2 (ja) | 半導体装置の製造方法 | |
| JPS61116861A (ja) | 多層配線形成法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPS59152645A (ja) | 集積回路の製造方法 |