JPS61172350A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61172350A JPS61172350A JP1370485A JP1370485A JPS61172350A JP S61172350 A JPS61172350 A JP S61172350A JP 1370485 A JP1370485 A JP 1370485A JP 1370485 A JP1370485 A JP 1370485A JP S61172350 A JPS61172350 A JP S61172350A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- interlayer insulating
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置およびその製造方法に関し、上層配
線と下層配線及び基板との接続が容易な多層配線構造の
半導体装置およびその製造方法を提供するものである。
線と下層配線及び基板との接続が容易な多層配線構造の
半導体装置およびその製造方法を提供するものである。
従来の技術
従来の多層配線構造の半導体装置は、たとえば３層の多
層配線の場合、第５図に示すように、半導体基板３１上
に形成した各配線層３２，３３゜３４間の層間絶縁膜３
５，３６を基板全面に形成するような構造になっていた
。
層配線の場合、第５図に示すように、半導体基板３１上
に形成した各配線層３２，３３゜３４間の層間絶縁膜３
５，３６を基板全面に形成するような構造になっていた
。
発明が解決しようとする問題点
しかし、このような構造では、第３の配線層３４と半導
体基板３１や第１の配線層３２とのコンタクト部３７で
の断差が大きいものであった。そのため、第３の配線層
３４が断差部で断切れを生じ、半導体基板３１や第１の
配線層３２との接続が難しいという問題点があった。
体基板３１や第１の配線層３２とのコンタクト部３７で
の断差が大きいものであった。そのため、第３の配線層
３４が断差部で断切れを生じ、半導体基板３１や第１の
配線層３２との接続が難しいという問題点があった。
本発明はこのような問題点に鑑み、半導体装置において
基板との接続が容易な多層配線を形成するものである。
基板との接続が容易な多層配線を形成するものである。
問題点を解決するだめの手段
上記問題点を解決する本発明の技術的な手段は、第１の
配線層３２と第２の配線層３３の間の層間絶縁膜３５を
、上記第２の配線層下以外の領域のみ除去した構造、減
少させた構造のうちの少なくとも一方の構造にすること
である。
配線層３２と第２の配線層３３の間の層間絶縁膜３５を
、上記第２の配線層下以外の領域のみ除去した構造、減
少させた構造のうちの少なくとも一方の構造にすること
である。
作 用
この技術的手段によると、第１．第２の配線層間の層間
絶縁膜を、第２の配線層下以外の領域のみ除去した構造
、減少させた構造の少なくとも一方の構造にすることに
よシ第３の配線層と半導体基板及び第１の配線層とのコ
ンタクト部の断差が軽減できる。この結果、第３の配線
層と半導体基板や第１の配線層を接続する場合、コンタ
クト部での配線層の断切れが無くなり、基板や第１の配
線層との接続が容易に行なえるようになる。
絶縁膜を、第２の配線層下以外の領域のみ除去した構造
、減少させた構造の少なくとも一方の構造にすることに
よシ第３の配線層と半導体基板及び第１の配線層とのコ
ンタクト部の断差が軽減できる。この結果、第３の配線
層と半導体基板や第１の配線層を接続する場合、コンタ
クト部での配線層の断切れが無くなり、基板や第１の配
線層との接続が容易に行なえるようになる。
実施例
以下、本発明の一実施例を第１図〜第４図にもとづいて
説明する。本実施例装置の構造を第１図に示し、その構
造工程を第２図〜第４図に示す。
説明する。本実施例装置の構造を第１図に示し、その構
造工程を第２図〜第４図に示す。
第１図において、１１は半導体基板、１２は第１の配線
層、１３は第２の配線層、１４は第３の配線層、１５．
１６は層間絶縁膜、１７．１８はコンタクト部である。
層、１３は第２の配線層、１４は第３の配線層、１５．
１６は層間絶縁膜、１７．１８はコンタクト部である。
この装置の製造工程を説明すると、まず第２図に示すよ
うに半導体基板１１上に所定の第１の配線層１２を形成
し、その後、たとえばＣＶ Ｄ Ｓ ｉ０２膜やＰＳＧ
膜、ＢＰＳＧ膜ｔ ５１３Ｎ４膜のような絶縁膜によシ
層間絶縁膜１５を形成する。その後所定のコンタクト部
１８を形成し、さらに、写真食刻法によシ、第２の配線
層１３を形成する。続いて上記配線層１３のパターンを
エツチングマスクとして上記層間絶縁膜１５の全部、ま
たは一部をエツチングする。層間絶縁膜１５を全部エツ
チングした場合の断面図が第３図に示しである。第３図
で１９はレジストである。この時上記層間絶縁膜１５は
１種類である必要はない。たとえば下層に４００膜程度
の薄いＳｉ３Ｎ４膜を形成後ＣＶＤ５１０２膜やＰＳＧ
膜、ＢＰＳＣｉ膜のような膜を形成すると、基板の耐酸
化性が向上するとともに、上記層間絶縁膜１５のエツチ
ング時のエツチングストッパーとして役立つ。
うに半導体基板１１上に所定の第１の配線層１２を形成
し、その後、たとえばＣＶ Ｄ Ｓ ｉ０２膜やＰＳＧ
膜、ＢＰＳＧ膜ｔ ５１３Ｎ４膜のような絶縁膜によシ
層間絶縁膜１５を形成する。その後所定のコンタクト部
１８を形成し、さらに、写真食刻法によシ、第２の配線
層１３を形成する。続いて上記配線層１３のパターンを
エツチングマスクとして上記層間絶縁膜１５の全部、ま
たは一部をエツチングする。層間絶縁膜１５を全部エツ
チングした場合の断面図が第３図に示しである。第３図
で１９はレジストである。この時上記層間絶縁膜１５は
１種類である必要はない。たとえば下層に４００膜程度
の薄いＳｉ３Ｎ４膜を形成後ＣＶＤ５１０２膜やＰＳＧ
膜、ＢＰＳＣｉ膜のような膜を形成すると、基板の耐酸
化性が向上するとともに、上記層間絶縁膜１５のエツチ
ング時のエツチングストッパーとして役立つ。
次に第４図に示すようにＣＶ Ｄ Ｓ １０２膜や、Ｐ
ＳＧ膜、ＢＰＳＧ膜、Ｓｉ３Ｎ４膜のような絶縁膜を用
いて層間絶縁膜１６を形成する。その後、所定のコンタ
クト部１７を介して、第１．第２の配線層および半導体
基板に第３の配線層１４を接続する。なお上記実施例で
は、層間絶縁膜１５の第２の配線層１３下に位置する部
分以外の部分のみ除去した構造としたが、これは第２の
配線層１３下に位置する部分以外の部分の厚みを第２の
配線層下の層間絶縁膜の部分の厚みよシも薄く形成した
構造、又はこれら２つの構造を併存させた構造としても
よい。
ＳＧ膜、ＢＰＳＧ膜、Ｓｉ３Ｎ４膜のような絶縁膜を用
いて層間絶縁膜１６を形成する。その後、所定のコンタ
クト部１７を介して、第１．第２の配線層および半導体
基板に第３の配線層１４を接続する。なお上記実施例で
は、層間絶縁膜１５の第２の配線層１３下に位置する部
分以外の部分のみ除去した構造としたが、これは第２の
配線層１３下に位置する部分以外の部分の厚みを第２の
配線層下の層間絶縁膜の部分の厚みよシも薄く形成した
構造、又はこれら２つの構造を併存させた構造としても
よい。
以上のように本実施例装置の構造によれば、従来と異な
シコンタクト部の断差が軽減でき、多層配線の上層部の
配線を下層部の配線や基板に容易に接続することが可能
となる。
シコンタクト部の断差が軽減でき、多層配線の上層部の
配線を下層部の配線や基板に容易に接続することが可能
となる。
また本実施例では三層構造の多層配線について示したが
、三層以上の構造の多層配線についても本発明の方法を
繰返すことによって同様の効果を得ることができる。
、三層以上の構造の多層配線についても本発明の方法を
繰返すことによって同様の効果を得ることができる。
発明の効果
本発明によれば、多層配線構造における上層配線と下層
配線及び半導体基板との接続が容易となり、多層配線の
半導体装置への応用範囲を広げるのに大きく寄与するも
のである。
配線及び半導体基板との接続が容易となり、多層配線の
半導体装置への応用範囲を広げるのに大きく寄与するも
のである。
【図面の簡単な説明】
第１図は本発明の一実施例における半導体装置の断面図
、第２図〜第４図は上記半導体装置の製造工程を示す断
面図、第６図は従来の半導体装置の断面図である。 １１・・・・・・半導体基板、１２・・・・・・第１の
配線層、１３・・・・・・第２の配線層、１４・・・・
・・第３の配線層、１５．１６・・・・・・層間絶縁膜
、１７．１８・・・・・・コンタクト部。
、第２図〜第４図は上記半導体装置の製造工程を示す断
面図、第６図は従来の半導体装置の断面図である。 １１・・・・・・半導体基板、１２・・・・・・第１の
配線層、１３・・・・・・第２の配線層、１４・・・・
・・第３の配線層、１５．１６・・・・・・層間絶縁膜
、１７．１８・・・・・・コンタクト部。
Claims (3)
- （１）半導体基板上に第１の配線層を設け、この第１の
配線層の上方に間をおいて第２の配線層を設け、これら
第１、第２の配線層との間に層間絶縁膜を設けるととも
に、上記層間絶縁膜の上記第２の配線層下に位置する部
分以外の部分のみ除去した構造と上記第２の配線層下に
位置する部分以外の部分の厚みを上記第２の配線層下の
層間絶縁膜の部分の厚みよりも薄く形成した構造のうち
の少なくとも一方の構造を有することを特徴とする半導
体装置。 - （２）層間絶縁膜が１種類以上の絶縁膜よりなることを
特徴とする特許請求の範囲第１項に記載の半導体装置。 - （３）半導体基板上に第１の配線層を形成し、その上に
層間絶縁膜を形成し、さらにその上に第２の配線層を形
成し、上記第２の配線層をエッチングマスクとして上記
層間絶縁膜をエッチングし、第２の配線層下に位置する
層間絶縁膜部分を除去した構造と厚みを薄くした構造の
うちの少なくとも一方の構造を形成するようにしたこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60013704A JPH079933B2 (ja) | 1985-01-28 | 1985-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60013704A JPH079933B2 (ja) | 1985-01-28 | 1985-01-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61172350A true JPS61172350A (ja) | 1986-08-04 |
| JPH079933B2 JPH079933B2 (ja) | 1995-02-01 |
Family
ID=11840594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60013704A Expired - Lifetime JPH079933B2 (ja) | 1985-01-28 | 1985-01-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079933B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0215632A (ja) * | 1988-04-08 | 1990-01-19 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
| US5053644A (en) * | 1985-05-17 | 1991-10-01 | Hitachi, Ltd. | Semiconductor integrated circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5398788A (en) * | 1977-02-09 | 1978-08-29 | Oki Electric Ind Co Ltd | Manufacture for semiconductor integrated circuit |
-
1985
- 1985-01-28 JP JP60013704A patent/JPH079933B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5398788A (en) * | 1977-02-09 | 1978-08-29 | Oki Electric Ind Co Ltd | Manufacture for semiconductor integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5053644A (en) * | 1985-05-17 | 1991-10-01 | Hitachi, Ltd. | Semiconductor integrated circuit |
| JPH0215632A (ja) * | 1988-04-08 | 1990-01-19 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH079933B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63268258A (ja) | 半導体装置 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPH0927491A (ja) | 半導体装置 | |
| JPH02105554A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPS60251645A (ja) | 半導体基板の多層配線形成方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS58178538A (ja) | 半導体装置の製造方法 | |
| JPS60180145A (ja) | 半導体装置の製造方法 | |
| JPS60152042A (ja) | 多層配線構造の形成方法 | |
| JPS6146973B2 (ja) | ||
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS63237440A (ja) | 半導体装置の配線構造 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63102338A (ja) | 半導体装置の製造方法 | |
| JPH0567687A (ja) | 半導体装置及びその製造方法 | |
| JPS6322067B2 (ja) | ||
| JPS6254943A (ja) | 半導体装置の製造方法 | |
| JPS60175440A (ja) | 半導体装置の製造方法 |