JPS60175440A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60175440A JPS60175440A JP3064784A JP3064784A JPS60175440A JP S60175440 A JPS60175440 A JP S60175440A JP 3064784 A JP3064784 A JP 3064784A JP 3064784 A JP3064784 A JP 3064784A JP S60175440 A JPS60175440 A JP S60175440A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring
- hole
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、特に多層配線形成方法
に関するものである。
に関するものである。
従来例の構成とその問題点
近年、超高集積化回路装置（ＶＬＳＩ）では、微細化、
高集積化の進展にともなって多層配線構造を備えたもの
が増えつつある。しかしながら、配線が多層化するにつ
れて段差が急峻となり、この上に上層配＃を形成するこ
とが困難となる。このため、上層配線全形成する前に下
層配線と上層配線との層間絶縁膜を平坦化する技術がい
くつか提案されている。その中でも、ホトレジストヲ用
いたエッチバンク技術は有望な平坦化技術として注目さ
れている。
高集積化の進展にともなって多層配線構造を備えたもの
が増えつつある。しかしながら、配線が多層化するにつ
れて段差が急峻となり、この上に上層配＃を形成するこ
とが困難となる。このため、上層配線全形成する前に下
層配線と上層配線との層間絶縁膜を平坦化する技術がい
くつか提案されている。その中でも、ホトレジストヲ用
いたエッチバンク技術は有望な平坦化技術として注目さ
れている。
アルミニウム（Ａ１）膜を電極層とし、それの２層間の
絶縁膜を平坦化するにあたり、このホトレジストのエッ
チバック技術を採用した、従来のＭＯ８型半導体装置製
造工程の１例を、第１図（ａ）〜に）の工程断面図を参
照して説明する。尚、この図示のＭＯ８型半導体装置は
２層Ａｌ配線の他［２層のポリシリコン層を有している
。
絶縁膜を平坦化するにあたり、このホトレジストのエッ
チバック技術を採用した、従来のＭＯ８型半導体装置製
造工程の１例を、第１図（ａ）〜に）の工程断面図を参
照して説明する。尚、この図示のＭＯ８型半導体装置は
２層Ａｌ配線の他［２層のポリシリコン層を有している
。
第１図（２Ｌ）ＶＣ示すように、まず、シリコン基板１
上に、ＭＯ８型半導体装置の構成要素として、所定のＬ
ＯＣＯ８酸化膜２、ゲート酸化膜（図には示されていな
い）、第１ポリシリコン層３、第１層間絶縁膜４、第２
ポリシリコン層６、ソース・ドレイン拡散層（図には示
されていない）の各形成処理を通常工程で行なった後、
これらをおおう第２層間絶縁膜６を形成し、所定の個所
に第１スルーホール７全開孔した後、第１Ａｌ配線８を
形成する。次に第１図（１））のように、第１Ａｌ配線
による段差を緩和するための埋め込み用絶縁膜として酸
化ケイ素膜９を被着する。尚、この時酸化ケイ素ｊ！ｉ
！９の膜厚は第１Ａｌ配線８の膜厚より厚くする。この
後、第１図（Ｃ）のように、ホトレジスト１０を回転塗
布し、熱処理を施して、ホトレジスト１０の溶１１ｉｋ
完全に除去するとともに、ホトレジス） １０ｉ溶融し
てホトレジスト１０表面をほぼ平坦化する。これに続い
て、ホトレジスト１０および酸化ケイ素膜９のエツチン
グ速度がほぼ同一となるようなエツチング条件のもとで
、第１図（（１）のように、ホトレジスト１０および酸
化ケイ素膜９を均一にエツチングする。尚、この時、シ
リコン基板面から最も離れている位置、すなわち、最も
高い部分に位置する第１Ａｌ配線８上に若干（０〜２ｏ
０〇八）の酸化ケイ素膜９が残る程度でエツチングを終
了する。このエツチングＶＣよって、酸化ケイ素膜９０
表面はほぼ平坦となる０次に、第１図（６）のように、
第１ Ａｌ配線８に、上層配線層形成の際の層間絶縁膜
として、第３層間絶縁膜１１を被着する。この後、第１
図（ｆ′）のように第１ Ａｌ配線８上の所定の個所の
絶縁膜１１および同９に第２スルーホール１２Ａ、１２
８′ｆ：開孔する。引き続き、第１図（ｇ）のように、
第２ Ａｌ配線１３を形成して完成する。
上に、ＭＯ８型半導体装置の構成要素として、所定のＬ
ＯＣＯ８酸化膜２、ゲート酸化膜（図には示されていな
い）、第１ポリシリコン層３、第１層間絶縁膜４、第２
ポリシリコン層６、ソース・ドレイン拡散層（図には示
されていない）の各形成処理を通常工程で行なった後、
これらをおおう第２層間絶縁膜６を形成し、所定の個所
に第１スルーホール７全開孔した後、第１Ａｌ配線８を
形成する。次に第１図（１））のように、第１Ａｌ配線
による段差を緩和するための埋め込み用絶縁膜として酸
化ケイ素膜９を被着する。尚、この時酸化ケイ素ｊ！ｉ
！９の膜厚は第１Ａｌ配線８の膜厚より厚くする。この
後、第１図（Ｃ）のように、ホトレジスト１０を回転塗
布し、熱処理を施して、ホトレジスト１０の溶１１ｉｋ
完全に除去するとともに、ホトレジス） １０ｉ溶融し
てホトレジスト１０表面をほぼ平坦化する。これに続い
て、ホトレジスト１０および酸化ケイ素膜９のエツチン
グ速度がほぼ同一となるようなエツチング条件のもとで
、第１図（（１）のように、ホトレジスト１０および酸
化ケイ素膜９を均一にエツチングする。尚、この時、シ
リコン基板面から最も離れている位置、すなわち、最も
高い部分に位置する第１Ａｌ配線８上に若干（０〜２ｏ
０〇八）の酸化ケイ素膜９が残る程度でエツチングを終
了する。このエツチングＶＣよって、酸化ケイ素膜９０
表面はほぼ平坦となる０次に、第１図（６）のように、
第１ Ａｌ配線８に、上層配線層形成の際の層間絶縁膜
として、第３層間絶縁膜１１を被着する。この後、第１
図（ｆ′）のように第１ Ａｌ配線８上の所定の個所の
絶縁膜１１および同９に第２スルーホール１２Ａ、１２
８′ｆ：開孔する。引き続き、第１図（ｇ）のように、
第２ Ａｌ配線１３を形成して完成する。
しかしながら、このようにして行なわれる半導体装置の
製造方法においては、下地の異なるそれぞれの第１Ａ１
配線上の酸化ケイ素膜９の厚さが大きく異なるため、第
２スルーホールを開孔するのが非常に困難である。例え
ば、第１ポリシリコン層、第１層間絶縁膜および第２ポ
リシリコン層の膜厚がそれぞれ０．４μｍ 、 ０．２
μｍ、ｏ・４μｍとすわば、スルーホール１２Ｂを開孔
するためＫはスルーホール１２Ａ全開孔した後、史に１
．０μｍの酸化ケイ素膜９をエツチングする必要が生じ
る０この時、例えは０３Ｆ、等のガスを用いたドライエ
ツチングによりスルーホールを開孔する場合、エツチン
グ時間が長くなり、エツチングマスクであるホトレジス
トにビンポールが発生する等の問題が生じる。
製造方法においては、下地の異なるそれぞれの第１Ａ１
配線上の酸化ケイ素膜９の厚さが大きく異なるため、第
２スルーホールを開孔するのが非常に困難である。例え
ば、第１ポリシリコン層、第１層間絶縁膜および第２ポ
リシリコン層の膜厚がそれぞれ０．４μｍ 、 ０．２
μｍ、ｏ・４μｍとすわば、スルーホール１２Ｂを開孔
するためＫはスルーホール１２Ａ全開孔した後、史に１
．０μｍの酸化ケイ素膜９をエツチングする必要が生じ
る０この時、例えは０３Ｆ、等のガスを用いたドライエ
ツチングによりスルーホールを開孔する場合、エツチン
グ時間が長くなり、エツチングマスクであるホトレジス
トにビンポールが発生する等の問題が生じる。
史に、第２ＡＩＩＩＩＬ′、線形成時に、深い第２スル
−ホール１２Ｂにおいて第２ムｌ配線が断線する等の問
題がある。
−ホール１２Ｂにおいて第２ムｌ配線が断線する等の問
題がある。
発明の目的
本発明はこのような問題ｔｍ決するものである０すなわ
ち、第２スルーホールを容易に開孔でき、かつ第２スル
ーホール部分において第２ Ａｌ配線の断線が生じない
半導体装置の製造方法を提供するものである。
ち、第２スルーホールを容易に開孔でき、かつ第２スル
ーホール部分において第２ Ａｌ配線の断線が生じない
半導体装置の製造方法を提供するものである。
発明の構成
本発明は上部にスルーホールを形成しようとするＡｌ配
ｌ１Ｆｊ！（第１の配線層）の下に基板回路素子部に接
触する電極層と独立で、かつ、これと同厚のポリシリコ
ン屑等の下地配線材料から成るノくターンを形成する工
程をそなえた半導体装置の製造１７体ｆあわ−とれによ
り−スルーホールを設ケル部分のＡｌ配線上の層間絶縁
膜の厚さがすべてほぼ同じになるため、スルーホールの
エツチングが容易で、かつ第２のム１配線層とのスルー
ホール部分における断線が生じない。
ｌ１Ｆｊ！（第１の配線層）の下に基板回路素子部に接
触する電極層と独立で、かつ、これと同厚のポリシリコ
ン屑等の下地配線材料から成るノくターンを形成する工
程をそなえた半導体装置の製造１７体ｆあわ−とれによ
り−スルーホールを設ケル部分のＡｌ配線上の層間絶縁
膜の厚さがすべてほぼ同じになるため、スルーホールの
エツチングが容易で、かつ第２のム１配線層とのスルー
ホール部分における断線が生じない。
実施例の説明
本発明にかかる半導体装置の製造方法の一実施例を第２
図（ａ）〜（ｇ）の工程断面図を用いて説明する０尚、
簡明化のためあえてトランジスター領域の断面は省略し
た。
図（ａ）〜（ｇ）の工程断面図を用いて説明する０尚、
簡明化のためあえてトランジスター領域の断面は省略し
た。
第２図（ａ）に示すように、まず、シリコン基板１上に
、ＭＯ８型半導体装置の構成要素として、所定のＬＯＧ
Ｏ８酸化膜２、ゲート酸化膜（図には示されていない）
、第１ポリシリコン層３、第１層間絶縁膜４、第２ポリ
シリコン層５、ソース・ドレイン拡散層（図には示され
ていない）の各形成処理を通常のプロセスで行なう。尚
、この時、後工程で第１Ａｌ配線と第２Ａｌ配線のコン
タクトを必要とする個所すなわち第２スルーホールを開
孔しようとする個所において、電気回路とは無関係に、
第１ポリシリコン層３′、第１層間絶縁膜４′・第２ポ
リシリコン層５′ヲ設ける。この後、これらを覆う第２
層間絶縁膜６を形成し、所定の個所に第１スルーホール
７を開孔し、続いて、第１Ａｌ配線８を形成する。次に
、第２図（ｂ）のように第１Ａｌ配線８によって生ずる
段差を平坦化するための埋め込み絶縁膜として酸化ケイ
素膜９を被着する。尚、この時の酸化ケイ素膜９の膜厚
は第１Ａｌ配線８の膜厚以上にする。この後、第２図ｆ
ｃ）のように、ホトレジス）１０を回転塗布して、例え
ば２５０℃の熱処理を施す。この熱処理はホトレジスト
１０中の溶媒を完全に除去し、更に、ホトレジスト１０
を溶融してホトレジスト１０表面をほぼ完全Ｖこ平坦化
するためである。次に、ホトレジス）１０および埋め込
み用絶縁膜（酸化ケイ素ｊｌ）９のエツチング速度がほ
ぼ同じになるドライエツチング条件のもとに、第２図（
ｄ）のようにホトレジスト１ｏおよび埋め込み用絶縁膜
９をエツチングする。尚、このエツチングは第１ Ａｌ
配線９上に酸化ケイ素膜９が若干（０〜２００ ＯＡ）
残る程度で終了する。このエツチングによって、表面は
ほぼ平坦となる。次に、第２図（＋９）のように第１Ａ
１配線と第２ Ａｌ配線の間の層間絶縁膜として第３層
間絶縁膜（酸化ケイ素）１１を形成する。続いて、第２
図（ｆ）のように、所定の個所に第２スルーホール１２
Ａ、１２Ｂ全開孔する。この後、第２図（ｇ）のように
、第２ ＡＩ配線１３を形成して完成する。
、ＭＯ８型半導体装置の構成要素として、所定のＬＯＧ
Ｏ８酸化膜２、ゲート酸化膜（図には示されていない）
、第１ポリシリコン層３、第１層間絶縁膜４、第２ポリ
シリコン層５、ソース・ドレイン拡散層（図には示され
ていない）の各形成処理を通常のプロセスで行なう。尚
、この時、後工程で第１Ａｌ配線と第２Ａｌ配線のコン
タクトを必要とする個所すなわち第２スルーホールを開
孔しようとする個所において、電気回路とは無関係に、
第１ポリシリコン層３′、第１層間絶縁膜４′・第２ポ
リシリコン層５′ヲ設ける。この後、これらを覆う第２
層間絶縁膜６を形成し、所定の個所に第１スルーホール
７を開孔し、続いて、第１Ａｌ配線８を形成する。次に
、第２図（ｂ）のように第１Ａｌ配線８によって生ずる
段差を平坦化するための埋め込み絶縁膜として酸化ケイ
素膜９を被着する。尚、この時の酸化ケイ素膜９の膜厚
は第１Ａｌ配線８の膜厚以上にする。この後、第２図ｆ
ｃ）のように、ホトレジス）１０を回転塗布して、例え
ば２５０℃の熱処理を施す。この熱処理はホトレジスト
１０中の溶媒を完全に除去し、更に、ホトレジスト１０
を溶融してホトレジスト１０表面をほぼ完全Ｖこ平坦化
するためである。次に、ホトレジス）１０および埋め込
み用絶縁膜（酸化ケイ素ｊｌ）９のエツチング速度がほ
ぼ同じになるドライエツチング条件のもとに、第２図（
ｄ）のようにホトレジスト１ｏおよび埋め込み用絶縁膜
９をエツチングする。尚、このエツチングは第１ Ａｌ
配線９上に酸化ケイ素膜９が若干（０〜２００ ＯＡ）
残る程度で終了する。このエツチングによって、表面は
ほぼ平坦となる。次に、第２図（＋９）のように第１Ａ
１配線と第２ Ａｌ配線の間の層間絶縁膜として第３層
間絶縁膜（酸化ケイ素）１１を形成する。続いて、第２
図（ｆ）のように、所定の個所に第２スルーホール１２
Ａ、１２Ｂ全開孔する。この後、第２図（ｇ）のように
、第２ ＡＩ配線１３を形成して完成する。
発明の効果
本発明によれは、第２スルーホールを設けようとするす
べての個所の第１ Ａｌ配線の下に、第１ポリシリコン
、第１層間絶縁膜、第２ポリシリコン等のパターンが形
成されているため、埋め込み用絶縁膜（酸化ケイ素膜）
の平坦化を図った時、第２スルーホールを形成しようと
する個所の第１Ａｌ配線上はいずれも、はぼ同じ膜厚の
酸化ケイ素膜が残るため、後の第２スルーホール開孔の
際には、それぞれのスルーホールはほぼ同時にエツチン
グが終了するので第２スルーホールのエツチングが非常
に容易となる。
べての個所の第１ Ａｌ配線の下に、第１ポリシリコン
、第１層間絶縁膜、第２ポリシリコン等のパターンが形
成されているため、埋め込み用絶縁膜（酸化ケイ素膜）
の平坦化を図った時、第２スルーホールを形成しようと
する個所の第１Ａｌ配線上はいずれも、はぼ同じ膜厚の
酸化ケイ素膜が残るため、後の第２スルーホール開孔の
際には、それぞれのスルーホールはほぼ同時にエツチン
グが終了するので第２スルーホールのエツチングが非常
に容易となる。
また、深い第２スルーホールが存在しないため第２Ａｌ
配線のスルーホール部分における断線が生じない。
配線のスルーホール部分における断線が生じない。
第１図（ａ）〜（ｇ）は従来技術金説１明するための製
造工程を示す断面図、第２図（ａ）〜（ｇ）は本発明の
一実施例を説明するための製造工程を示す断面図である
０ １・・・・−シリコン基板、２・・・・・・ＬＯＧＯ３
酸化膜、３．３′・・・・・卯、１ポリシリコン層、４
１４’・・・・・・第１層間絶縁膜（酸化ケイ素）、５
，６′・・・・・第２ポリシリコン層、６・・・・・第
２）＠聞納縁膜（酸化ケイ素）、７・・・第１スルーホ
ール、８・・・・第１Ａｌ配線、９・−・・・段差埋め
込み用絶縁膜（酸化ケイ素）、１０・・・・・ホトレジ
スト、１１・・・・・・第３層間絶縁膜１１． （酸化
ケイ素）、１２Ａ、１２Ｂ・・・・・・第２スルーホー
ル、１３・・・・第２Ａｌ配紗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第１図 第１図 第１図 第２図 棺２図 第２図 ｌ
造工程を示す断面図、第２図（ａ）〜（ｇ）は本発明の
一実施例を説明するための製造工程を示す断面図である
０ １・・・・−シリコン基板、２・・・・・・ＬＯＧＯ３
酸化膜、３．３′・・・・・卯、１ポリシリコン層、４
１４’・・・・・・第１層間絶縁膜（酸化ケイ素）、５
，６′・・・・・第２ポリシリコン層、６・・・・・第
２）＠聞納縁膜（酸化ケイ素）、７・・・第１スルーホ
ール、８・・・・第１Ａｌ配線、９・−・・・段差埋め
込み用絶縁膜（酸化ケイ素）、１０・・・・・ホトレジ
スト、１１・・・・・・第３層間絶縁膜１１． （酸化
ケイ素）、１２Ａ、１２Ｂ・・・・・・第２スルーホー
ル、１３・・・・第２Ａｌ配紗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第１図 第１図 第１図 第２図 棺２図 第２図 ｌ
Claims (1)
- 半導体基板上に、同基板の所定領域と接触する第１電極
層領域と共に、これと同厚で、前記基板および前記第１
電極層領域から独立の第２電極層領域を形成する工程、
層間絶縁膜を介して、前記第１電極層領域上および前記
第２電極層領域上に、それぞれ、第１の配線層を形成す
る工程、さらに層間絶縁膜を介して、前記第１の配線層
にコンタクト窓を通して接続される第２の配線層を形成
する工程とをそなえた半導体装置の製造方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064784A JPS60175440A (ja) | 1984-02-20 | 1984-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064784A JPS60175440A (ja) | 1984-02-20 | 1984-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60175440A true JPS60175440A (ja) | 1985-09-09 |
Family
ID=12309600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3064784A Pending JPS60175440A (ja) | 1984-02-20 | 1984-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60175440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256933A (ja) * | 1988-05-18 | 1990-02-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56165339A (en) * | 1980-05-23 | 1981-12-18 | Nec Corp | Semiconductor device |
| JPS583380A (ja) * | 1981-06-16 | 1983-01-10 | アールシーエー トムソン ライセンシング コーポレイション | テレビジヨン・ゴ−スト打消装置 |
-
1984
- 1984-02-20 JP JP3064784A patent/JPS60175440A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56165339A (en) * | 1980-05-23 | 1981-12-18 | Nec Corp | Semiconductor device |
| JPS583380A (ja) * | 1981-06-16 | 1983-01-10 | アールシーエー トムソン ライセンシング コーポレイション | テレビジヨン・ゴ−スト打消装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256933A (ja) * | 1988-05-18 | 1990-02-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001036B1 (ko) | 높이가 고르지 않은 기판상에서 금속필라를 평탄화시키는 방법 | |
| JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| JPH0613470A (ja) | 半導体装置およびその製造方法 | |
| EP0534631B1 (en) | Method of forming vias structure obtained | |
| JPH04313232A (ja) | 高密度多層金属配線パターンをもつ集積回路構造及びその製造方法 | |
| EP0613177A2 (en) | Method for fabricating tungsten local interconnections in high density CMOS circuits | |
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62295437A (ja) | 多層配線形成法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPS60175440A (ja) | 半導体装置の製造方法 | |
| JP2872086B2 (ja) | 半導体装置の製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPS63157443A (ja) | 半導体装置の製造方法 | |
| JPS6331121A (ja) | 半導体装置の製造方法 | |
| JP3028539B2 (ja) | 半導体装置の製造方法 | |
| JPH0196947A (ja) | 半導体装置及びその製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60167447A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH05102149A (ja) | 半導体装置の製造方法 | |
| JPS61187235A (ja) | 半導体装置の製造方法 |