JPS6148940A - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JPS6148940A JPS6148940A JP17068284A JP17068284A JPS6148940A JP S6148940 A JPS6148940 A JP S6148940A JP 17068284 A JP17068284 A JP 17068284A JP 17068284 A JP17068284 A JP 17068284A JP S6148940 A JPS6148940 A JP S6148940A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 33
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 16
- 239000011347 resin Substances 0.000 abstract description 12
- 229920005989 resin Polymers 0.000 abstract description 12
- 239000004411 aluminium Substances 0.000 abstract 4
- 238000005530 etching Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 24
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 125000000472 sulfonyl group Chemical group *S(*)(=O)=O 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の電極形成方法、とくに金属配線の
段切れ防止を考慮した多層配線形成法に関するものであ
る。
段切れ防止を考慮した多層配線形成法に関するものであ
る。
従来例の構成とその問題点
半導体素子の高積化、高性能化とともにチップ面積を抑
えるためにも、回路設計の自由度を上げる几めにも、多
層配線の要求が増々高１りつつある０ 第１図は従来法による代表的３層配緑形成の断面構造図
である。半導体基板１上に被着した絶縁膜２にコンタク
トホールＡを開孔し、第１層のアルミニウム配線３を形
成する。次に第１の層間絶縁膜４を形成したあと、第１
のスルホールＢｉコンタクトホールＡの領域からずらせ
て開孔し、第２層アルミニウム配線５を形成する。次に
第２の層間絶縁膜６を被着し、第２のスルホールＣをコ
ンタクトホールＡおよび第１のスルホールＢの領域から
ずらせた位置に開孔し、第３層のアルミニウム配線７を
完成させる。
えるためにも、回路設計の自由度を上げる几めにも、多
層配線の要求が増々高１りつつある０ 第１図は従来法による代表的３層配緑形成の断面構造図
である。半導体基板１上に被着した絶縁膜２にコンタク
トホールＡを開孔し、第１層のアルミニウム配線３を形
成する。次に第１の層間絶縁膜４を形成したあと、第１
のスルホールＢｉコンタクトホールＡの領域からずらせ
て開孔し、第２層アルミニウム配線５を形成する。次に
第２の層間絶縁膜６を被着し、第２のスルホールＣをコ
ンタクトホールＡおよび第１のスルホールＢの領域から
ずらせた位置に開孔し、第３層のアルミニウム配線７を
完成させる。
各層ホールを重ねて同−領域上に開孔しようとすると、
絶縁膜の段差を交差する部分で配線が段切れする危険性
がある。開孔径が５〜６ミクロン以下にパターンが微細
化すれば、各ホールを重ねて開孔することすら困難とな
り、また開孔できたとしても、上層配線にいくほど段差
はきつくなるので、通常の方法では“配線がほとんど不
可能である。各層ホールを同一領域上に重ね合せて設け
ることができないため多層配線のチップ占有面積が増大
し、素子の微細化、高集積化にとっては逆行する。
絶縁膜の段差を交差する部分で配線が段切れする危険性
がある。開孔径が５〜６ミクロン以下にパターンが微細
化すれば、各ホールを重ねて開孔することすら困難とな
り、また開孔できたとしても、上層配線にいくほど段差
はきつくなるので、通常の方法では“配線がほとんど不
可能である。各層ホールを同一領域上に重ね合せて設け
ることができないため多層配線のチップ占有面積が増大
し、素子の微細化、高集積化にとっては逆行する。
発明の目的
本発明は各層ホールを同一領域上に重ねて開孔すること
ができるようにし、且つホール径が６〜６ミクロン以下
と小さくなっても容易に開孔すると同時に、各層配線の
平坦化を行って、多層配線形成全容易に実現し、設計の
自由度を向上させるとともに、チップ面積縮少全可能な
らしめる半導体装置の電極形成方法全提供せんとするも
のでちる。
ができるようにし、且つホール径が６〜６ミクロン以下
と小さくなっても容易に開孔すると同時に、各層配線の
平坦化を行って、多層配線形成全容易に実現し、設計の
自由度を向上させるとともに、チップ面積縮少全可能な
らしめる半導体装置の電極形成方法全提供せんとするも
のでちる。
一ル全１ず第１の金属薄膜で埋め込んで、その上に配線
全形成し、配線以外の領域は絶縁膜で埋め込み、素子全
面を平坦化することを繰り返すことによって配線の段切
れを防止し、各層間のコンタクト用ホールを同一領域上
に形成することによって、設計の自由度を上げて且つ段
切れの危険性のきわめて少い多層配線を裏型したもので
ある。
全形成し、配線以外の領域は絶縁膜で埋め込み、素子全
面を平坦化することを繰り返すことによって配線の段切
れを防止し、各層間のコンタクト用ホールを同一領域上
に形成することによって、設計の自由度を上げて且つ段
切れの危険性のきわめて少い多層配線を裏型したもので
ある。
実施例の説明
以下本発明の実施例について第２図ａ ” ｆの工程順
断面図全参照しながら説明する。
断面図全参照しながら説明する。
第２図ａにおいて半導体基板１上に絶縁膜２を形成しコ
ンタクトホール開孔部分し、この上に第１のアルミニウ
ム薄膜８１を蒸着形成する。次に、例えばホトレジスト
などの粘性樹脂９を塗布する０このときアルミニウム薄
膜８の表面の凹凸に比し、樹脂表面の凹凸を平坦化する
ことができる。よってコンタクトホール開孔部分の樹脂
膜厚は、他の領域に比し厚く形成されている。次に樹脂
膜９とともに、アルミニウム薄膜８をドライエツチング
失などで絶縁膜２が露呈するまで一様にエツチングして
除去する。残存しているコンタクトホールＡ領域上の樹
脂を除去すると、第２図すに示すように１表面が平坦化
されることになり、コンタクトホール八にアルミニウム
８が埋め込まれた状態となる。そのちと第３図Ｃに示す
ように、第１層配線の主部となる第２のアルミニウム薄
膜１０全にあたる凹部に塗布された樹脂１２の膜厚は厚
くなり、樹脂表面は平坦化される。次に樹脂１２ととも
に、たとえばリアクティブイオンエッチ法々どにより、
第２の絶縁膜１１を第１層配線が露呈するまでエツチン
グする。そのあと凹部に樹脂が′残存しておれば除去す
ることにより第２図ｄに示すように第１層配線の表面、
すなわち、第２のアルミニウム薄膜１０の頂面と第２絶
縁膜１１とが平坦化された状態が実現できる。次に第２
図ｅに示すように、第３の絶縁膜に第１のスルホールＢ
をコンタクトホールＡの領域上に開孔し、且つ第２図ａ
から第２図すの工程を繰返すことによりコンタクトホー
ルＢの凹部にアルミニウムを埋め込み素子表面全体を平
坦化することができる。次に第２図ｆに示すように第２
層配線１６を形成する。
ンタクトホール開孔部分し、この上に第１のアルミニウ
ム薄膜８１を蒸着形成する。次に、例えばホトレジスト
などの粘性樹脂９を塗布する０このときアルミニウム薄
膜８の表面の凹凸に比し、樹脂表面の凹凸を平坦化する
ことができる。よってコンタクトホール開孔部分の樹脂
膜厚は、他の領域に比し厚く形成されている。次に樹脂
膜９とともに、アルミニウム薄膜８をドライエツチング
失などで絶縁膜２が露呈するまで一様にエツチングして
除去する。残存しているコンタクトホールＡ領域上の樹
脂を除去すると、第２図すに示すように１表面が平坦化
されることになり、コンタクトホール八にアルミニウム
８が埋め込まれた状態となる。そのちと第３図Ｃに示す
ように、第１層配線の主部となる第２のアルミニウム薄
膜１０全にあたる凹部に塗布された樹脂１２の膜厚は厚
くなり、樹脂表面は平坦化される。次に樹脂１２ととも
に、たとえばリアクティブイオンエッチ法々どにより、
第２の絶縁膜１１を第１層配線が露呈するまでエツチン
グする。そのあと凹部に樹脂が′残存しておれば除去す
ることにより第２図ｄに示すように第１層配線の表面、
すなわち、第２のアルミニウム薄膜１０の頂面と第２絶
縁膜１１とが平坦化された状態が実現できる。次に第２
図ｅに示すように、第３の絶縁膜に第１のスルホールＢ
をコンタクトホールＡの領域上に開孔し、且つ第２図ａ
から第２図すの工程を繰返すことによりコンタクトホー
ルＢの凹部にアルミニウムを埋め込み素子表面全体を平
坦化することができる。次に第２図ｆに示すように第２
層配線１６を形成する。
次に第２図Ｃ〜第２図ｄの工程を繰返すことにより第２
配線１６領域以外を第４の絶縁膜１４で埋め込み素子表
面全体全平坦化することができる。
配線１６領域以外を第４の絶縁膜１４で埋め込み素子表
面全体全平坦化することができる。
そのちと第５の絶縁膜１７を被着し、第２のスルホール
Ｃ′！ｉｌ−スルホールＢおよびコンタクトホールＡ領
域上に開孔したのち第３層の配線を形成して３層配線電
極が完成する。なお場合によっては、第４の絶縁膜被着
を省略して第３層配線を形成することができる。まｔコ
ンタクトホールＡ、スルホールＢ、スルホールＣの位置
関係は全て同一位置になくても良いことは勿論である。
Ｃ′！ｉｌ−スルホールＢおよびコンタクトホールＡ領
域上に開孔したのち第３層の配線を形成して３層配線電
極が完成する。なお場合によっては、第４の絶縁膜被着
を省略して第３層配線を形成することができる。まｔコ
ンタクトホールＡ、スルホールＢ、スルホールＣの位置
関係は全て同一位置になくても良いことは勿論である。
第２図ａから第２図ｄの工程を操り返すことにより４層
以上の多層配線を容易に形成でき且つ各コンタクトホー
ルを全て同一位置に形成することが可能である。
以上の多層配線を容易に形成でき且つ各コンタクトホー
ルを全て同一位置に形成することが可能である。
発明の効果
実施例で明らかなように、絶縁膜に開孔したホールをア
ルミニウムで埋め込んで、その上に配線を形成し、配線
以外の領域は絶縁膜で埋め込み素子全面を平坦化する工
程ｋｍり返すことによって、配線の段切れを防止し、且
つ各層間のホールを同一位置に形成することが可能とな
る。これによって、段切れのない３層以上の配線が可能
となり、設計の自由度が著しく向上し、且つ配線層が多
くなるほどチップ縮少の効果は大きくなる。
ルミニウムで埋め込んで、その上に配線を形成し、配線
以外の領域は絶縁膜で埋め込み素子全面を平坦化する工
程ｋｍり返すことによって、配線の段切れを防止し、且
つ各層間のホールを同一位置に形成することが可能とな
る。これによって、段切れのない３層以上の配線が可能
となり、設計の自由度が著しく向上し、且つ配線層が多
くなるほどチップ縮少の効果は大きくなる。
第１図は従来の３層配線断面構造図、第２図ａ〜ｆは本
発明による３層配線形成工程の実施例を示す工程順断面
図でちる。 １・・・・・半導体基板、２，４，６，１１．１３゜１
５．１７・・・・絶縁膜、９，１２・・・・・・粘性樹
脂、３．５，７，８，１０，１４，１６．１８・・・・
・・アルミニウム薄膜、Ａ・・・・・・コンタクトホー
ル、Ｂ・・・・第１のスルホニル、Ｃ・・・・・・第２
のスルホール。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
発明による３層配線形成工程の実施例を示す工程順断面
図でちる。 １・・・・・半導体基板、２，４，６，１１．１３゜１
５．１７・・・・絶縁膜、９，１２・・・・・・粘性樹
脂、３．５，７，８，１０，１４，１６．１８・・・・
・・アルミニウム薄膜、Ａ・・・・・・コンタクトホー
ル、Ｂ・・・・第１のスルホニル、Ｃ・・・・・・第２
のスルホール。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 半導体基板表面を覆う第１の絶縁膜に開孔を形成し、同
開孔部を第１の金属薄膜で埋め込み平坦化する工程、前
記第１の金属薄膜および第１の絶縁膜上に第２の金属薄
膜を形成し、パターン化して第１層配線を形成したのち
、第１層配線以外の前記第１の絶縁膜上を第２の絶縁膜
で埋め込むことにより、再度、その表面を平坦化する工
程をそなえ、必要に応じ、前記第１の絶縁膜、第１の金
属薄膜、第２の金属薄膜および第２の絶縁膜形成と同様
手順で第２層以後の配線を形成することを特徴とする半
導体装置の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17068284A JPS6148940A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17068284A JPS6148940A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148940A true JPS6148940A (ja) | 1986-03-10 |
Family
ID=15909436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17068284A Pending JPS6148940A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148940A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489541A (en) * | 1987-09-30 | 1989-04-04 | Nec Corp | Multilayer interconnection semiconductor device |
| JP2019118721A (ja) * | 2018-01-10 | 2019-07-22 | 株式会社ニデック | 眼底撮影装置 |
-
1984
- 1984-08-16 JP JP17068284A patent/JPS6148940A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489541A (en) * | 1987-09-30 | 1989-04-04 | Nec Corp | Multilayer interconnection semiconductor device |
| JP2019118721A (ja) * | 2018-01-10 | 2019-07-22 | 株式会社ニデック | 眼底撮影装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502335A (en) | Semiconductor device with wiring layer | |
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPS60210851A (ja) | 半導体装置とその製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JP2879755B2 (ja) | 半導体装置の製造方法 | |
| JPH1126577A (ja) | 配線間コンタクトおよびその形成方法 | |
| JPS6148941A (ja) | 半導体装置の電極形成方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS63207153A (ja) | 半導体装置の製造方法 | |
| JPS63182838A (ja) | 半導体装置の製造方法 | |
| JPH02137328A (ja) | 多層配線形成方法 | |
| JPH04369853A (ja) | 半導体装置 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH08139185A (ja) | 半導体装置の製造方法 | |
| JPH0883838A (ja) | 半導体装置の製造方法 | |
| JPH01264239A (ja) | 半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 |