JPS6148941A - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JPS6148941A JPS6148941A JP17068384A JP17068384A JPS6148941A JP S6148941 A JPS6148941 A JP S6148941A JP 17068384 A JP17068384 A JP 17068384A JP 17068384 A JP17068384 A JP 17068384A JP S6148941 A JPS6148941 A JP S6148941A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- film
- layer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 8
- 239000010408 film Substances 0.000 claims abstract description 33
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 26
- 239000011347 resin Substances 0.000 abstract description 16
- 229920005989 resin Polymers 0.000 abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 7
- 239000010410 layer Substances 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の多層配線形成法、とくに、金属配
線の段切れ防止を考照した多層配線形成法に関するもの
である。
線の段切れ防止を考照した多層配線形成法に関するもの
である。
従来例の構成とその問題点
半導体素子の高集積化、高性能化とともにチップ面積を
抑える几めにも、回路設計の自由度を上げるためにも、
多層配線の要求が増々高まりつつある。第１図は従来法
による代表的二層配線形成の断面構造図である。半導体
基板１上に被着し九絶縁膜２にコンタクトホールＡを開
孔し、第１層アルミニウム配線３を形成する。次に層間
絶縁膜４を被着したあと、スルホールＢをコンタクトホ
ールＡの領域からずらせて開孔し、第２層アルミニウム
配線６ｔ−形成している。
抑える几めにも、回路設計の自由度を上げるためにも、
多層配線の要求が増々高まりつつある。第１図は従来法
による代表的二層配線形成の断面構造図である。半導体
基板１上に被着し九絶縁膜２にコンタクトホールＡを開
孔し、第１層アルミニウム配線３を形成する。次に層間
絶縁膜４を被着したあと、スルホールＢをコンタクトホ
ールＡの領域からずらせて開孔し、第２層アルミニウム
配線６ｔ−形成している。
スルホールＢをコンタクトホールＡ領域上に開孔しよう
とすると、絶縁膜の段差と交差する部分で配線が段切れ
する危険性がある。開孔径が５〜６ミクロン以下とパタ
ーンが微細化すれば、コンタクトホール真上にスルホー
ルを開孔することすら困難となシ、また開孔できたとし
ても、第２層アルミニウム配線の段差は第１層の配線よ
りきつくなるので、上記通常の方法では配線がほとんど
不可能である。
とすると、絶縁膜の段差と交差する部分で配線が段切れ
する危険性がある。開孔径が５〜６ミクロン以下とパタ
ーンが微細化すれば、コンタクトホール真上にスルホー
ルを開孔することすら困難となシ、また開孔できたとし
ても、第２層アルミニウム配線の段差は第１層の配線よ
りきつくなるので、上記通常の方法では配線がほとんど
不可能である。
発明の目的
本発明はコンタクトホール領域上にスルホールをスルホ
ール径が６〜６ミクロン以下と小さくなっても容易に開
孔し、設計の自由度を向上させるとともに、チップ面積
縮少を可能ならしめる半導体装置の電極形成方法を提供
せんとするものである０ 発明の構成 この発明の目的を達成するため、コンタクトボールを１
ずアルミニウムで埋め込んで、その上に第１層アルミニ
ウム配線を形成し且つ第１層アルミニウム配線以外の領
域を絶縁膜で埋め込むことにより、第１層の配線の上面
と絶縁膜上面とを同一水準にすることにょシ半導体装置
表面を平坦化し、ついでその上に層間絶縁膜を被着し、
且つコンタクトホール領域上にスルホールを開孔して第
２層のアルミニウム配線を形成する工程をそなえたもの
である。
ール径が６〜６ミクロン以下と小さくなっても容易に開
孔し、設計の自由度を向上させるとともに、チップ面積
縮少を可能ならしめる半導体装置の電極形成方法を提供
せんとするものである０ 発明の構成 この発明の目的を達成するため、コンタクトボールを１
ずアルミニウムで埋め込んで、その上に第１層アルミニ
ウム配線を形成し且つ第１層アルミニウム配線以外の領
域を絶縁膜で埋め込むことにより、第１層の配線の上面
と絶縁膜上面とを同一水準にすることにょシ半導体装置
表面を平坦化し、ついでその上に層間絶縁膜を被着し、
且つコンタクトホール領域上にスルホールを開孔して第
２層のアルミニウム配線を形成する工程をそなえたもの
である。
本発明により、絶縁膜開孔部分のアルミニウム配線を平
坦化し且つ、アルミニウム配線以外の領域には絶縁膜を
埋め込み半導体装置表面全体を平坦化することにより、
コンタクトホール領域上にスルホールを開孔できると同
時に第２層のアルミニウム配線の段切れを防止すること
が出来る。
坦化し且つ、アルミニウム配線以外の領域には絶縁膜を
埋め込み半導体装置表面全体を平坦化することにより、
コンタクトホール領域上にスルホールを開孔できると同
時に第２層のアルミニウム配線の段切れを防止すること
が出来る。
実施例の説明
以下本発明の実施例について、第２図ａ ％ ８の工程
順断面図を参照しながら説明する。
順断面図を参照しながら説明する。
第２図ａにおいて、半導体基板１止に絶縁膜２を形成し
、コンタクトホールＡを開孔したのち、全面に第１のア
ルミニウム薄膜らを形成する。次に例えばホトレジスト
などの粘性樹脂７を塗布する。このときアルミニウム膜
６の表面の凹凸に比し、樹脂７表面の凹凸を平坦化する
ことができる。
、コンタクトホールＡを開孔したのち、全面に第１のア
ルミニウム薄膜らを形成する。次に例えばホトレジスト
などの粘性樹脂７を塗布する。このときアルミニウム膜
６の表面の凹凸に比し、樹脂７表面の凹凸を平坦化する
ことができる。
よってコンタクトホール開孔部分の樹脂７の膜厚は、他
の領域に比し厚く形成されている。次に樹脂膜７ととも
に、アルミニウム薄膜６をドライエツチング法などで絶
縁膜２が露呈するまでエツチングして除去する。残存し
ているコンタクトホールＡ領域上の樹脂を除去すると第
２図すに示すように、表面が平坦化されることになり、
コンタクトホールＡにアルミニウムが埋め込まれた状態
となる。そのちと第２図Ｃに示すように、第１層配線の
主部となる第２のアルミニウム薄膜８を形成する。次に
第２の絶縁膜９を被着し、さらにその上に粘性樹脂１０
を全面塗布する。この場合も、凹部に塗布され几樹脂膜
厚は厚くなり、樹脂１０の表面は平坦化される。次に樹
脂１ｏとともに、リアクティブイオンエッチ法などにょ
シ、第２の絶縁膜９を第１層アルミニウム配線が露呈す
るまでエツチングする。そのあと、凹部に樹脂が残存し
ておれば除去することにより、第２図ｄに示すように、
第１層アルミニウム配線の最上面と第２の絶縁膜９とが
平坦化された状態が実現できる。
の領域に比し厚く形成されている。次に樹脂膜７ととも
に、アルミニウム薄膜６をドライエツチング法などで絶
縁膜２が露呈するまでエツチングして除去する。残存し
ているコンタクトホールＡ領域上の樹脂を除去すると第
２図すに示すように、表面が平坦化されることになり、
コンタクトホールＡにアルミニウムが埋め込まれた状態
となる。そのちと第２図Ｃに示すように、第１層配線の
主部となる第２のアルミニウム薄膜８を形成する。次に
第２の絶縁膜９を被着し、さらにその上に粘性樹脂１０
を全面塗布する。この場合も、凹部に塗布され几樹脂膜
厚は厚くなり、樹脂１０の表面は平坦化される。次に樹
脂１ｏとともに、リアクティブイオンエッチ法などにょ
シ、第２の絶縁膜９を第１層アルミニウム配線が露呈す
るまでエツチングする。そのあと、凹部に樹脂が残存し
ておれば除去することにより、第２図ｄに示すように、
第１層アルミニウム配線の最上面と第２の絶縁膜９とが
平坦化された状態が実現できる。
次に第２図ｅに示すように、第３の絶縁膜１１を全面被
着したあと、コンタクトホールＡ領域上にスルホールＢ
を開孔し、続いて、第２層の配線として、第３のアルミ
ニウム薄膜１２を形成シて二層配線が完成する。このと
きスルポールＢの開孔は下地が平坦化されているので、
コンタクトポールＡ領域上でも容易であり、且つ第２層
配線の段切れの危険性は著しるしく軽減され得る。
着したあと、コンタクトホールＡ領域上にスルホールＢ
を開孔し、続いて、第２層の配線として、第３のアルミ
ニウム薄膜１２を形成シて二層配線が完成する。このと
きスルポールＢの開孔は下地が平坦化されているので、
コンタクトポールＡ領域上でも容易であり、且つ第２層
配線の段切れの危険性は著しるしく軽減され得る。
発明の効果
実施例で明らかなように、コンタクトホール上にスルホ
ールが容易に開孔でき、且つ第１層配線の段切れの心配
はなく、且つ第２層配線の段切れの危険性を著しく軽減
することができる。
ールが容易に開孔でき、且つ第１層配線の段切れの心配
はなく、且つ第２層配線の段切れの危険性を著しく軽減
することができる。
第１図は従来の二層配線断面構、遣口、第２図ａ〜ｅは
本発明による二層配線形成工程の実施例を示す工程順断
面図である。 １・・・・・・半導体基板、２，４，９．１１・・・・
・・絶縁膜、７．ｉｏ・・・・・・粘性樹脂、３．５．
６ 、Ｅｌ、１２・・・・・・アルミニウム薄膜、Ａ・
・・・・・コンタクトホールペＢ・・・・・・スルホー
ル。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
本発明による二層配線形成工程の実施例を示す工程順断
面図である。 １・・・・・・半導体基板、２，４，９．１１・・・・
・・絶縁膜、７．ｉｏ・・・・・・粘性樹脂、３．５．
６ 、Ｅｌ、１２・・・・・・アルミニウム薄膜、Ａ・
・・・・・コンタクトホールペＢ・・・・・・スルホー
ル。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 半導体基板表面を覆う第１の絶縁膜に開孔を形成し、
同開孔を金属薄膜で埋め込み、前記金属薄膜および第１
の絶縁膜上に第１層の配線を形成し、前記第１層配線以
外の領域を第２の絶縁膜で埋め込むことにより表面を平
坦化し、次に第３の絶縁膜を被着してのち、前記第１の
絶縁膜開孔上の位置に、前記第３の絶縁膜を開孔し、こ
の上に第２層の金属薄膜配線を形成することを特徴とす
る半導体装置の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17068384A JPS6148941A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17068384A JPS6148941A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148941A true JPS6148941A (ja) | 1986-03-10 |
Family
ID=15909455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17068384A Pending JPS6148941A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148941A (ja) |
-
1984
- 1984-08-16 JP JP17068384A patent/JPS6148941A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP3271094B2 (ja) | 積層配線基板及びその製造方法 | |
| JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
| JP2924450B2 (ja) | 半導体装置 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS6148941A (ja) | 半導体装置の電極形成方法 | |
| KR20010092704A (ko) | 스퍼터링 방법 및 이를 이용한 반도체장치의 제조방법 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS62247549A (ja) | 半導体装置の製造方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JP2000174128A (ja) | 半導体薄膜装置とその製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH03268425A (ja) | 半導体装置の製造方法 | |
| JPH02105554A (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| KR100473161B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPS6076142A (ja) | 半導体装置 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 |