JPS6148942A - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JPS6148942A JPS6148942A JP17068484A JP17068484A JPS6148942A JP S6148942 A JPS6148942 A JP S6148942A JP 17068484 A JP17068484 A JP 17068484A JP 17068484 A JP17068484 A JP 17068484A JP S6148942 A JPS6148942 A JP S6148942A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resin
- layer
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の電極形成法、とくに金属配線の段
切れ防止を考慮し九多層配線形成方法に関するものであ
る。
切れ防止を考慮し九多層配線形成方法に関するものであ
る。
従来例の構成とその問題点
半導体素子の高積化、高性能化とともに、チップ面積を
抑えるためにも、回路設計の自由度を上げるためにも、
多層配線の要求が増々高まっている。第１図は従来法に
よる二層配線形成の断面構造図である。半導体基板１上
に被着した絶縁膜２にコンタクトホールムを開孔し、第
２層目アルミニウム配線５３を形成する。次に眉間絶縁
膜４を被着したあと、スルホールＢをコンタクトホール
ムの領域からづらせて開孔したあと第２層目アルミニウ
ム配線５を形成している。
抑えるためにも、回路設計の自由度を上げるためにも、
多層配線の要求が増々高まっている。第１図は従来法に
よる二層配線形成の断面構造図である。半導体基板１上
に被着した絶縁膜２にコンタクトホールムを開孔し、第
２層目アルミニウム配線５３を形成する。次に眉間絶縁
膜４を被着したあと、スルホールＢをコンタクトホール
ムの領域からづらせて開孔したあと第２層目アルミニウ
ム配線５を形成している。
スルホールＢをコンタクトホールム領域上に開孔しよう
とすると、絶縁膜の段差と変差する部分で配線が段切れ
する危険性がある。開孔径が６〜６ミクロン以下の微細
パターンになると、コンタクトホールム領域上にスルホ
ールＢを開孔することすら困難となり、また開孔できた
としても、第２層目のアルミニウム配線の段差は第１層
配線よシきつくなるので、通常の方法では配線がほとん
ど不可能である。
とすると、絶縁膜の段差と変差する部分で配線が段切れ
する危険性がある。開孔径が６〜６ミクロン以下の微細
パターンになると、コンタクトホールム領域上にスルホ
ールＢを開孔することすら困難となり、また開孔できた
としても、第２層目のアルミニウム配線の段差は第１層
配線よシきつくなるので、通常の方法では配線がほとん
ど不可能である。
発明の目的
本発明は、コンタクトホール領域上にスルホールを容易
に開孔し、設計の自由度を向上させるとともに、チップ
面積縮少を可能ならしめる半導体装置の電極形成法を提
供するものである。
に開孔し、設計の自由度を向上させるとともに、チップ
面積縮少を可能ならしめる半導体装置の電極形成法を提
供するものである。
発明の構成
本発明は、コンタクトホール領域の第１層目の電極配線
の表面を平坦化することによって、スルホール開孔およ
び第２層目の電極配線を、普通の単層配線形成時と同等
の難易度で形成し、且つコンタクトホール上にスルホー
ルを開孔しようとするところに本発明の狙いがあり、要
約するに、半導体基板表面を覆う第１の絶縁膜に開孔す
る工程、第１の金属薄膜を被着したあと、この金属薄膜
上全面に樹脂を被着する工程、前記樹脂を、前記金属薄
膜表面の一部が露出し、且つ前記絶縁膜開孔領域上の樹
脂が残存する状態まで、表面から均一に除去する工程、
前記露出した第１の金属薄膜を前記第１の絶縁膜が露出
するまで選択的に除去する工程、前記残存樹脂を除去す
る工程、第２の金属薄膜を被着したのち、第１層の配線
パターンを形成する工程、第２の絶縁膜を形成し、つい
で、この第２の絶縁膜にスルーホールを前記第１の絶縁
膜開孔領域上に形成する工程および第３の金属薄膜を被
着して第２層の配線パターンを形成する工程をそなえた
ものである。これにより、第１層の配線と第２層の配線
との段差が少なく、しかも、コンタクトホール領域上で
の眉間接続が可能になる。
の表面を平坦化することによって、スルホール開孔およ
び第２層目の電極配線を、普通の単層配線形成時と同等
の難易度で形成し、且つコンタクトホール上にスルホー
ルを開孔しようとするところに本発明の狙いがあり、要
約するに、半導体基板表面を覆う第１の絶縁膜に開孔す
る工程、第１の金属薄膜を被着したあと、この金属薄膜
上全面に樹脂を被着する工程、前記樹脂を、前記金属薄
膜表面の一部が露出し、且つ前記絶縁膜開孔領域上の樹
脂が残存する状態まで、表面から均一に除去する工程、
前記露出した第１の金属薄膜を前記第１の絶縁膜が露出
するまで選択的に除去する工程、前記残存樹脂を除去す
る工程、第２の金属薄膜を被着したのち、第１層の配線
パターンを形成する工程、第２の絶縁膜を形成し、つい
で、この第２の絶縁膜にスルーホールを前記第１の絶縁
膜開孔領域上に形成する工程および第３の金属薄膜を被
着して第２層の配線パターンを形成する工程をそなえた
ものである。これにより、第１層の配線と第２層の配線
との段差が少なく、しかも、コンタクトホール領域上で
の眉間接続が可能になる。
実施例の説明
本発明の実施例をアルミニウム二層配線形成の場合につ
いて、第２図（ａ）〜（ｑ）の工程順断面図を参照して
説明する。
いて、第２図（ａ）〜（ｑ）の工程順断面図を参照して
説明する。
第１図のように、半導体基板１上に絶縁膜２を形成し、
コンタクトホール人を開孔し、第１層目アルミニウム３
を被着する。次に例えばホトレジストなどの粘性樹脂６
を塗布する。このときアルミニウム３の表面の凹凸に比
し、樹脂６の表面の凹凸を平坦化することができる。次
に第２図（ｂ）に示すように、樹脂６を表面から均一に
、例えばプラズマ法により除去していくと、コンタクト
ホール人領域の凹部に樹脂６が残り、この領域以外では
アルミニウム３の表面が露呈した状態になる。
コンタクトホール人を開孔し、第１層目アルミニウム３
を被着する。次に例えばホトレジストなどの粘性樹脂６
を塗布する。このときアルミニウム３の表面の凹凸に比
し、樹脂６の表面の凹凸を平坦化することができる。次
に第２図（ｂ）に示すように、樹脂６を表面から均一に
、例えばプラズマ法により除去していくと、コンタクト
ホール人領域の凹部に樹脂６が残り、この領域以外では
アルミニウム３の表面が露呈した状態になる。
次に第２図（Ｃ）のように、残存した樹脂６をマスクに
してアルミニウムをドライエツチング法などでエツチン
グし、樹脂６の直下にアルミニウム３′を残存させる。
してアルミニウムをドライエツチング法などでエツチン
グし、樹脂６の直下にアルミニウム３′を残存させる。
その後、残存樹脂６を除去し去ると第２図（ｄ）のよう
に、第１層目アルミニウム３・ の膜厚を被着時に調整
しておくことによりて、アルミニウム３′ 上面と絶縁
膜２上面とははソ平坦化することが可能である。次に第
２図（ｅ）のように、第２のアルミニウム３″ を第１
のアルミニウム３′および第１の絶縁膜２上に被着しつ
いで、通常のホトエツチング法でこの第２のアルミニウ
ム３“をパターン形成し、第一層配線を完成させる。次
に第２図（幻に示すように、第２の絶縁膜４を、層間絶
縁膜として被着し、コンタクトホール人士にスルホール
開孔開孔する。このときコンタクトホール人附近の第一
層配線は平坦化されているので、スルホールＢの開孔は
容易である。次に第２図（ｑ）に示すように、通常の方
法で第３のアルミニウム配線６を第二層配線として形成
することにより、第二層目の配線の形成および第一層配
線と第二層配線との層間接続が完了される。
に、第１層目アルミニウム３・ の膜厚を被着時に調整
しておくことによりて、アルミニウム３′ 上面と絶縁
膜２上面とははソ平坦化することが可能である。次に第
２図（ｅ）のように、第２のアルミニウム３″ を第１
のアルミニウム３′および第１の絶縁膜２上に被着しつ
いで、通常のホトエツチング法でこの第２のアルミニウ
ム３“をパターン形成し、第一層配線を完成させる。次
に第２図（幻に示すように、第２の絶縁膜４を、層間絶
縁膜として被着し、コンタクトホール人士にスルホール
開孔開孔する。このときコンタクトホール人附近の第一
層配線は平坦化されているので、スルホールＢの開孔は
容易である。次に第２図（ｑ）に示すように、通常の方
法で第３のアルミニウム配線６を第二層配線として形成
することにより、第二層目の配線の形成および第一層配
線と第二層配線との層間接続が完了される。
発明の効果
本発明によれば、コンタクトホール上にスルホールが容
易に開孔でき、且つ第二層目配線の段切れ全署るしく減
少させることが出来る。また本発明は、設計の自由度を
著しく向上させること力；でき、また素子数の増大によ
るチップ面積の増大を抑えることができる。
易に開孔でき、且つ第二層目配線の段切れ全署るしく減
少させることが出来る。また本発明は、設計の自由度を
著しく向上させること力；でき、また素子数の増大によ
るチップ面積の増大を抑えることができる。
第１図は従来の二層配線構造断面図、第２図（ｉａ）〜
（ｑ）は本発明実施例による二層配線形成方法の工程断
面図である。 １・・・・・・半導体基板、２・・・・・・第１の絶縁
膜、３゜３・ 、３′ｌ・・・・・・第一層目配線、４
・・パ・・第２の絶縁膜・５・・・・・・第２層目配線
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第２図 ３〃 ３ ’ ａ −・
（ｑ）は本発明実施例による二層配線形成方法の工程断
面図である。 １・・・・・・半導体基板、２・・・・・・第１の絶縁
膜、３゜３・ 、３′ｌ・・・・・・第一層目配線、４
・・パ・・第２の絶縁膜・５・・・・・・第２層目配線
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第２図 ３〃 ３ ’ ａ −・
Claims (1)
- 半導体基板表面を覆う第１の絶縁膜に開孔する工程、第
１の金属薄膜を被着したあと、この金属薄膜上全面に樹
脂を被着する工程、前記樹脂を、前記金属薄膜表面の一
部が露出し、且つ前記絶縁膜開孔領域上の樹脂が残存す
る状態まで、表面から均一に除去する工程、前記露出し
た第１の金属薄膜を、前記第１の絶縁膜が露出するまで
選択的に除去する工程前記残存樹脂を除去する工程、第
２の金属薄膜を被着したのち、第１層の配線パターンを
形成する工程、第２の絶縁膜を形成し、ついで、この第
２の絶縁膜にスルホールを、前記第１の絶縁膜開孔領域
上に形成する工程および第３の金属薄膜を被着して、第
２層の配線を形成する工程を備えてなる半導体装置の電
極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17068484A JPS6148942A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17068484A JPS6148942A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148942A true JPS6148942A (ja) | 1986-03-10 |
Family
ID=15909473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17068484A Pending JPS6148942A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148942A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63283628A (ja) * | 1987-04-01 | 1988-11-21 | Yoshiro Nakamatsu | 人間性能向上検査シ−ト |
-
1984
- 1984-08-16 JP JP17068484A patent/JPS6148942A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63283628A (ja) * | 1987-04-01 | 1988-11-21 | Yoshiro Nakamatsu | 人間性能向上検査シ−ト |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPS6148941A (ja) | 半導体装置の電極形成方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS61283151A (ja) | 半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH02244628A (ja) | 半導体装置の製造方法 | |
| JPS60233839A (ja) | 半導体装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 |