JPS5867043A - 半導体装置の装造方法 - Google Patents
半導体装置の装造方法Info
- Publication number
- JPS5867043A JPS5867043A JP16533781A JP16533781A JPS5867043A JP S5867043 A JPS5867043 A JP S5867043A JP 16533781 A JP16533781 A JP 16533781A JP 16533781 A JP16533781 A JP 16533781A JP S5867043 A JPS5867043 A JP S5867043A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- aluminum
- layer
- gold
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に多層配線構造を持つ半導体装
置の製造方法に関するものである。
置の製造方法に関するものである。
従来、多層配線構造において、特に問題となる点として
、一層目配線と二層目配線を接続する開孔部、すなわち
スルーホール部の段差により、二層目配線にくびれ及び
段切れが生じることである。
、一層目配線と二層目配線を接続する開孔部、すなわち
スルーホール部の段差により、二層目配線にくびれ及び
段切れが生じることである。
このスル−ホールの段差は５層間絶縁膜の厚さを薄くす
れば小さくなり、二層目配線のくびれ段切れ等は減少す
る。しかしながら１層間絶縁膜に発生するピンホールの
数は増えるため、このピンホールによる一層目配線と二
層目配線とのシ冒−ト不良が多くなってしまう。また、
スルーホールにテーバをつけることによシ、（びｎ１段
切れを防ぐ方法がおるが、これも、スルーホールの形状
が大きくなり、パターンの微細化にはデメリットとなる
。
れば小さくなり、二層目配線のくびれ段切れ等は減少す
る。しかしながら１層間絶縁膜に発生するピンホールの
数は増えるため、このピンホールによる一層目配線と二
層目配線とのシ冒−ト不良が多くなってしまう。また、
スルーホールにテーバをつけることによシ、（びｎ１段
切れを防ぐ方法がおるが、これも、スルーホールの形状
が大きくなり、パターンの微細化にはデメリットとなる
。
本発明の目的は、多層配線構造におけるスルーホール部
（開孔部）の二層目配線のくびれ及び段切れを起さない
半導体装置を容易に製造することがで亀る製造方法を提
供するにおる。
（開孔部）の二層目配線のくびれ及び段切れを起さない
半導体装置を容易に製造することがで亀る製造方法を提
供するにおる。
本発明によれば２層間絶縁膜を形成した後金蒸着し、金
をマスクとしてスルーホールを形成、そノ後、アルミを
スルーホールの深さだけ蒸着する。
をマスクとしてスルーホールを形成、そノ後、アルミを
スルーホールの深さだけ蒸着する。
次に、スルーホール以外に蒸着さｎたアルミは金をリフ
トオフすることによハ取り除いた後、二層目配Ｉｍを形
成する。以上の方法により、スルーホールの段差による
二層目配線のくびれ及び段切′ｔ″Ｌｔ−防ぐことがで
きる。
トオフすることによハ取り除いた後、二層目配Ｉｍを形
成する。以上の方法により、スルーホールの段差による
二層目配線のくびれ及び段切′ｔ″Ｌｔ−防ぐことがで
きる。
以下図面を用いて本究明実施例を詳細に説明する。
まず、第１図に示すように、従来用いら扛ている方法に
より、シリコン基板７の上面に、酸化膜３を介して一層
目配線ｌを形成し、さらにその上に層間絶縁膜２を形成
する０次に第２図に示すように５層間４Ａ縁膜２の表面
に、この絶縁膜に対し接着性のよくない金属、例えば金
４を蒸着し、フォトレジスト法を用いて１選択的に金４
の一部分−を取除く０次に残った金４をマスクとして層
間絶縁膜２をエツチングすることにより一層目配線ｌを
露出させた開孔部（スルーホール）２ａｔ−設ける０次
に、第３図に示すように、開孔部２ａ（２）深４合、ぼ
同じ腺。。接、８９０、例えばアヤよ、□蒸着する。次
に、第４図に示すように、開孔部２ａ以外のアルミ５を
金４′ｔ−リフトオフすることにより取シ除き、開孔部
２ａに接続用金属のアルミｔ−残す０次に第５図に示す
ように、開孔部のアルｔＳｔ−通して一層目配線１と接
続した二層目配線６ｔ−形成する。
より、シリコン基板７の上面に、酸化膜３を介して一層
目配線ｌを形成し、さらにその上に層間絶縁膜２を形成
する０次に第２図に示すように５層間４Ａ縁膜２の表面
に、この絶縁膜に対し接着性のよくない金属、例えば金
４を蒸着し、フォトレジスト法を用いて１選択的に金４
の一部分−を取除く０次に残った金４をマスクとして層
間絶縁膜２をエツチングすることにより一層目配線ｌを
露出させた開孔部（スルーホール）２ａｔ−設ける０次
に、第３図に示すように、開孔部２ａ（２）深４合、ぼ
同じ腺。。接、８９０、例えばアヤよ、□蒸着する。次
に、第４図に示すように、開孔部２ａ以外のアルミ５を
金４′ｔ−リフトオフすることにより取シ除き、開孔部
２ａに接続用金属のアルミｔ−残す０次に第５図に示す
ように、開孔部のアルｔＳｔ−通して一層目配線１と接
続した二層目配線６ｔ−形成する。
このようにして１層間絶縁膜の厚さをピンホールのない
十分な厚さに保持すると共に、テーパー付けのない微細
な開孔部のままで、開孔部の段差による段切れ、くびれ
などのない二ｊ−目配線を容易に形成するζ−とができ
る。
十分な厚さに保持すると共に、テーパー付けのない微細
な開孔部のままで、開孔部の段差による段切れ、くびれ
などのない二ｊ−目配線を容易に形成するζ−とができ
る。
＠１ｍないし第５図は本発明の一実施例の製造工程を順
次説明するためＯＦｒ面図でめる。 １ ａｓｈ ｅｌｌ一層目配線、２・・・・・・層間絶
縁膜％ ２ａ・・・・・・開孔部 ３ ＊＠１１６１１
４酸化膜、４・・・・・・金膜、５・・・・・・接続用
アルｔ、６−・・・・・二層目配線。
次説明するためＯＦｒ面図でめる。 １ ａｓｈ ｅｌｌ一層目配線、２・・・・・・層間絶
縁膜％ ２ａ・・・・・・開孔部 ３ ＊＠１１６１１
４酸化膜、４・・・・・・金膜、５・・・・・・接続用
アルｔ、６−・・・・・二層目配線。
Claims (1)
- 半導体基板上面の絶縁膜上に金属層を形成する工程と、
前記金属層をマスクとして前記絶縁膜を選択的に除去し
、開孔部を設ける工程と、前記開孔部及び前記金属層上
に接続用金属層を設けた後前記金属層を除去し、前記開
孔部に接続用金属層を残す工程と、つぎに前り己接続用
金属層と接続した二層目配線を前記絶縁膜上に形成する
工程とを含むことを％徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16533781A JPS5867043A (ja) | 1981-10-16 | 1981-10-16 | 半導体装置の装造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16533781A JPS5867043A (ja) | 1981-10-16 | 1981-10-16 | 半導体装置の装造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5867043A true JPS5867043A (ja) | 1983-04-21 |
Family
ID=15810413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16533781A Pending JPS5867043A (ja) | 1981-10-16 | 1981-10-16 | 半導体装置の装造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5867043A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278059A (ja) * | 1985-10-01 | 1987-04-10 | 三菱化学株式会社 | 防湿性多層袋 |
| US5462767A (en) * | 1985-09-21 | 1995-10-31 | Semiconductor Energy Laboratory Co., Ltd. | CVD of conformal coatings over a depression using alkylmetal precursors |
| US5641703A (en) * | 1991-07-25 | 1997-06-24 | Massachusetts Institute Of Technology | Voltage programmable links for integrated circuits |
-
1981
- 1981-10-16 JP JP16533781A patent/JPS5867043A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5462767A (en) * | 1985-09-21 | 1995-10-31 | Semiconductor Energy Laboratory Co., Ltd. | CVD of conformal coatings over a depression using alkylmetal precursors |
| JPS6278059A (ja) * | 1985-10-01 | 1987-04-10 | 三菱化学株式会社 | 防湿性多層袋 |
| US5641703A (en) * | 1991-07-25 | 1997-06-24 | Massachusetts Institute Of Technology | Voltage programmable links for integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098130A (ja) | 半導体デバイスのビアホール形成方法 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH0612789B2 (ja) | 半導体装置 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS58213451A (ja) | 多層配線の形成法 | |
| JPS63137456A (ja) | 半導体集積回路の製造方法 | |
| JPH0587973B2 (ja) | ||
| KR100258204B1 (ko) | 화합물 반도체 소자의 공중 배선 형성방법 | |
| JPS63161646A (ja) | 半導体装置の製造方法 | |
| JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPS60196958A (ja) | 半導体集積回路の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS592351A (ja) | 半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPS58210168A (ja) | 二層膜のエツチング方法 | |
| JPS61208851A (ja) | 半導体装置の製造方法 | |
| JPH0542139B2 (ja) | ||
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS61219152A (ja) | 半導体装置 | |
| JPS58197852A (ja) | 半導体装置の製造方法 |