JPH098130A - 半導体デバイスのビアホール形成方法 - Google Patents

半導体デバイスのビアホール形成方法

Info

Publication number
JPH098130A
JPH098130A JP8157543A JP15754396A JPH098130A JP H098130 A JPH098130 A JP H098130A JP 8157543 A JP8157543 A JP 8157543A JP 15754396 A JP15754396 A JP 15754396A JP H098130 A JPH098130 A JP H098130A
Authority
JP
Japan
Prior art keywords
film
metal
wiring
via hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8157543A
Other languages
English (en)
Inventor
Cho Kyung-Soo
ギョンスウ チョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH098130A publication Critical patent/JPH098130A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ビアホール形成時のアンダーカットの発生を
防止して、金属膜の被層性及び金属配線の信頼性を向上
する。 【解決手段】 配線用金属膜２を金属配線用感光膜４に
形成した所定の金属配線マスクパターンでマスクしてエ
ッチングし、金属配線９を形成する。次に、金属配線用
感光膜４を除去した後、この上に段差形成用感光膜６を
塗布し、ここに段差マスクパターンを形成し、この段差
マスクパターンでマスクしてエッチングし、金属配線９
の線幅の中央部を凸にし、段差形成用感光膜６を除去し
た後、この上に、絶縁膜５を蒸着し、更にその上に、ビ
アホール用感光膜８を塗布してビアホールマスクパター
ンを形成し、このビアホールマスクパターンでマスクし
て絶縁膜５と金属配線９の線幅の中央凸部の上層部をエ
ッチングして金属配線９を底部としたビアホールを形成
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
製造方法に関し、さらに詳細には、半導体デバイスにお
いて、上部電極と下部電極との電気接続のための半導体
デバイスのビアホールの形成方法に関するものである。
【０００２】
【従来の技術】通常、半導体デバイスにおいて外部の電
源から下部金属配線層の形成される半導体基板の絶縁膜
の活性部位まで電流が伝達されるように半導体デバイス
にビアホールが形成される。このようなビアホールを形
成するための従来の一連の工程が図３に断面図として概
略的に示されている。
【０００３】まず、図３（ａ）に示したように、下部配
線層の形成された半導体基板２０上に絶縁膜２１が蒸着
され、絶縁膜２１上に金属配線を形成するためのアルミ
ニウムのような金属膜２２が蒸着される。絶縁膜２１上
に蒸着された金属膜２２上に金属膜２２の乱反射を防止
するための反射防止用の金属膜２３が蒸着され、反射防
止用の金属膜２３上に金属配線をパターン化するため金
属配線用感光膜２４が塗布され、金属配線用感光膜２４
のパターンに従って金属膜２２と反射防止用の金属膜２
３とがエッチングされて絶縁膜２１上に図３（ｂ）に示
したような金属膜２２及び反射防止用の金属膜２３の形
態で金属配線が形成される。
【０００４】その後、図３（ｂ）に示したように、絶縁
膜２１上に金属膜２２と反射防止用の金属膜２３とを取
り囲むように絶縁膜２５が蒸着され、絶縁膜２５の表面
に別のビアホール用感光膜２６が塗布されて金属膜２２
と反射防止用の金属膜２３が感光膜２６のパターンでエ
ッチングされることにより図３（ｃ）に示したようなビ
アホール２７が形成される。
【０００５】
【発明が解決しようとする課題】しかし、上記のような
従来の方法により形成されたビアホール２７は、図３
（ｃ）に示したようにビアホール２７の下部となる金属
膜２２部分を露出させるための過剰エッチングによりビ
アホール２７の底部、すなわち金属膜２２の上部にアン
ダーカット２８が発生する。このようなアンダーカット
はアンダーカットの上部に金属配線が形成される場合、
金属配線がビアホールの底部の端部で非常に薄くなって
金属膜の被層性が減少し、ひどい場合は金属配線が断線
することもあり、金属配線の信頼性を低下させる原因と
なるという問題点があった。
【０００６】
【課題を解決するための手段】従って、本発明の目的
は、アンダーカットの発生を防止して金属膜の被層性及
び金属配線の信頼性を向上することができる半導体デバ
イスのビアホール形成方法を提供することにある。
【０００７】上記の目的を達成するため、本発明方法
は、下部金属配線層が形成された半導体基板上の第１絶
縁膜上に配線用金属膜を蒸着する段階と、前記配線用金
属膜に金属配線用感光膜を塗布して、この金属配線用感
光膜に金属配線マスクパターンを形成し、このマスクパ
ターンでマスクして前記配線用金属膜をエッチングして
金属配線を形成する段階と、前記金属配線用感光膜を除
去した後に、前記金属配線の表面の全面に段差形成用感
光膜を塗布して、この段差形成用感光膜に、金属配線幅
よりも狭い面を腐食し残すような段差マスクパターンを
形成し、この段差マスクパターンでマスクして前記金属
配線のビアホール底となる領域附近を残して金属配線の
縁をエッチングすることにより前記金属配線のビアホー
ル底となる領域附近を金属配線の縁よりも突出させ金属
配線に段差を形成する段階と、前記段差形成用感光膜を
除去した後に、前記金属配線の上に第２絶縁膜を蒸着
し、前記第２絶縁膜の上にビアホール用感光膜を塗布し
て、このビアホール用感光膜にビアホールマスクパター
ンを形成し、このビアホールマスクパターンでマスクし
て前記第２絶縁膜をエッチングすることにより前記金属
配線が底部を形成するビアホールを形成する段階とを含
むことを特徴とする。
【０００８】また、本発明方法は、下部金属配線層が形
成された半導体基板上の第１絶縁膜上に配線用金属膜を
蒸着する段階と、前記配線用金属膜に段差形成用感光膜
を塗布して、この段差形成用感光膜に、金属配線幅より
も狭い面を腐食し残すような段差マスクパターンを形成
し、この段差マスクパターンでマスクして前記配線用金
属膜のビアホール底となる領域附近を残して前記配線用
金属膜をエッチングして前記配線用金属膜のビアホール
底となる領域附近を突出させ配線用金属膜に段差を形成
する段階と、前記段差形成用感光膜を除去した後に、前
記配線用金属膜の上に金属配線用感光膜を塗布して、こ
の金属配線用感光膜に金属配線マスクパターンを形成
し、このマスクパターンでマスクして前記配線用金属膜
をエッチングして金属配線を形成する段階と、前記金属
配線用感光膜を除去した後に、前記金属配線を覆って第
２絶縁膜を蒸着し、この第２絶縁膜の上にビアホール用
感光膜を塗布して、このビアホール用感光膜にビアホー
ルマスクパターンを形成し、このビアホールマスクパタ
ーンでマスクして前記第２絶縁膜をエッチングすること
により前記金属配線が底部を形成するビアホールを形成
する段階とを含むことを特徴とする。
【０００９】また、上記方法において、配線用金属膜を
蒸着する段階の次に、この配線用金属膜の上に、反射防
止用の金属膜を蒸着する段階が追加挿入すれば、金属配
線の輪郭が設計通りにより正確に形成される。この反射
防止用の金属膜には、窒化チタニウムが好適である。
【００１０】また、上記方法において、金属配線のビア
ホール底となる領域附近をやや突出させる段階における
エッチングは、ドライエッチングであることが好まし
い。また、上記の反射防止用の金属膜を蒸着した場合、
ビアホールを形成する段階において、反射防止用の金属
膜がエッチングによって除去されると、ビアホールと金
属配線との間の抵抗値が少なくなる。
【００１１】本発明で使用される用語中で第２絶縁膜と
は、半導体デバイスにおいて第２層の絶縁膜でなく、多
層の配線構造での第３層、第４層及び第５層の絶縁膜で
あり、ビアホールが形成される全層の絶縁膜を意味す
る。
【００１２】
【発明の実施の形態】以下、添付図面によって本発明の
好適な実施の形態をさらに詳しく説明する。図１は、本
発明の第１の実施の形態の工程を、概略的に示した半導
体デバイスの断面図で順次示したものである。
【００１３】先ず、図１（ａ）に示したように、下部配
線層（図示せず）が形成された半導体基板１０上に第１
絶縁膜１が蒸着され、この第１絶縁膜１上に金属配線を
形成するためのアルミニウムのような配線用金属膜２が
蒸着される。また、フォトマスキング工程時、配線用金
属膜２の乱反射によるエッチングパターンの不正確化を
防止するため、反射防止用の金属膜３が配線用金属膜２
上に蒸着される。このような反射防止用の金属膜３には
窒化チタニウムのように比較的高い抵抗率、例えば２５
μΩ・ｃｍ以上の抵抗率を持つ物質を用いる。なお、こ
の反射防止用の金属膜３は、設計上必要がない場合もあ
る。
【００１４】この反射防止用の金属膜３上に、金属配線
用感光膜４が塗布され、金属配線パターンのマスクで露
光、現像されて、金属配線用感光膜４が金属配線マスク
パターンに成形される。そして、この金属配線マスクパ
ターンにマスクされて、配線用金属膜２と反射防止用の
金属膜３とのマスクされていない部分が第１絶縁膜１が
露出されるまでエッチングされる。このエッチングによ
り、図１（ｂ）に示したように、配線用金属膜２及び反
射防止用の金属膜３からなる金属配線９が形成される。
【００１５】その後、反射防止用の金属膜３上に残って
いる金属配線用感光膜４は除去される。次に、金属配線
９上に段差形成用感光膜６が塗布され、この段差形成用
感光膜６には、上記金属配線用感光膜４と同様のプロセ
スによって、金属配線９の線幅よりやや細目の段差マス
クパターンに成形され、この段差マスクパターンでマス
クされたエッチングにより金属配線９の線幅の中央部が
断面凸になり、ビアホールの底部を成す部分以外の金属
配線部分、すなわちビアホールの周辺部は第１絶縁膜１
から一定の高さだけ残って段差が形成される。
【００１６】その後、金属配線９上から段差形成用感光
膜６が除去され、図１（ｃ）に示したように、金属配線
９の表面上に第２絶縁膜５が蒸着される。更に、その上
に、ビアホール用感光膜８が塗布され、このビアホール
用感光膜８も、上記金属配線用感光膜４、段差形成用感
光膜６と同様のプロセスによって、ビアホールマスクパ
ターンに成形される。
【００１７】このビアホールマスクパターンでマスクさ
れたエッチングにより、第２絶縁膜５がエッチングさ
れ、更に、反射防止用の金属膜３もエッチングされて除
去されて、図１（ｄ）に示したようなビアホール７が形
成される。金属配線９中でビアホールの底部となる部分
の金属配線９は、図１（ｃ）に示したように、周囲より
も凸となっているため、第２絶縁膜５を多少過剰にエッ
チングして金属膜２（金属配線９）の表面、すなわち、
ビアホールの底部までエッチングした場合でも、図３に
示した従来の方法のようにアンダーカットが生じること
はない。
【００１８】上記の金属配線の上面に段差を形成させる
段階及びビアホールの形成段階で行われるエッチングは
ドライエッチングの方が望ましい。
【００１９】本発明のビアホールの形成方法の第２の実
施の形態を図２に示した。図２（ａ）に示したように、
下部配線層（図示せず）が形成された半導体基板１０上
に第１絶縁膜１１が蒸着され、この第１絶縁膜１１上に
金属配線を形成するためのアルミニウムのような配線用
金属膜１２が蒸着される。本実施形態もやはりフォトマ
スキング工程時、配線用金属膜１２の乱反射によるエッ
チングパターンの不正確化を防止するため窒化チタニウ
ムのような反射防止用の金属膜１３が配線用金属膜１２
上に蒸着される。本実施形態で使用される反射防止用の
金属膜１３もまた窒化チタニウムのような物質からなっ
ていて比較的に高い抵抗値持つ。
【００２０】この反射防止用の金属膜１３上に、段差形
成用感光膜１４が塗布され、この段差形成用感光膜１４
は、上記第１の実施形態と同様のプロセスによって、後
に説明する金属配線の線幅よりやや細目の段差マスクパ
ターンに成形される。配線用金属膜１２と反射防止用の
金属膜１３とは、上記段差マスクパターンにマスクされ
て、マスクされていない部分が配線用金属膜１２の上層
が若干エッチンされるまでエッチングされ、図２（ｂ）
の１２、１３に示したように、金属配線１９の断面形が
線幅中央部分が周辺部よりもやや突出した段差形状にな
る。このエッチングにより、後にビアホールの底部とな
る部分以外の金属配線１９部分、すなわち、ビアホール
の形成されない部分は一定の厚さだけ薄くなっている。
【００２１】段差形成用感光膜１４を除去した後、金属
配線用感光膜１５が塗布され、この金属配線用感光膜１
５に、上記段差形成用感光膜１４と同様のプロセスによ
って、金属配線１９の突出面を取り囲むように金属配線
マスクパターンが成形される（図２（ｂ）の１５参
照）。この金属配線マスクパターンでマスクされて、配
線用金属膜１２のマスクされていない部分が第１絶縁膜
１１が露出されるまでエッチングされ、配線用金属膜１
２及び反射防止用の金属膜１３からなる金属配線１９が
形成される（図２（ｃ）の１９参照）。
【００２２】そして、金属配線用感光膜１５が除去さ
れ、金属配線１９の表面上に第２絶縁膜１６が蒸着され
る。更に、この第２絶縁膜１６の上に、ビアホール用感
光膜１８が塗布され、上記段差形成用感光膜１４、金属
配線用感光膜１５と同様のプロセスによって、ビアホー
ル１７が形成される。このエッチングによって、反射防
止用の金属膜１３は完全に除去され、配線用金属膜１２
の表層も若干除去されるが、第１の実施形態同様、アン
ダーカットは起こらない。最後に、ビアホール用感光膜
１８を除去する。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
によれば、金属配線中でビアホールの底部を成す金属配
線部分が他の部分、すなわちビアホールの周辺部より厚
く形成されることにより第２絶縁膜が過剰にエッチング
される場合にも厚い部分だけがエッチングされるように
なり、他の薄い部分が過剰にエッチングされることによ
るアンダーカットの発生が防止され、被層性が向上して
以後の金属配線工程の信頼性が高まる。
【００２４】さらに、本発明による半導体デバイスのビ
アホール形成方法は、比較的高い抵抗値を持つ反射防止
用の金属膜がエッチングにより除去されるので、ビアホ
ールの抵抗が減少するという効果もある。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明の第１の実施形態に
なる半導体デバイスのビアホール形成工程を示した断面
図である。
【図２】（ａ）〜（ｄ）は、本発明の第２の実施形態に
なる半導体デバイスのビアホール形成工程を示した断面
図である。
【図３】（ａ）〜（ｃ）は、従来の技術によるビアホー
ル形成工程を示した半導体デバイスの断面図である。
【符号の説明】
１ 第１絶縁膜 ２ 配線用金属膜 ３ 反射防止用の金属膜 ４ 金属配線用感光膜 ５ 第２絶縁膜 ６ 段差形成用感光膜 ７ ビアホール ８ ビアホール用感光膜 ９ 金属配線 １０ 半導体基板 １１ 第１絶縁膜 １２ 配線用金属膜 １３ 反射防止用の金属膜 １４ 段差形成用感光膜 １５ 金属配線用感光膜 １６ 第２絶縁膜 １７ ビアホール １８ ビアホール用感光膜 １９ 金属配線

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 下部金属配線層が形成された半導体基板
    上の第１絶縁膜上に配線用金属膜を蒸着する段階と、 前記配線用金属膜に金属配線用感光膜を塗布して、この
    金属配線用感光膜に金属配線マスクパターンを形成し、
    このマスクパターンでマスクして前記配線用金属膜をエ
    ッチングして金属配線を形成する段階と、 前記金属配線用感光膜を除去した後に、前記金属配線の
    表面の全面に段差形成用感光膜を塗布して、この段差形
    成用感光膜に、金属配線幅よりも狭い面を腐食し残すよ
    うな段差マスクパターンを形成し、この段差マスクパタ
    ーンでマスクして前記金属配線のビアホール底となる領
    域附近を残して金属配線の縁をエッチングすることによ
    り前記金属配線のビアホール底となる領域附近を金属配
    線の縁よりも突出させ金属配線に段差を形成する段階
    と、 前記段差形成用感光膜を除去した後に、前記金属配線の
    上に第２絶縁膜を蒸着し、前記第２絶縁膜の上にビアホ
    ール用感光膜を塗布して、このビアホール用感光膜にビ
    アホールマスクパターンを形成し、このビアホールマス
    クパターンでマスクして前記第２絶縁膜をエッチングす
    ることにより前記金属配線が底部を形成するビアホール
    を形成する段階とを含むことを特徴とする半導体デバイ
    スのビアホール形成方法。
  2. 【請求項２】 下部金属配線層が形成された半導体基板
    上の第１絶縁膜上に配線用金属膜を蒸着する段階と、 前記配線用金属膜に段差形成用感光膜を塗布して、この
    段差形成用感光膜に、金属配線幅よりも狭い面を腐食し
    残すような段差マスクパターンを形成し、この段差マス
    クパターンでマスクして前記配線用金属膜のビアホール
    底となる領域附近を残して前記配線用金属膜をエッチン
    グして前記配線用金属膜のビアホール底となる領域附近
    を突出させ配線用金属膜に段差を形成する段階と、 前記段差形成用感光膜を除去した後に、前記配線用金属
    膜の上に金属配線用感光膜を塗布して、この金属配線用
    感光膜に金属配線マスクパターンを形成し、このマスク
    パターンでマスクして前記配線用金属膜をエッチングし
    て金属配線を形成する段階と、 前記金属配線用感光膜を除去した後に、前記金属配線を
    覆って第２絶縁膜を蒸着し、この第２絶縁膜の上にビア
    ホール用感光膜を塗布して、このビアホール用感光膜に
    ビアホールマスクパターンを形成し、このビアホールマ
    スクパターンでマスクして前記第２絶縁膜をエッチング
    することにより前記金属配線が底部を形成するビアホー
    ルを形成する段階とを含むことを特徴とする半導体デバ
    イスのビアホール形成方法。
  3. 【請求項３】 配線用金属膜を蒸着する段階の次に、こ
    の配線用金属膜の上に、反射防止用の金属膜を蒸着する
    段階が追加挿入されたことを特徴とする請求項１または
    ２に記載の半導体デバイスのビアホール形成方法。
  4. 【請求項４】 反射防止用の金属膜は、窒化チタニウム
    からなることを特徴とする請求項３に記載の半導体デバ
    イスのビアホール形成方法。
  5. 【請求項５】 金属配線のビアホール底となる領域附近
    をやや突出させる段階におけるエッチングは、ドライエ
    ッチングであることを特徴とする請求項１または２に記
    載の半導体デバイスのビアホール形成方法。
  6. 【請求項６】 ビアホールを形成する段階において、反
    射防止用の金属膜がエッチングによって除去されること
    を特徴とする請求項３に記載の半導体デバイスのビアホ
    ール形成方法。
JP8157543A 1995-06-09 1996-05-29 半導体デバイスのビアホール形成方法 Pending JPH098130A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P15177 1995-06-09
KR1019950015177A KR0167889B1 (ko) 1995-06-09 1995-06-09 반도체 소자의 비아홀의 형성방법

Publications (1)

Publication Number Publication Date
JPH098130A true JPH098130A (ja) 1997-01-10

Family

ID=19416728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8157543A Pending JPH098130A (ja) 1995-06-09 1996-05-29 半導体デバイスのビアホール形成方法

Country Status (5)

Country Link
US (1) US5937326A (ja)
JP (1) JPH098130A (ja)
KR (1) KR0167889B1 (ja)
CN (1) CN1057869C (ja)
TW (1) TW337593B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2289983B (en) 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
US9029793B2 (en) 1998-11-05 2015-05-12 Siemens Aktiengesellschaft Imaging device
US6110816A (en) * 1999-03-05 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for improving bondability for deep-submicron integrated circuit package
US6020261A (en) * 1999-06-01 2000-02-01 Motorola, Inc. Process for forming high aspect ratio circuit features
JP2002111185A (ja) * 2000-10-03 2002-04-12 Sony Chem Corp バンプ付き配線回路基板及びその製造方法
GB0224689D0 (en) * 2002-10-23 2002-12-04 Simage Oy Formation of contacts on semiconductor substrates
DE60328904D1 (de) * 2002-10-25 2009-10-01 Ipl Intellectual Property Lice Schaltungssubstrat und verfahren
US6815337B1 (en) 2004-02-17 2004-11-09 Episil Technologies, Inc. Method to improve borderless metal line process window for sub-micron designs
CN1303667C (zh) * 2004-03-25 2007-03-07 力晶半导体股份有限公司 制作通孔的方法
US20150368557A1 (en) * 2014-06-23 2015-12-24 Hyosan Lee Metal etchant compositions and methods of fabricating a semiconductor device using the same
DE202015106770U1 (de) 2015-12-11 2016-01-12 Ningbo J.T Trade Co., Limited Stopfen für eine Ablaufgarnitur
KR102243674B1 (ko) * 2019-10-28 2021-04-23 주식회사 루츠 세라믹칩 제조방법
CN117542733B (zh) * 2024-01-10 2024-04-26 合肥晶合集成电路股份有限公司 半导体结构的制作方法、电路及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166940A (ja) * 1991-12-17 1993-07-02 Oki Electric Ind Co Ltd 半導体装置のコンタクトホールの形成方法
JPH06314687A (ja) * 1993-04-30 1994-11-08 Sony Corp 多層配線構造の半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878008A (en) * 1974-02-25 1975-04-15 Us Navy Method of forming high reliability mesa diode
US4954423A (en) * 1985-08-06 1990-09-04 Texas Instruments Incorporated Planar metal interconnection for a VLSI device
FR2590409B1 (fr) * 1985-11-15 1987-12-11 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede
US5025303A (en) * 1988-02-26 1991-06-18 Texas Instruments Incorporated Product of pillar alignment and formation process
US4917759A (en) * 1989-04-17 1990-04-17 Motorola, Inc. Method for forming self-aligned vias in multi-level metal integrated circuits
JPH05152293A (ja) * 1991-04-30 1993-06-18 Sgs Thomson Microelectron Inc 段差付き壁相互接続体及びゲートの製造方法
US5124780A (en) * 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
JPH0541457A (ja) * 1991-08-06 1993-02-19 Nec Corp 半導体装置の製造方法
JPH06120218A (ja) * 1992-10-02 1994-04-28 Miyazaki Oki Electric Co Ltd 半導体素子の金属配線
WO1995002901A1 (en) * 1993-07-15 1995-01-26 Astarix, Inc. Top level via structure for programming prefabricated multi-level interconnect
KR0171060B1 (ko) * 1993-12-28 1999-03-30 스기야마 카즈히코 반도체장치의 제조방법
US5449639A (en) * 1994-10-24 1995-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Disposable metal anti-reflection coating process used together with metal dry/wet etch
TW290717B (en) * 1994-10-28 1996-11-11 Advanced Micro Devices Inc Method to prevent formation of defects during multilayer interconnect processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166940A (ja) * 1991-12-17 1993-07-02 Oki Electric Ind Co Ltd 半導体装置のコンタクトホールの形成方法
JPH06314687A (ja) * 1993-04-30 1994-11-08 Sony Corp 多層配線構造の半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1142123A (zh) 1997-02-05
KR0167889B1 (ko) 1999-02-01
US5937326A (en) 1999-08-10
TW337593B (en) 1998-08-01
CN1057869C (zh) 2000-10-25
KR970003459A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
EP0039174B1 (en) Gold metallisation in semiconductor devices
JPH098130A (ja) 半導体デバイスのビアホール形成方法
JPH02321A (ja) アパーチュア形成方法
US4698125A (en) Method of producing a layered structure
US5877082A (en) Method of manufacturing semiconductor device without plasma damage
KR100284302B1 (ko) 반도체소자의금속배선형성방법
JPH0856024A (ja) 集積回路の製造方法
KR0140483B1 (ko) 반도체소자의 금속배선 제조방법
JPS62137853A (ja) 多層配線の形成方法
JPS6161545B2 (ja)
JPH0794481A (ja) 半導体装置の製造方法
JPH0587973B2 (ja)
JPS6362104B2 (ja)
EP0168535B1 (en) A method of producing a layered structure
JP2991388B2 (ja) 半導体装置の製造方法
JPS5867043A (ja) 半導体装置の装造方法
JPH0234928A (ja) 半導体装置の製造方法
KR19980046262A (ko) 배선 형성 방법
JPH0786209A (ja) 半導体装置の製造方法
KR0137980B1 (ko) 텅스텐 플러그 제조방법
JP3036038B2 (ja) 半導体装置の製造方法
KR20010004728A (ko) 반도체 소자의 금속 배선 형성 방법
JPH05315321A (ja) メッキ配線の製造方法
JPH0531301B2 (ja)
JPS6239823B2 (ja)