JPH02321A - アパーチュア形成方法 - Google Patents

アパーチュア形成方法

Info

Publication number
JPH02321A
JPH02321A JP63140344A JP14034488A JPH02321A JP H02321 A JPH02321 A JP H02321A JP 63140344 A JP63140344 A JP 63140344A JP 14034488 A JP14034488 A JP 14034488A JP H02321 A JPH02321 A JP H02321A
Authority
JP
Japan
Prior art keywords
layer
surface layer
photoresist
protective material
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63140344A
Other languages
English (en)
Inventor
Alan P Pritchard
アレン　ピーター　プリットチャード
Stephen P Lake
ステファン　ポール　レイク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BAE Systems PLC
Original Assignee
British Aerospace PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Aerospace PLC filed Critical British Aerospace PLC
Publication of JPH02321A publication Critical patent/JPH02321A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • ing And Chemical Polishing (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は層化装置の表面層にアパーチュアを形成する方
法、特に集積回路の形成に関する。
〔発明が解決しようとする課題〕
多層相互連絡システムを含む集積回−路を製造する公知
方法では、例えばポリイミドなどの誘電層を、例えばア
ルミニウムなどの金属層に付着して、集積回路ウェハの
上面層を形成する。透孔を形成して、内部相互連絡を可
能にすると共に、金属を適当な形状蒸着して、所望の連
絡を達成する。次に、必要に応じて、これら工程を繰り
返して、多層構造にする。
アルミニウム・マスクを利用する酸素プラズマを使用し
て、ポリイミド層にエツチングにより透孔を形成するこ
とは公知であるが、アルミニウム・マスクを取り外して
、透孔を形成した後、このマスクを取り外すのに使用し
た薬剤が、透孔の底部に露出したアルミニウムト部層を
侵すという問題が生じる。
〔課題を解決する手段〕
即ち、本発明は、層化装置の表面層にアパーチュアを形
成する方法において、 該表面層に該アパーチュアの位置を決めるマスキング層
を被覆し； エツチングにより、該位置の表面層材料を除去し； 該マスキング層に保護材料の層を被覆して、該アバ−デ
ユアに表面層の上面よりら深く保護材料を蓄積し： 謙保護材料の大部分を除去し：そして エツチングによりマスキング層を取り外す：ことからな
ることを特徴とする上記方法を提供するものである。
〔発明の好適な実施態様］ 保護材料がフォトレノストで、その大部分を露光・現像
により除去するのが好ましい。
本発明の方法では、フォトレノストは透孔にマスクの表
面層よりも深く蓄積するので、現像後、若干量のフォト
レジストが透孔に残り、マスキング・エツチング時にド
部層を保護する。このフォトレノストの保護層はその後
に除去する。即ち、本発明は透孔の深さを利用して、Ｆ
４＜層を保護するといつ利点を示す。
好ましくは、保護材料を被覆する前に、光マスク・エッ
チングを行って、透孔（即ちアパーチュア）周囲のマス
キング層の縁部を侵食する。
この工程が好ましい場合は、エツチングにより、透孔の
側壁を侵食して、これによってマスク縁座をオーバーバ
ンキング状態にし、保護材料が透孔に滴り落ちることを
防ぐことができる。光エッチングは下部層への損傷を最
小限を抑えるようにすることかできる。
以Ｆ、本発明の特定実施態様を例示のみを目的とする添
付図面について説明していく。
第１〜４図は、本発明方法の連続工程時における集積回
路装置部分を示す図である。
第１図について説明すると、集積回路装置はアルミニウ
ムド部層１０．ポリイミド絶縁層１２及び透孔１６を形
成するアルミニウム・マスクＩ４からなる。透孔１６は
、アルミニウムト部層１０と、後の段階でポリイミド層
１２に蒸着すべき別な金属層との間を電気的に接続する
ために形成したものである。
次に、第２図について説明すると、フォトレノスト１８
の層をマスクＩ４に展開するが、このフォトレジストＩ
８は透孔Ｉ６にマスク璽４の表面よりも深く蓄積するの
は明らかである。従って、フォトレジスト鳳８を露光・
現像すると、フォトレジストの層２０が透孔Ｉ６の底に
残る（第３図）。この層は、マスクＩ４のエツチング時
、透孔Ｉ６の底にある十部層１０の部分を保護する。次
に、マスクＩ４をエツチングし、フォトレジストを除去
して、第４図に示すものを得る。
このように、本発明方法には、透孔１６の深さを利用し
て、マスク・エッチング剤からアルミニウム層１０を保
護するという利点がある。
なお、本発明は、ド部層がマスキング材料の除去時に損
傷しやすい層化装置の表面層にアパーチュアを形成する
いかなる方法にも適用できる。
【図面の簡単な説明】
第１〜４図は、本発明方法の連続工程時における集積回
路装置部分を示す図である。 図中、１０はアルミニウムト部層、＋２はポリイミド絶
縁層、１４はアルミニウム・マスク、そして１６は透孔
である。

Claims (7)

    【特許請求の範囲】
  1. （１）層化装置の表面層にアパーチュアを形成する方法
    において、 該表面層に該アパーチュアの位置を決めるマスキング層
    を被覆し： エッチングにより、該位置の表面層材料を除去し： 該マスキング層に保護材料の層を被覆して、該アパーチ
    ュアに表面層の上面よりも深く保護材料を蓄積し： 該保護材料の大部分を除去し：そして エッチングによりマスキング層を取り外す：ことからな
    ることを特徴とする上記方法。
  2. （２）保護材料がフォトレジストで、この大部分を露光
    ・現像によって除去する、特許請求の範囲第１項に記載
    の方法。
  3. （３）保護材料を被覆する前に、光マスク・エッチング
    を行って、アパーチュア周囲のマスキング層の縁部を侵
    食する、特許請求の範囲第１項又は第２項に記載の方法
    。
  4. （４）マスキング層と表面層下部の層を共に同じ材料か
    ら構成する、特許請求の範囲第１〜３項のいずれか１項
    に記載の方法。
  5. （５）上記の同じ材料がアルミニウムである、特許請求
    の範囲第４項に記載の方法。
  6. （６）上記表面層が電気絶縁材料である、特許請求の範
    囲第１〜５項のいずれか１項に記載の方法。
  7. （７）上記表面層をポリイミドから形成した、特許請求
    の範囲第６項に記載の方法。
JP63140344A 1987-06-30 1988-06-07 アパーチュア形成方法 Pending JPH02321A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8715283 1987-06-30
GB8715283A GB2206540B (en) 1987-06-30 1987-06-30 Aperture forming method

Publications (1)

Publication Number Publication Date
JPH02321A true JPH02321A (ja) 1990-01-05

Family

ID=10619794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63140344A Pending JPH02321A (ja) 1987-06-30 1988-06-07 アパーチュア形成方法

Country Status (3)

Country Link
US (1) US4946804A (ja)
JP (1) JPH02321A (ja)
GB (1) GB2206540B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161206A (ja) * 1985-01-10 1986-07-21 Central Glass Co Ltd 歯科用セメント組成物

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2245420A (en) * 1990-06-20 1992-01-02 Philips Electronic Associated A method of manufacturing a semiconductor device
US5001085A (en) * 1990-07-17 1991-03-19 Micron Technology, Inc. Process for creating a metal etch mask which may be utilized for halogen-plasma excavation of deep trenches
DE4026225A1 (de) * 1990-08-18 1992-02-20 Bosch Gmbh Robert Schichttraeger
EP0554123A1 (en) * 1992-01-31 1993-08-04 STMicroelectronics, Inc. A method for forming a contact
US5846880A (en) * 1995-04-28 1998-12-08 Vanguard International Semiconductor Corporation Process for removing titanium nitride layer in an integrated circuit
JP3050161B2 (ja) * 1997-04-18 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
DE19906814A1 (de) * 1999-02-18 2000-08-31 Siemens Ag Verfahren zur Entfernung von Material von einer Oberfläche
JP2002057123A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10230354A1 (de) * 2002-07-05 2004-01-22 Promos Technologies, Inc. Verfahren zur Herstellung einer Halbleiteranordnung auf einem Substrat

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174562A (en) * 1973-11-02 1979-11-20 Harris Corporation Process for forming metallic ground grid for integrated circuits
JPS5425178A (en) * 1977-07-27 1979-02-24 Fujitsu Ltd Manufacture for semiconductor device
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
US4381595A (en) * 1979-10-09 1983-05-03 Mitsubishi Denki Kabushiki Kaisha Process for preparing multilayer interconnection
US4335506A (en) * 1980-08-04 1982-06-22 International Business Machines Corporation Method of forming aluminum/copper alloy conductors
US4592800A (en) * 1984-11-02 1986-06-03 Oerlikon-Buhrle U.S.A. Inc. Method of inhibiting corrosion after aluminum etching
IT1213261B (it) * 1984-12-20 1989-12-14 Sgs Thomson Microelectronics Dispositivo a semiconduttore con metallizzazione a piu' spessori eprocedimento per la sua fabbricazione.
US4631806A (en) * 1985-05-22 1986-12-30 Gte Laboratories Incorporated Method of producing integrated circuit structures
JPS634360A (ja) * 1986-06-24 1988-01-09 Nec Corp コンピユ−タ間のフアイル転送確認方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161206A (ja) * 1985-01-10 1986-07-21 Central Glass Co Ltd 歯科用セメント組成物

Also Published As

Publication number Publication date
GB2206540A (en) 1989-01-11
GB8715283D0 (en) 1987-08-05
US4946804A (en) 1990-08-07
GB2206540B (en) 1991-03-27

Similar Documents

Publication Publication Date Title
US5518963A (en) Method for forming metal interconnection of semiconductor device
JPH02276248A (ja) 導電性スタツド及び導線を形成する方法
JPH02321A (ja) アパーチュア形成方法
JPH098130A (ja) 半導体デバイスのビアホール形成方法
JP2822430B2 (ja) 層間絶縁膜の形成方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
US5686358A (en) Method for forming a plug in a semiconductor device
JP4068190B2 (ja) 半導体装置の多層配線形成方法
KR950003224B1 (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
JPH0587973B2 (ja)
KR100682167B1 (ko) 금속 배선 형성 방법
JPH04180229A (ja) 半導体装置の製造方法
KR100198645B1 (ko) 반도체 소자의 패턴 방법
KR960004085B1 (ko) 금속 비아 콘택홀 형성방법
JPS60154539A (ja) アルミ配線の形成方法
JPS6362104B2 (ja)
JPS6028237A (ja) 半導体装置の製造方法
JPH05315459A (ja) 半導体装置の製造方法
JPH05327179A (ja) プリント配線基板の製造方法
KR20010061546A (ko) 강유전체 메모리 소자의 콘택식각 방법
JPS6046049A (ja) 半導体装置の製造方法
JP2004031762A (ja) 電子部品の製造方法
JPS6278855A (ja) 半導体装置
JPS61180456A (ja) 半導体装置の製造方法
JPH0456252A (ja) 半導体装置の製造方法