JPS60154539A - アルミ配線の形成方法 - Google Patents
アルミ配線の形成方法Info
- Publication number
- JPS60154539A JPS60154539A JP1118684A JP1118684A JPS60154539A JP S60154539 A JPS60154539 A JP S60154539A JP 1118684 A JP1118684 A JP 1118684A JP 1118684 A JP1118684 A JP 1118684A JP S60154539 A JPS60154539 A JP S60154539A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- hole
- wiring
- overall surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアルミ配線の形成方法に関するものである。
半導体集積回路においては素子の電極がアルミ等の低抵
抗金属によって結ばれていることが必要である。
抗金属によって結ばれていることが必要である。
従来のアルミ配線の形成方法としては、アルミを絶縁膜
上に蒸着した後；アルミ蒸着膜上にフォトレジストを塗
布後パターニングし、反応性イオンエツチング等によっ
て配線部分以外のアルミを取り除き、その後、有機溶剤
によって７オトレジス［１１７除いてアルミ配線を行な
う方法が広く用いられている。
上に蒸着した後；アルミ蒸着膜上にフォトレジストを塗
布後パターニングし、反応性イオンエツチング等によっ
て配線部分以外のアルミを取り除き、その後、有機溶剤
によって７オトレジス［１１７除いてアルミ配線を行な
う方法が広く用いられている。
この方法においてはアルミを反応性イオンエツチングに
よってエツチングする際、下地へ損傷を与えるという欠
点また、段差部分でのアルミのエッチレートが高いこと
からアルミ配線が微細化されると、オーバエツチングに
より、断線を起こしやすいという欠点があった。
よってエツチングする際、下地へ損傷を与えるという欠
点また、段差部分でのアルミのエッチレートが高いこと
からアルミ配線が微細化されると、オーバエツチングに
より、断線を起こしやすいという欠点があった。
従って、本発明の目的は上記の欠点を除いたアルミ配線
の形成方法を提供することである。
の形成方法を提供することである。
本発明のアルミ配線の形成方法は、絶縁膜上にフォトレ
ジスト膜を形成する工程と、上記フォトレジスト膜上に
低温成膜法により膜を形成する工程と、上記低温成膜の
一部をエツチングによシ取り除く一工程と、上記フォト
レジスト膜の一部を有機溶剤によ＃）敗り除く工程と、
アルミニウムを全体に被着し、しかる後に上記フォトレ
ジス）１完全に取り除く工程とを有して構成される。
ジスト膜を形成する工程と、上記フォトレジスト膜上に
低温成膜法により膜を形成する工程と、上記低温成膜の
一部をエツチングによシ取り除く一工程と、上記フォト
レジスト膜の一部を有機溶剤によ＃）敗り除く工程と、
アルミニウムを全体に被着し、しかる後に上記フォトレ
ジス）１完全に取り除く工程とを有して構成される。
本発明のアルミ配線の形成方法においては、アルミ〜を
蒸着後、アルミを反応性イオンエツチングによって敗シ
除く必要がないことから、下地への損傷はなく％また、
オーバエツチングによ４るアルミの断線がないという効
果會もつ。
蒸着後、アルミを反応性イオンエツチングによって敗シ
除く必要がないことから、下地への損傷はなく％また、
オーバエツチングによ４るアルミの断線がないという効
果會もつ。
次に本発明をよりよく理解するために、図面を用いて説
明する。
明する。
算１図（ａ）〜（ｆ）は本発明の製造方法を説明するた
めの製造工程順の断面図である。まず、第１図（ａ）に
示す様に基板１００とその上に形成された第１の電極１
０１を被うようにしてパッシベーション、 膜１０２ｔ
−形成し、コンタクトホール１０３を形成した後、第２
図（ｂｌに示す様にフォトレジスト１０４１ｒ塗布し、
熱処理により固化する。次に第１図（Ｃ）に示す様に、
基板温度１５０Ｃで光ＣＶＤ酸化膜１０５を７オトレジ
スト１０４の表面の全面にわたって堆積し、バターニン
グを行なう。次に第１図（ｄｌに示す様に、光ＣＶＤ酸
化膜１０５の開口部及びその周囲の７オトレジスト１０
４を有機溶剤により取り除く。次に第１図＜ｅ）に示す
様に１アルミ１０６を蒸着法によシ形成する。次に、第
１図（ｆ）に示す様に、フォトレジスト１０４を有機溶
剤により完全に敗り除色、アルミ配線が形成される。
めの製造工程順の断面図である。まず、第１図（ａ）に
示す様に基板１００とその上に形成された第１の電極１
０１を被うようにしてパッシベーション、 膜１０２ｔ
−形成し、コンタクトホール１０３を形成した後、第２
図（ｂｌに示す様にフォトレジスト１０４１ｒ塗布し、
熱処理により固化する。次に第１図（Ｃ）に示す様に、
基板温度１５０Ｃで光ＣＶＤ酸化膜１０５を７オトレジ
スト１０４の表面の全面にわたって堆積し、バターニン
グを行なう。次に第１図（ｄｌに示す様に、光ＣＶＤ酸
化膜１０５の開口部及びその周囲の７オトレジスト１０
４を有機溶剤により取り除く。次に第１図＜ｅ）に示す
様に１アルミ１０６を蒸着法によシ形成する。次に、第
１図（ｆ）に示す様に、フォトレジスト１０４を有機溶
剤により完全に敗り除色、アルミ配線が形成される。
本発明を実施することにより、微細アルミ配線を断＃を
起こすことなく容易に形成することかできる。
起こすことなく容易に形成することかできる。
４、図面の簡単な説明 １
第１図は本発明の詳細な説明するだめの素子断面図であ
る。
る。
尚、図において、１００・・・・・・基板、１０１・・
・・・・ｔ４ｆｊ、１０２・・・・・・パッシベーショ
ンｌｉ、１０３・・・・・・コンタクトホール、１ｏ４
・白・・フォトレジスト、１０５・・・・・・光ＣＶＤ
酸化膜、１ｏ６・・・・・・アルミ配線。
・・・・ｔ４ｆｊ、１０２・・・・・・パッシベーショ
ンｌｉ、１０３・・・・・・コンタクトホール、１ｏ４
・白・・フォトレジスト、１０５・・・・・・光ＣＶＤ
酸化膜、１ｏ６・・・・・・アルミ配線。
療 １ 個
（久ン
￥ １ 別
Claims (2)
- （１） 絶縁膜上に７オトレジスト膜を形成する工程と
、上記フォトレジスト膜上に低温成膜法により膜を形成
する工程と、上記低温成膜の一部をエツチングにより取
り除く工程と、上記フォトレジストの一部を有機溶剤に
より取シ除く工程と、アルミニウムを上記低温成膜上お
よび前記フォトレジストがｆｌ；ｔシ除かれた部分に被
着する工程と、該フォトレジストを除去する工程とを含
むことを特徴とするアルミ配線の形成方法。 - （２） 低温成膜法として光ＣＶＤ法を用いることを特
徴とする特許請求の範囲第（１）項記載のアルミ配線の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118684A JPS60154539A (ja) | 1984-01-24 | 1984-01-24 | アルミ配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118684A JPS60154539A (ja) | 1984-01-24 | 1984-01-24 | アルミ配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154539A true JPS60154539A (ja) | 1985-08-14 |
Family
ID=11771034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1118684A Pending JPS60154539A (ja) | 1984-01-24 | 1984-01-24 | アルミ配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154539A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5185277A (en) * | 1990-06-12 | 1993-02-09 | Thomson Composants Microondes | Method for the making of a transistor gate |
| US5445979A (en) * | 1993-12-28 | 1995-08-29 | Fujitsu Limited | Method of making field effect compound semiconductor device with eaves electrode |
-
1984
- 1984-01-24 JP JP1118684A patent/JPS60154539A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5185277A (en) * | 1990-06-12 | 1993-02-09 | Thomson Composants Microondes | Method for the making of a transistor gate |
| US5445979A (en) * | 1993-12-28 | 1995-08-29 | Fujitsu Limited | Method of making field effect compound semiconductor device with eaves electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06326054A (ja) | 金属配線のためのタングステンプラグの形成方法 | |
| JPH1064910A (ja) | 基板上に金属パターンを形成する方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPH0313744B2 (ja) | ||
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JPH07161723A (ja) | 金属パターンの形成方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| JPS6362104B2 (ja) | ||
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPS6362351A (ja) | 多結晶珪素層のパタ−ニング方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH0456252A (ja) | 半導体装置の製造方法 | |
| JPH01286330A (ja) | 半導体装置の製造方法 | |
| KR20000065842A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPS61244026A (ja) | 半導体装置の製造方法 |