JPH0456252A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0456252A JPH0456252A JP16721390A JP16721390A JPH0456252A JP H0456252 A JPH0456252 A JP H0456252A JP 16721390 A JP16721390 A JP 16721390A JP 16721390 A JP16721390 A JP 16721390A JP H0456252 A JPH0456252 A JP H0456252A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- oxide film
- wet etching
- viahole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract 3
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract 3
- 150000004706 metal oxides Chemical class 0.000 claims abstract 3
- 238000000151 deposition Methods 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 17
- 238000005530 etching Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000001704 evaporation Methods 0.000 abstract description 3
- 230000008020 evaporation Effects 0.000 abstract description 3
- 239000003513 alkali Substances 0.000 abstract 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置を多層配線する際に、バイアホー
ルコンタクト抵抗のばらつきを低減する半導体装置の製
造方法に関するものである。
ルコンタクト抵抗のばらつきを低減する半導体装置の製
造方法に関するものである。
従来の技術
近年、半導体装置は、微細化、高集積化に伴い、多層配
線が広（利用されるようになってきた。
線が広（利用されるようになってきた。
以下に従来の半導体装置の製造方法について説明する。
第５図から第７図は従来の半導体装置の製造方法の工程
順断面図を示すものである。第５図において、１１は半
導体基板、１２は第１層間絶縁膜、１３は第１アルミニ
ウム配線、１４は第２層間絶縁膜、１５はレジストであ
る。第６図において、１６はアルミニウム酸化膜である
。第７図において、１７は第２アルミニウム配線である
。
順断面図を示すものである。第５図において、１１は半
導体基板、１２は第１層間絶縁膜、１３は第１アルミニ
ウム配線、１４は第２層間絶縁膜、１５はレジストであ
る。第６図において、１６はアルミニウム酸化膜である
。第７図において、１７は第２アルミニウム配線である
。
以上のように、構成された半導体装置の製造方法の工程
について説明する。
について説明する。
まず、第５図において、半導体基板１１の表面に、第１
層間絶縁膜１２．第１アルミニウム配線１３、第２層間
絶縁膜１４を形成する。次に、周知のフォトリソ工程に
より、レジスト１５を形成し、そして、レジスト１５を
マスクに第２層間絶縁膜１４をエツチングして、バイア
ホールを形成する。次に、第６図において、アッシング
とウェットクリーニングにより、レジスト１５を除去す
る。このレジスト除去工程の間に、バイアホール部の第
１アルミニウム配線１３が酸化されて、アルミニウム酸
化膜１６が形成される。このアルミニラム酸化膜１６は
絶縁膜である。次に、第７図おいて、周知のスパッタ法
により、第１アルミニウム配線１３のバイアホール部に
成形されたアルミニウム酸化膜１６のエツチングと、ア
ルミニウム蒸着を連続で行い、周知のフォトリソ工程と
エツチング工程により、第２アルミニウム配線１７を形
成する。
層間絶縁膜１２．第１アルミニウム配線１３、第２層間
絶縁膜１４を形成する。次に、周知のフォトリソ工程に
より、レジスト１５を形成し、そして、レジスト１５を
マスクに第２層間絶縁膜１４をエツチングして、バイア
ホールを形成する。次に、第６図において、アッシング
とウェットクリーニングにより、レジスト１５を除去す
る。このレジスト除去工程の間に、バイアホール部の第
１アルミニウム配線１３が酸化されて、アルミニウム酸
化膜１６が形成される。このアルミニラム酸化膜１６は
絶縁膜である。次に、第７図おいて、周知のスパッタ法
により、第１アルミニウム配線１３のバイアホール部に
成形されたアルミニウム酸化膜１６のエツチングと、ア
ルミニウム蒸着を連続で行い、周知のフォトリソ工程と
エツチング工程により、第２アルミニウム配線１７を形
成する。
このようにして、多層配線パターンが形成される。
発明が解決しようとする課題
しかしながら、上記従来の方法では、バイアホール部に
形成されたアルミニウム酸化膜のエツチングが不十分と
なり、バイアホールコンタクト不良を引き起こしたり、
また、長時間のアルミニウム酸化膜のスパッタエッチに
よる素子へのダメージが発生するという問題があった。
形成されたアルミニウム酸化膜のエツチングが不十分と
なり、バイアホールコンタクト不良を引き起こしたり、
また、長時間のアルミニウム酸化膜のスパッタエッチに
よる素子へのダメージが発生するという問題があった。
本発明は上記従来の問題点を解決するもので、バイアホ
ールコンタクトの安定と素子へのダメージ低減を図った
半導体装置の製造方法を提供することを目的とする。
ールコンタクトの安定と素子へのダメージ低減を図った
半導体装置の製造方法を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明の半導体装置の製造方
法は、バイアホール部に形成されたアルミニウム酸化膜
のウェットエッチ工程を有している。
法は、バイアホール部に形成されたアルミニウム酸化膜
のウェットエッチ工程を有している。
作用
このウェットエッチ工程により、アルミニウム酸化膜が
除去され、スパッタ法によるアルミニウム酸化膜エッチ
が、従来よりも短時間で可能となり、バイアホールコン
タクトの安定と素子へのダメージ低減を図ることができ
る。
除去され、スパッタ法によるアルミニウム酸化膜エッチ
が、従来よりも短時間で可能となり、バイアホールコン
タクトの安定と素子へのダメージ低減を図ることができ
る。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図から第４図は本発明の一実施例における半導体装
置の製造方法の工程順断面図である。第１図において、
１は半導体基板、２は第１層間絶縁膜、３は第１アルミ
ニウム配線、４は第２層間絶縁膜、５はレジストである
。第２図において、６はアルミニウム酸化膜である。第
４図において７は第２アルミニウム配線である。
置の製造方法の工程順断面図である。第１図において、
１は半導体基板、２は第１層間絶縁膜、３は第１アルミ
ニウム配線、４は第２層間絶縁膜、５はレジストである
。第２図において、６はアルミニウム酸化膜である。第
４図において７は第２アルミニウム配線である。
以上のように構成された半導体装置の製造方法の工程に
ついて説明する。
ついて説明する。
まず、第１図において、半導体基板１の表面に、第１層
間絶縁膜２．第１アルミニウム配線３、第２層間絶縁膜
４を形成する。次に周知のフォトリソ工程により、レジ
スト５を形成し、そして、レジスト５をマスクに第２層
間絶縁膜４をエツチングして、バイアホールを形成する
。次に、第２図において、アッシングとウェットクリー
ニングにより、レジスト５を除去する。このレジスト除
去工程の間に、バイアホール部の第１アルミニウム配線
３が酸化されて、アルミニウム酸化膜６が形成される。
間絶縁膜２．第１アルミニウム配線３、第２層間絶縁膜
４を形成する。次に周知のフォトリソ工程により、レジ
スト５を形成し、そして、レジスト５をマスクに第２層
間絶縁膜４をエツチングして、バイアホールを形成する
。次に、第２図において、アッシングとウェットクリー
ニングにより、レジスト５を除去する。このレジスト除
去工程の間に、バイアホール部の第１アルミニウム配線
３が酸化されて、アルミニウム酸化膜６が形成される。
このアルミニウム酸化膜６は絶縁膜である。次に、第３
図において、１％程度のアルカリ溶液により、アルミニ
ウム酸化膜６をウェットエッチする。このことにより、
アルミニウム酸化膜６は完全に除去される。ただし、ウ
ェットエッチ後の水洗、および大気中への放置により、
ごく薄い自然酸化膜が形成される。次に、第４図におい
て、周知スパッタ法により、従来の約１／１０程度のス
パッタ時間での自然酸化膜エツチングと、アルミ蒸着を
連続で行い、周知のフォトリソ工程とエツチング工程に
より、第２アルミニウム配線７を形成する。
図において、１％程度のアルカリ溶液により、アルミニ
ウム酸化膜６をウェットエッチする。このことにより、
アルミニウム酸化膜６は完全に除去される。ただし、ウ
ェットエッチ後の水洗、および大気中への放置により、
ごく薄い自然酸化膜が形成される。次に、第４図におい
て、周知スパッタ法により、従来の約１／１０程度のス
パッタ時間での自然酸化膜エツチングと、アルミ蒸着を
連続で行い、周知のフォトリソ工程とエツチング工程に
より、第２アルミニウム配線７を形成する。
以上のように、本実施例によれば、アルミニウム酸化膜
のウェットエッチ工程を挿入することにより、バイアホ
ールコンタクト抵抗の安定とスパッタエツチング時間の
短縮による素子へのダメージ低減を図ることができる。
のウェットエッチ工程を挿入することにより、バイアホ
ールコンタクト抵抗の安定とスパッタエツチング時間の
短縮による素子へのダメージ低減を図ることができる。
なお、実施例において、配線はアルミニウム配線とした
が、シリサイド等、配線材料となり得るものであれば良
い。
が、シリサイド等、配線材料となり得るものであれば良
い。
また、実施例において、ウェットエッチ溶液は、アルカ
リ溶液としたが、配線材料の酸化膜をエツチング可能な
溶液であれば良い。
リ溶液としたが、配線材料の酸化膜をエツチング可能な
溶液であれば良い。
発明の効果
以上のように本発明は、下層金属配線表面の酸化物除去
のためにウェットエッチ工程を挿入することにより、バ
イアホールコンタクト抵抗の安定と素子へのダメージ低
減を図ることができる優れた半導体装置の製造方法を実
現できるものである。
のためにウェットエッチ工程を挿入することにより、バ
イアホールコンタクト抵抗の安定と素子へのダメージ低
減を図ることができる優れた半導体装置の製造方法を実
現できるものである。
第１図から第４図は本発明の実施例における半導体装置
の製造方法の工程順断面図、第５図から第７図は従来の
半導体装置の製造方法の工程順断面図である。 １・・・・・・半導体基板、２・・・・・・第１層間絶
縁膜、３・・・・・・第１アルミニウム配線、４・・・
・・・第２層間絶縁膜、５・・・・・・レジスト、６・
・・・・・アルミニウム酸化膜、７・・・・・・第２ア
ルミニウム配線。 代理人の氏名 弁理士 粟野重孝 はか１名ｈ
４ ｔｎ 凶
の製造方法の工程順断面図、第５図から第７図は従来の
半導体装置の製造方法の工程順断面図である。 １・・・・・・半導体基板、２・・・・・・第１層間絶
縁膜、３・・・・・・第１アルミニウム配線、４・・・
・・・第２層間絶縁膜、５・・・・・・レジスト、６・
・・・・・アルミニウム酸化膜、７・・・・・・第２ア
ルミニウム配線。 代理人の氏名 弁理士 粟野重孝 はか１名ｈ
４ ｔｎ 凶
Claims (1)
- 多層配線形成工程において、バイアホール形成後、下
層金属配線表面に形成された下層金属酸化物をウェット
エッチする工程と、ウェットエッチ工程後、ただちに、
上層金属配線膜を被着する工程を備えた半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16721390A JPH0456252A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16721390A JPH0456252A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456252A true JPH0456252A (ja) | 1992-02-24 |
Family
ID=15845525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16721390A Pending JPH0456252A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007100766A (ja) * | 2005-09-30 | 2007-04-19 | Aisin Aw Co Ltd | 自動変速機とレンジ切換え装置 |
-
1990
- 1990-06-25 JP JP16721390A patent/JPH0456252A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007100766A (ja) * | 2005-09-30 | 2007-04-19 | Aisin Aw Co Ltd | 自動変速機とレンジ切換え装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300643B2 (ja) | 半導体装置の製造方法 | |
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| KR20010029859A (ko) | 반도체 장치의 제조 방법 | |
| US6372649B1 (en) | Method for forming multi-level metal interconnection | |
| KR100388591B1 (ko) | 미세 패턴 형성 방법 및 이것을 이용한 반도체 장치 또는액정 장치의 제조 방법 | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| WO1985000928A1 (en) | Process for beveling a metal layer in an integrated circuit | |
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JPH0456252A (ja) | 半導体装置の製造方法 | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| US7514357B2 (en) | Method of manufacturing a semiconductor device | |
| KR100380150B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100755051B1 (ko) | 반도체소자의 제조방법 | |
| JP2678049B2 (ja) | 半導体装置の洗浄方法 | |
| KR100450845B1 (ko) | 반도체 소자 제조 방법 | |
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPH01168080A (ja) | ジョセフソン接合素子の作製方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0536684A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPH09134922A (ja) | イオン注入を用いた湿式エッチング工程による平坦化方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 |