JPH06318578A - 半導体素子のコンタクトホール形成方法 - Google Patents

半導体素子のコンタクトホール形成方法

Info

Publication number
JPH06318578A
JPH06318578A JP6070023A JP7002394A JPH06318578A JP H06318578 A JPH06318578 A JP H06318578A JP 6070023 A JP6070023 A JP 6070023A JP 7002394 A JP7002394 A JP 7002394A JP H06318578 A JPH06318578 A JP H06318578A
Authority
JP
Japan
Prior art keywords
insulating film
etching
contact hole
contact
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6070023A
Other languages
English (en)
Other versions
JP2613018B2 (ja
Inventor
Heon D Kim
ド キム ホン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH06318578A publication Critical patent/JPH06318578A/ja
Application granted granted Critical
Publication of JP2613018B2 publication Critical patent/JP2613018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【目的】 コンタクト物質の抵抗増加および短絡を防止
できる半導体素子のコンタクトホール形成方法を提供す
ることである。 【構成】 本発明は、絶縁膜で覆われたコンタクト部位
を露出させてコンタクトホールを形成する半導体素子の
コンタクトホール形成方法において、上記絶縁膜の上部
に第１感光膜パターン８を形成し、上記第１感光膜パタ
ーン８を利用して上記絶縁膜５をエッチングするが、上
記絶縁膜５の層間に形成されている伝導層２，３，４が
露出されないようできる限り広い面積の絶縁膜５の一部
をエッチングして、上記コンタクト部位１の上部の段差
を低める第１エッチング段階と、上記第１感光膜パター
ン８を除去した後、上記コンタクト部位１を露出させる
ための第２感光膜パターン９を形成し、上記コンタクト
部位１上に残留している絶縁膜５をエッチングしてコン
タクトホールを形成する第２エッチング段階とを含むこ
とを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子のコンタクト
ホール形成方法に関する。
【０００２】
【従来の技術】一般的に、半導体素子の高集積化に従っ
て半導体基板または伝導層にコンタクトするコンタクト
ホール（ｃｏｎｔａｃｔ ｈｏｌｅ）の大きさが減少
し、高集積化を遂行するに従って段差（ｔｏｐｏｌｏｇ
ｙ）が急速に増加した。
【０００３】従来のコンタクト形成方法を図１〜図３を
通じて考察してみれば次の通りである。
【０００４】先ず、図１に示す通り、シリコン基板１上
に一定間隔で伝導層２，３，４が形成されて、それぞれ
の伝導層２，３，４が絶縁膜５で絶縁されている状態
で、予定されたマスクパターンで最上部伝導層４とシリ
コン基板１が露出するよう絶縁膜５をエッチング（蝕
刻）してコンタクトホールを形成し、蒸着物質を形成す
ることによりコンタクトを成す。
【０００５】ところで、絶縁膜５をエッチングしてコン
タクトを形成するには、種々の方法がある。
【０００６】すなわち、図２の通り、コンタクトホール
を形成する際に、湿式および乾式の２つのエッチング方
法を並行してコンタクトホール上部があたかもワイング
ラス（ｗｉｎｅ ｇｌａｓｓ）状に形成されて、以後伝
導物質の良好なステップカバレッジが得られるようにす
る方法が用いられてきた。更に、良好なステップカバレ
ッジを得るために、図３の通り、コンタクトホール形成
のための絶縁膜５のエッチング時に乾式エッチング方法
を用いると、コンタクトホール上部を広く形成すること
ができる。そして、図２および図３において符号６，７
は湿式エッチング部分および乾式傾斜エッチング部分を
それぞれ示す。
【０００７】
【発明が解決しようとする課題】しかし、良好なステッ
プカバレッジを得るために、湿式および乾式エッチング
を利用してコンタクトホールを形成する方法と、乾式エ
ッチングを利用してコンタクトホールを形成する従来の
方法は、上部と下部の段差が大きいため、不良なステッ
プカバレッジを形成するようになって、コンタクト物質
の抵抗が増加したり、甚だしいときは短絡が発生する問
題点が伴った。
【０００８】したがって、上記問題点を解決するために
案出した本発明は、段差が大きい高集積素子の金属配線
およびコンタクト形成において良好なステップカバレッ
ジが得られ、コンタクト物質の抵抗増加と短絡を防止で
きる半導体素子のコンタクトホール形成方法を提供する
ことにその目的がある。
【０００９】
【課題を解決するための手段および作用】上記目的を達
成するために本発明は、絶縁膜で覆われたコンタクト部
位を露出させてコンタクトホールを形成する半導体素子
のコンタクトホール形成方法において、上記絶縁膜上部
に第１マスクパターンを形成し、上記第１マスクパター
ンを利用して上記絶縁膜をエッチングするが、上記絶縁
膜の層間に形成されている伝導層が露出されないようで
きる限り広い面積の絶縁膜の一部をエッチングして、上
記コンタクトホール部位の上部の段差を低める第１エッ
チング段階と、上記第１マスクパターンを除去した後、
上記コンタクト部位を露出させるための第２マスクパタ
ーンを形成し、上記コンタクト部位上に残留している絶
縁膜をエッチングしてコンタクトホールを形成する第２
エッチング段階とを含むことを特徴とする。
【００１０】
【実施例】以下、添付した図４〜図８を参照して本発明
を詳細に説明する。
【００１１】先ず、図４に示す通り、シリコン基板１上
に一定間隔で伝導層２，３，４が形成されて、それぞれ
の伝導層２，３，４は絶縁膜５で絶縁され、絶縁膜５の
上部が平坦化された状態で感光膜パターン８を形成し、
最上部伝導層４が露出されないよう絶縁膜５の一部を垂
直に乾式エッチングして除去する。
【００１２】そして、図５の通り、伝導層２，３が露出
されないよう残留している絶縁膜５を除去するために感
光膜パターン９をさらに形成して、残留絶縁膜９を垂直
に乾式エッチングするが、図面においては最上部層４と
シリコン基板１を露出させた。しかも、絶縁膜５がイオ
ン注入されたＢＰＳＧ膜、ＰＳＧ膜等からなる場合に
は、熱処理工程を施して絶縁膜５自体の段差を低めるこ
とができる。
【００１３】次いで、図６の通り、感光膜パターン９を
除去すると、上部がかなり広いコンタクトホールを形成
することができる。
【００１４】ところで、二度のエッチング工程を通じて
コンタクトホールを形成する方法においては、図４およ
び図５に示す垂直の乾式エッチングのほかにも従来のエ
ッチング方法の通り種々のエッチング方法を用いれば、
一層良好なステップカバレッジを形成することができ
る。
【００１５】このようなエッチング方法が図７および図
８に示されている。
【００１６】図７は上記図４および図５において二度の
絶縁膜９エッチングを傾斜乾式エッチング方法を用いて
コンタクトホールの上部の幅をより広く形成したもので
あり、図８は一番目の絶縁膜９エッチング時に湿式エッ
チングを、二番目の絶縁膜９エッチング時には傾斜エッ
チングを施してコンタクトホールを形成する方法であっ
て、図７および図８において，符号６，７は湿式エッチ
ング部分および乾式傾斜エッチング部分をそれぞれ示
す。このほかにも湿式エッチングと乾式エッチングを組
み合わせたエッチング方法を用いてコンタクトホール上
部の幅を広く形成することがきる。
【００１７】
【発明の効果】上記の通り成る本発明は、多様な形状の
コンタクトを形成することができ、従来の一般的なコン
タクトに比べて低段差比を有するため、蒸着物質がコン
タクト下部にまで到達する確率が高くなって、蒸着膜の
層被覆が改善できる。さらに、エッチング選択比が良好
であっても、シリコン基板を露出させたコンタクトの深
さと伝導層を露出させた深さが甚しいことにより発生す
る伝導層の損失を防止して高集積素子の製造を可能なら
しめる効果がある。
【図面の簡単な説明】
【図１】従来のコンタクトホール形成方法でコンタクト
ホールを形成した後の状態を示す断面図である。
【図２】図１に示すコンタクトホールを湿式エッチング
により形成した状態の断面図である。
【図３】図１に示すコンタクトホールを乾式エッチング
により形成した状態の断面図である。
【図４】本発明の一実施例に係るコンタクトホール形成
工程を示す断面図で、絶縁膜の一部をエッチングした状
態を示す工程断面図である。
【図５】図４の工程進行後に残留絶縁膜をエッチングし
てコンタクトホールを形成した状態を示す工程断面図で
ある。
【図６】コンタクトホールの入口が広く形成された本発
明のコンタクトホールを示す断面図である。
【図７】図４および図５の絶縁膜エッチングを乾式エッ
チングを施したときの最終コンタクトホールの形状を示
す断面図である。
【図８】図４および図５の絶縁膜エッチングをそれぞれ
湿式エッチングと乾式傾斜エッチングを施したときの最
終コンタクトホールの形状を示す断面図である。
【符号の説明】
１ シリコン基板 ２，３，４ 伝導層 ５ 絶縁膜 ６ 湿式エッチング部分 ７ 乾式傾斜エッチング部分 ８，９ 感光膜パターン

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 絶縁膜で覆われたコンタクト部位を露出
    させてコンタクトホールを形成する半導体素子のコンタ
    クトホール形成方法において、 上記絶縁膜の上部に第１マスクパターンを形成し、上記
    第１マスクパターンを利用して上記絶縁膜をエッチング
    するが、上記絶縁膜の層間に形成されている伝導層が露
    出しないようできる限り広い面積の絶縁膜の一部をエッ
    チングして上記コンタクト部位の上部の段差を低める第
    １エッチング段階と；上記第１マスクパターンを除去し
    た後、上記コンタクト部位を露出させるための第２マス
    クパターンを形成して、上記コンタクト部位上に残留し
    ている絶縁膜をエッチングしてコンタクトホールを形成
    する第２エッチング段階と；を含むことを特徴とする半
    導体素子のコンタクトホール形成方法。
  2. 【請求項２】 上記第２エッチング段階は、上記第２マ
    スクパターンの形成工程前に上記絶縁膜の段差を減らす
    ための熱処理工程をさらに含むことを特徴とする請求項
    １記載の半導体素子のコンタクトホール形成方法。
  3. 【請求項３】 上記第２エッチング段階は、上記コンタ
    クト部位上に残留している絶縁膜をエッチングすると
    き、上記絶縁膜の層間に形成されている予定された伝導
    層を同時に露出させることを特徴とする請求項１記載の
    半導体素子のコンタクトホール形成方法。
  4. 【請求項４】 上記第１エッチング段階および第２エッ
    チング段階は、乾式傾斜エッチングであることを特徴と
    する請求項１記載の半導体素子のコンタクトホール形成
    方法。
  5. 【請求項５】 上記第１エッチング段階および第２エッ
    チング段階は、湿式エッチングであることを特徴とする
    請求項１記載の半導体素子のコンタクトホール形成方
    法。
JP6070023A 1993-03-15 1994-03-14 半導体素子のコンタクトホール形成方法 Expired - Fee Related JP2613018B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93P3949 1993-03-15
KR93003949A KR970007601B1 (en) 1993-03-15 1993-03-15 Method of forming contact hall of a semiconductor device

Publications (2)

Publication Number Publication Date
JPH06318578A true JPH06318578A (ja) 1994-11-15
JP2613018B2 JP2613018B2 (ja) 1997-05-21

Family

ID=19352220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6070023A Expired - Fee Related JP2613018B2 (ja) 1993-03-15 1994-03-14 半導体素子のコンタクトホール形成方法

Country Status (3)

Country Link
US (1) US5490901A (ja)
JP (1) JP2613018B2 (ja)
KR (1) KR970007601B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004696A (ja) * 2006-06-21 2008-01-10 Sharp Corp 接続用配線構造、接続用配線構造の製造方法、固体撮像装置の製造方法、固体撮像装置および電子情報機器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0161422B1 (ko) * 1995-07-31 1999-02-01 김광호 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법
US5846876A (en) * 1996-06-05 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit which uses a damascene process for producing staggered interconnect lines
US5985746A (en) * 1996-11-21 1999-11-16 Lsi Logic Corporation Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product
US6107189A (en) * 1997-03-05 2000-08-22 Micron Technology, Inc. Method of making a local interconnect using spacer-masked contact etch
US5950104A (en) * 1997-04-09 1999-09-07 Vanguard International Semiconductor Corporation Contact process using Y-contact etching
US5915198A (en) * 1997-04-28 1999-06-22 Vanguard International Semiconductor Corporation Contact process using taper contact etching and polycide step
KR100303059B1 (ko) * 1998-03-30 2001-11-30 윤종용 디램셀커패시터의제조방법
US6080662A (en) * 1998-11-04 2000-06-27 Vanguard International Semiconductor Corporation Method for forming multi-level contacts using a H-containing fluorocarbon chemistry
AT409429B (de) * 1999-07-15 2002-08-26 Sez Semiconduct Equip Zubehoer Verfahren zum ätzbehandeln von halbleitersubstraten zwecks freilegen einer metallschicht
JP4422463B2 (ja) * 2003-11-07 2010-02-24 株式会社ディスコ 半導体ウエーハの分割方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0483336A (ja) * 1990-07-25 1992-03-17 Fujitsu Ltd 半導体装置の製造方法
JPH04109620A (ja) * 1990-08-29 1992-04-10 Seiko Instr Inc 半導体装置の製造方法
JPH04217319A (ja) * 1990-12-19 1992-08-07 Fuji Electric Co Ltd 絶縁膜に対する窓明けエッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831523A (ja) * 1981-08-18 1983-02-24 Fujitsu Ltd 半導体装置の製造方法
JPS60140720A (ja) * 1983-12-28 1985-07-25 Fujitsu Ltd 半導体装置およびその製造方法
US5022958A (en) * 1990-06-27 1991-06-11 At&T Bell Laboratories Method of etching for integrated circuits with planarized dielectric
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
US5223084A (en) * 1991-11-25 1993-06-29 Hewlett-Packard Company Simultaneous dielectric planarization and contact hole etching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0483336A (ja) * 1990-07-25 1992-03-17 Fujitsu Ltd 半導体装置の製造方法
JPH04109620A (ja) * 1990-08-29 1992-04-10 Seiko Instr Inc 半導体装置の製造方法
JPH04217319A (ja) * 1990-12-19 1992-08-07 Fuji Electric Co Ltd 絶縁膜に対する窓明けエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004696A (ja) * 2006-06-21 2008-01-10 Sharp Corp 接続用配線構造、接続用配線構造の製造方法、固体撮像装置の製造方法、固体撮像装置および電子情報機器

Also Published As

Publication number Publication date
KR940022801A (ko) 1994-10-21
US5490901A (en) 1996-02-13
KR970007601B1 (en) 1997-05-13
JP2613018B2 (ja) 1997-05-21

Similar Documents

Publication Publication Date Title
JPH0645274A (ja) 集積回路においてコンタクトビアを製造する方法
JPH06318578A (ja) 半導体素子のコンタクトホール形成方法
JPH098039A (ja) 埋め込み配線の形成方法及び埋め込み配線
JPH10135331A (ja) 半導体装置のコンタクトホール形成方法
US5354713A (en) Contact manufacturing method of a multi-layered metal line structure
KR890011035A (ko) 집적회로 제조방법 및 전기접속 형성방법
JPH1012868A (ja) 半導体装置及びその製造方法
KR100197657B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100217907B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100425935B1 (ko) 반도체 소자의 콘택홀 형성 방법
JPH0555389A (ja) 半導体装置の製造方法
JPS59214228A (ja) 半導体装置の製造方法
JPH0119255B2 (ja)
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
JPS6149439A (ja) 半導体装置の製造方法
KR100231851B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100256231B1 (ko) 반도체 장치의 콘택홀 형성 방법
JP2005243978A (ja) 半導体素子の製造方法
JPH10172975A (ja) 半導体装置の製造方法
KR19980030405A (ko) 반도체 장치의 콘택홀 형성방법
JPH06177264A (ja) 半導体装置の製造方法
JPS61174638A (ja) 電極金属配線パタ−ンの形成方法
KR19980029393A (ko) 반도체 장치 및 그 제조방법
JPS6334956A (ja) 半導体装置の製造方法
JPH0624195B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 17

LAPS Cancellation because of no payment of annual fees