KR0161422B1 - 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 - Google Patents
접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR0161422B1 KR0161422B1 KR1019950023532A KR19950023532A KR0161422B1 KR 0161422 B1 KR0161422 B1 KR 0161422B1 KR 1019950023532 A KR1019950023532 A KR 1019950023532A KR 19950023532 A KR19950023532 A KR 19950023532A KR 0161422 B1 KR0161422 B1 KR 0161422B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact window
- conductive layer
- semiconductor device
- auxiliary conductive
- layer pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 117
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 239000003870 refractory metal Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 15
- 239000000758 substrate Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- -1 for example Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012421 spiking Methods 0.000 description 2
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
다층 배선에서 접촉창을 금속으로 완전히 매몰할 수 있는 반도체 장치 및 그 제조 방법에 관하여 개시한다. 본 발명은 다층 배선을 포함하는 반도체 장치에 있어서, 층간 절연층에 형성된 접촉창을 금속으로 용이하게 매몰하기 위하여 상기 접촉창에 인접하여 상기 층간 절연층 내에 보조 도전층 패턴을 구비하는 것을 특징으로 하는 반도체 장치이다. 따라서, 상기 층간 절연층에 형성된 상기 접촉창에 인접하여 상기 층간 절연층들보다 열전도 특성이 우수한 보조 도전층 패턴을 첨가하면, 상기 보조 도전층 패턴으로 인하여 열처리 동안에 상기 접촉창 주변에 열이 빠르게 전달되어 결국은 국부적으로 열처리의 온도나 시간을 증가시키는 효과를 가진다. 그러므로, 열처리 온도나 시간을 변화시키지 않고 접촉창을 금속으로 완전히 매몰할 수 있다.
Description
제1도 내지 제3도는 종래의 방법에 의하여 접촉장을 매몰한 반도체 장치의 제조방법을 보여주는 단면도들이다.
제4도 및 제5도는 종래의 방법에 따라 형성된 반도체 장치에서 접촉창이 완전히 매몰되지 않은 것을 보여주는 전자 현미경으로 관찰한 단면 사진들이다.
제6도 내지 제10도는 본 발명에 따라서 접촉장을 메몰하는 반도체 장치의 제조방법을 보여주는 단면도들이다.
제11도는 및 제12도는 본 발명의 방법에 따라 형성된 반도체 장치에서 접촉창이 완전히 매몰된 것을 보여주는 전자 현미경으로 관찰한 단면 사진들이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 23 : 제1 층간 절연층
25 : 제1 보조 도전층 패턴 27 : 제2 층간 절연층
29 : 제2 보조 도전층 패턴 31 : 제3 층간 절연층
33 : 접촉창 35 : 배리어층
37 : 금속층
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 다층 배선에서 접촉창을 금속으로 완전히 매몰할 수 있는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치의 고집적화에 따라 수율과 소자의 성능 및 신뢰성 향상을 위하여 반도체 장치의 제조 공정에서 가장 중요한 부분의 하나인 금속 배선 기술을 향상시키려는 노력을 기울이고 있다. 종래의 저밀도 반도체 장치에서는 낮은 애스펙트(aspect) 비를 가지는 접촉창 및 작은 단차에 의하여 금속의 스텝 커버리지(step coverage)는 중요한 문제가 아니었다. 그러나, 집적도의 증가에 따라 반도체 기판에 형성된 불순물 영역은 매우 얇아지고 접촉창의 크기는 현저하게 감소하여 왔다. 결과적으로 높은 수율 및 우수한 소자의 신뢰성과 성능을 확보하기 위하여, 접촉창의 높은 애스펙트 비 및 큰 단차의 문제를 극복할 수 있는 금속 배선 공정이 필요하다. 특히, 고집적 반도체 장치의 제조 방법에서 종래의 알루미늄(A1) 금속 배선을 사용하는 것은 접촉창의 높은 애스펙트 비와 스퍼터링(supttering)에 의해서 증착된 알루미늄의 나쁜 스텝 커버리지로 인하여 알루미늄 배선의 신뢰성을 저하시키고 배선의 실패를 일으킨다. 또한 실리콘 침전(precipitation)에 의해서 야기되는 접촉 저항의 증가와 알루미늄 스파이킹(spiking)으로 인하여 얇은 접합의 특성 저하를 초래한다.
이러한 문제점을 극복하기 위하여 접촉창을 매몰하는 새로운 방법이 고안되었다. 이하, 종래의 반도체 장치에 대하여 설명한다.
제1도 내지 제4도는 종래의 방법에 의하여 접촉창을 매몰한 반도체 장치의 제조 방법을 보여주는 단면도들이다.
제1도는 제1 금속층을 형성하는 단계를 나타낸다. 상세하고, 직경이 0.8μm이하이고 윗 부분이 계단 모양인 접촉창(5)을 반도체 기판(1)위의 층간 절연층(3)에 형성하고, 상기 반도체 기판(1)을 세정한다. 다음에, 예를 들어 TiN과 같은 내화 금속 화합물로 이루어진 배리어층(barrier layer)(7)을 상기 층간 절연층(3) 및 상기 반도체 기판(1)의 대기 중에 노출된 표면 위에 증착한다. 이어서, 스퍼터링 반응 챔버(도시하지 않음)에서 상기 배리어층(7) 위에 금속, 예를 들어 실리콘을 함유하지 않은 알루미늄 또는 알루미늄 합금을 증착하여 제1 금속층(9)을 형성한다. 이때, 상기 제1 금속층(9)은 낮은 온도의 정해진 진공도 조건에서 전체 금속층 두께의 2/3 정도의 두께를 가지도록 증착하고, 이렇게 형성된 상기 제1 금속층(9)은 작은 알루미늄 그레인(grain) 및 높은 표면 자유 에너지를 가진다.
제2도는 상기 접촉창(5)을 매몰하는 단계를 나타낸다. 상세하게, 상기 정해진 진공도를 유지하면서 다른 스퍼터링 반응 챔버(도시하지 않음)에서 상기 제1 금속층(9)을 약 580℃ 정도의 온도에서 열처리하면,
상기 접촉창(5)으로 알루미늄의 그레인이 이동한다. 알루미늄 그레인의 이동은 그 표면 에너지를 감소시켜서, 상기 제2도에 보인 것처럼, 표면적의 감소와 함께 상기 알루미늄으로 상기 접촉창(5)을 매몰하는 기능을 가진다.
제3도는 상기 제1 금속층(9) 위에 제2 금속층(11)을 형성하는 단계를 나타낸다. 상세하게, 상기 제1 금속층(9) 위에 350℃ 이하의 온도에서 상기 전체 금속층의 나머지 두께만큼의 두께로 제2 금속층(11)을 증착하여, 전체 금속층을 형성한다. 이때, 상기 제2 금속층(11)은 실리콘 성분을 포함하는 알루미늄 합금, 예를 들어 A1-Si 또는 A1-Cu-Si으로 형성한다. 이어서, 상기 제2 금속층(11)·상기 제1 금속층(9) 및 상기 배리어층(7)을 패턴닝하여 금속 배선을 완성한다.
종래의 방법에서 상기 반도체 기판에 형성된 상기 제1 금속층의 금속 원자는 상기 열처리에 의해서 상기 접촉창으로 이동하고, 상기 제1 금속층이 낮은 온도에서 증착되면 상기 열처리 동안에 금속 원자의 이동은 더욱 용이하다. 따라서, 종래의 발명에 의해서 높은 애스펙트 비를 가지는 좁은 접촉창을 금속으로 매몰하는 것이 용이하다.
그러나, 종래의 방법을 사용하여 형성된 반도체 장치에서 접촉창이 완전히 매몰되지 않는 경우가 발생한다.
제4도 및 제5도는 종래의 방법에 따라 형성된 반도체 장치에서 접촉창이 완전히 매몰되지 않은 것을 보여주는 전자 현미경으로 관찰한 단면 사진들이다.
상세하게, 상기 제2도의 단계에서 상기 제1 금속층을 열처리하는 동안 금속 원자의 이동에 의해서 접촉창이 알루미늄으로 매몰되는데, 제4도 및 제5도에 보인 것처럼 580℃에서 90초 동안의 열처리에 의해서 일부가 완전히 매몰되지 않는 경우가 발생한다. 접촉창의 매몰 특성은 상기 접촉창의 모양·크기·애스펙트 비 및 열처리 온도와 시간 등에 의해서 영향을 받는데, 상기 제4도 및 제5도를 비교하면 접촉창의 애스펙트 비가 높거나 낮은 경우에도 매몰되지 않는 경우가 발생한다. 따라서, 매몰 특성은 상기 열처리 조건에 따라 주로 영향을 받는데, 특히 상기 열처리 온도를 높이면 상기 접촉창을 완전히 매몰하는 것이 가능하지만 접합의 스파이킹과 같은 문제로 인하여 접합의 전기적 특성을 저하시키기 때문에 온도를 증가시키는 것은 제약은 받는다.
따라서, 본 발명의 목적은 상기 문제점을 해결하기 위하여 열처리 온도를 증가시키지 않고 접촉창을 금속으로 완전히 매몰할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 반도체 장치에 적합한 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은,
다층 배선을 포함하는 반도체 장치에 있어서,
층간 절연층에 형성된 접촉창을 금속으로 용이하게 매몰하기 위하여 상기 접촉창에 인접하여 상기 층간 절연층 내에 보조 도전층 패턴을 구비하는 것을 특징으로 하는 반도체 장치들 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 보조 도전층 패턴은 상기 접촉창에 인접한 라인 형태 또는 상기 접촉창의 둘레를 감싸는 형태를 가지고, 열전도가 우수한 물질로 형성한다. 또한, 상기 보조 도전층 패턴은 내화 금속 또는 내화 금속의 실리사이드로 형성하고, 상기 내화 금속은 텅스텐·티타늄·티타늄 질화막 또는 탄탈륨인 것을 특징으로 한다.
상기 다른 목적을 달성하기 위하여 본 발명은,
다층 배선을 포함하는 반도체 장치의 제조 방법에 있어서,
층간 절연층에 형성된 접촉창을 금속으로
매몰하기 위하여 상기 접촉창에 인접하여 보조 도전층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 보조 도전층 패턴은 상기 층간 절연층 내에 형성되고, 상기 접촉창에 인접한 라인 형태 또는 상기 접촉창의 둘레를 감싸는 형태를 가진다. 또한, 상기 보조 도전층 패턴은 100 내지 3000Å의 두께를 가지고 열전도가 우수한 물질로 하부 도전층과 동시에 형성하고, 상기 하부 도전층은 게이트 라인 또는 비트 라인이다. 그리고, 상기 보조 도전층 패턴은 내화 금속 또는 내화 금속의 실리사이드로 형성하고, 상기 내화 금속은 텅스텐·티타늄·티타늄 질화막 또는 탄탈륨인 것을 특징으로 한다.
본 발명은 실리콘 산화막 등의 절연막으로 형성된 층간 절연층에 형성된 접촉창에 인접하여 상기 층간 절연층들보다 열전도 특성이 우수한 보조 도전층 패턴을 첨가하면, 상기 보조 도전층 패턴으로 인하여 열처리 동안에 상기 접촉창 주변에 열이 빠르게 전달되어 결국은 국부적으로 열처리의 온도나 시간을 증가시키는 효과를 가진다. 그러므로, 열처리 온도나 시간을 변화시키지 않고 접촉창을 금속으로 완전히 매몰할 수 있다.
열처리 온도 및 시간을 증가시키지 않고 접촉창을 금속으로 완전히 매몰하기 위해서는 열처리 동안에 상기 제4도 및 제5도에서와 같이 일부 매몰되지 않은 부분에 더 많은 열을 전달할 수 있도록 하여, 본 발명은 동일한 열처리 조건에서 결과적으로 열처리의 온도나 시간을 증가시키는 효과를 갖도록 한다. 그러므로, 실리콘 산화막 등의 절연막으로 형성된 층간 절연층에 형성된 접촉창에 인접하여 상기 층간 절연층보다 열전도 특성이 우수한 보조 도전층 패턴을 첨가하면, 상기 보조 도전층 패턴으로 인하여 열처리 동안에 상기 접촉창 주변에 열이 빠르게 전달되어 결국은 국부적으로 열처리의 온도나 시간을 증가시키는 효과를 가진다. 그러므로, 상기 열처리 온도나 시간을 변화시키지 않고 접촉창을 금속으로 완전히 매몰할 수 있다.
이때, 상기 보조 도전층 패턴은 상기 층간 절연층 내에 100 내지 3000Å의 두께를 가지는 열전도 특성이 우수한 내화 금속이나 내화 금속의 실리사이드로 형성하고, 라인 형태 또는 상기 접촉창을 감싸는 형태로 만들 수 있다. 상기 내화 금속은 텅스텐·티타늄·티타늄 질화막(TiN) 또한 탄탈륨 등을 사용할 수 있다. 또한, 상기 보조 도전층은 하지 도전층인 게이트 라인 또는 비트 라인과 동시에 형성하므로 별도의 공정이 추가되지 않는다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제6도 내지 제10도는 본 발명에 따라서 접촉창을 매몰하는 반도체 장치의 제조 방법을 보여주는 단면도들이다.
제6도는 제1 층간 절연층(23) 위에 제1 보조 도전층 패턴(25)을 형성하는 단계를 나타낸다. 상세하게, 반도체 기판(21)에 제1 층간 절연층(23)을 형성하고, 상기 제1 층간 절연층(23) 위의 지정된 위치에 인접하여 라인 형태 또는 상기 지정된 위치를 감싸는 형태로 제1 보조 도전층 패턴(25)을 형성한다. 이때, 상기 제1 보조 도전층 패턴(25)은 제1 도전층 패턴(도시하지 않음), 예를 들어 게이트 라인을 형성하면서 100 내지 3000Å의 두께로 형성한다. 상기 제1 보조 도전층 패턴(25)은 내화 금속 또는 내화 금속의 실리사이드로 형성하고, 상기 내화 금속은 텅스텐.티타늄.티타늄 질화막 또는 탄탈륨 등을 사용할 수 있다.
제7도는 제2 층간 절연층(27) 위에 제2 보조 도전층 패턴(29)을 형성하는 단계를 나타낸다. 상세하게, 상기 제1 보조 도전층 패턴(25)을 절연하면서 상기 제1 층간 절연층(23) 위에 제2 층간 절연층(27)을 형성하고, 상기 제2 층간 절연층(27) 위의 상기 지정된 위치에 인접하여 라인 형태 또는 상기 지정된 위치를 감싸는 형태로 제2 보조 도전층 패턴(29)을 형성한다. 이때, 상기 제2 보조 도전층 패턴(29)은 제2 도전층 패턴(도시하지 않음). 예를 들어 비트 라인을 형성하면서 100 내지 3000Å의 두께로 형성한다. 상기 제2 보조 도전층 패턴도 내화 금속 또는 내화 금속의 실리사이드로 형성하고, 상기 내화 금속은 텅스텐·티타늄·티타늄 질화막 또는 탄탈륨 등을 사용할 수 있다.
제8도는 접촉창(33) 및 금속층(37)을 형성하는 단계를 나타낸다. 상세하게, 상기 제2 보조 도전층 패턴(29)을 절연하면서 상기 제2 층간 절연층(29) 위에 제3 층간 절연층(31)을 형성하고, 상기 지정된 위치에 상기 반도체 기판(21)의 표면을 대기 중에 노출하는 접촉창(33)을 형성한다. 이어서, 상기 반도체 기판(21)의 표면을 세정하고, 예를 들어 TiN 과 같은 내화 금속 화합물로 이루어진 배리어층(35)을 상기 제3 층간 절연층(31)·상기 접촉창(33)의 내벽 및 반도체 기판(21)의 대기중에 노출된 표면 위에 증착한다. 이때, 상기 배리어층(35)은 타타늄 위에 티타늄 질화막을 증착하고, 티타늄 질화막을 열처리하고 다시 티타늄 질화막을 증착하여 형성한다.
이어서, 스퍼터링 반응 챔버(도시하지 않음)에서 상기 배리어층(35) 위에 금속, 예를 들어 실리콘을 함유하지 않은 알루미늄 또는 알루미늄 합금을 증착하여 금속층(37)을 형성한다. 이때, 상기 금속층(37)은 낮은 온도의 정해진 진공도 조건에서 증착하고, 이렇게 형성된 상기 금속층(37)은 작은 알루미늄 그레인(grain) 및 높은 표면 자유 에너지를 가진다.
제9도 및 제10도는 상기 접촉창(33)을 매몰하는 단계를 나타낸다. 상세하게, 상기 정해진 진공도를 유지하면서 다른 스퍼터링 반응 챔버(도시하지 않음)에서 상기 금속층(37)을 약 580℃ 정도의 온도에서 열처리하면, 상기 접촉창(33) 내로 알루미늄의 그레인이 이동한다. 알루미늄 그레인의 이동은 그 표면 에너지를 감소시켜서, 상기 제9도에 보인 것처럼, 표면적의 감소와 함께 상기 알루미늄으로 상기 접촉창(33)을 매몰하는 기능을 가진다.
또한 상기 제7도에서 상기 제2 보조 도전층 패턴(29)을 상기 접촉창(33) 근처에 형성하지 않고 공정을 진행하면 제10도에 보인 결과를 얻을 수 있다. 따라서, 상기 제1 보조 도전층 패턴(25) 만으로 상기 접촉창(33)을 용이하게 매몰할 수 있다.
제11도는 및 제12도는 본 발명의 방법에 따라 형성된 반도체 장치에서 접촉창이 완전히 매몰된 것을 보여주는 전자 현미경으로 관찰한 단면 사진들이다.
상세하게, 보조 도전층을 제외하면 모든 공정이 동일하게 진행된 상기 제4도 및 제5도와 비교하면, 종래의 방법으로 접촉창이 완전히 매몰되지 않던 것이 본 발명에 의하여 상기 접촉창에 인접하여 상기 보조 도전층이 존재하는 것에 의하여 상기 접촉창이 금속으로 완전히 매몰된 것을 알 수 있다.
또한, 제12도에서는 상기 제10도와 같이 제1 보조 도전층 패턴만으로도 충분한 효과를 얻을 수 있다는 것을 보여준다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
Claims (16)
- 다층 배선을 포함하는 반도체 장치에 있어서, 층간 절연층에 형성된 접촉창을 금속으로 용이하게 매몰하기 위하여 상기 접촉창에 인접하여 상기 층간 절연층 내에 보조 도전층 패턴을 구비하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 보조 도전층 패턴은 상기 접촉창에 인접한 라인 형태로 형성한 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 보조 도전층 패턴은 상기 접촉창의 둘레를 감싸는 형태로 형성한 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 보조 도전층 패턴은 열전도가 우수한 물질로 형성한 것을 특징으로 하는 반도체 장치.
- 제1항 또는 제4항에 있어서, 상기 보조 도전층 패턴은 내화 금속 또는 내화 금속의 실리사이드로 형성한 것을 특징으로 하는 반도체 장치.
- 제6항에 있어서, 상기 내화 금속은 텅스텐.티타늄.티타늄 질화막 또는 탄탈륨인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 다층 배선을 포함하는 반도체 장치의 제조 방법에 있어서, 층간 절연층에 형성된 접촉창을 금속으로 매몰하기 위하여 상기 접촉창에 인접하여 보조 도전층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 상기 층간 절연층내에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 상기 접촉창에 인접한 라인 형태로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 상기 접촉창의 둘레를 감싸는 형태로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 100 내지 3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 하부 도전층과 동시에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 하부 도전층은 게이트 라인 또는 비트 라인인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 열전도가 우수한 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항 내지 제14항에 있어서, 상기 보조 도전층 패턴은 내화 금속 또는 내화 금속의 실리사이드로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제15항에 있어서, 상기 내화 금속은 텅스텐·티타늄·티타늄 질화막 또는 탄탈륨 인 것을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950023532A KR0161422B1 (ko) | 1995-07-31 | 1995-07-31 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
| JP8199606A JPH09107029A (ja) | 1995-07-31 | 1996-07-10 | 半導体装置及びその製造方法 |
| US08/688,606 US5834847A (en) | 1995-07-31 | 1996-07-30 | Completely buried contact holes |
| US08/821,067 US5950105A (en) | 1995-07-31 | 1997-03-20 | Completely buried contact holes and methods of forming same |
| US09/048,391 US5982039A (en) | 1995-07-31 | 1998-03-26 | Completely buried contact holes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950023532A KR0161422B1 (ko) | 1995-07-31 | 1995-07-31 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008357A KR970008357A (ko) | 1997-02-24 |
| KR0161422B1 true KR0161422B1 (ko) | 1999-02-01 |
Family
ID=19422465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950023532A KR0161422B1 (ko) | 1995-07-31 | 1995-07-31 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US5834847A (ko) |
| JP (1) | JPH09107029A (ko) |
| KR (1) | KR0161422B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0161422B1 (ko) * | 1995-07-31 | 1999-02-01 | 김광호 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
| US6054379A (en) | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
| US6340435B1 (en) | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
| KR100303059B1 (ko) * | 1998-03-30 | 2001-11-30 | 윤종용 | 디램셀커패시터의제조방법 |
| KR100292940B1 (ko) * | 1998-03-30 | 2001-07-12 | 윤종용 | 디램 셀 캐패시터의 제조 방법 |
| US6512292B1 (en) | 2000-09-12 | 2003-01-28 | International Business Machines Corporation | Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0393635B1 (en) * | 1989-04-21 | 1997-09-03 | Nec Corporation | Semiconductor device having multi-level wirings |
| JP2635429B2 (ja) * | 1990-05-08 | 1997-07-30 | 松下電子工業株式会社 | 半導体構造体及び半導体記憶装置並びにそれらの製造方法 |
| US5032233A (en) * | 1990-09-05 | 1991-07-16 | Micron Technology, Inc. | Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization |
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| KR970007601B1 (en) * | 1993-03-15 | 1997-05-13 | Hyundai Electronics Ind | Method of forming contact hall of a semiconductor device |
| JPH07161813A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| US5449644A (en) * | 1994-01-13 | 1995-09-12 | United Microelectronics Corporation | Process for contact hole formation using a sacrificial SOG layer |
| US5391914A (en) * | 1994-03-16 | 1995-02-21 | The United States Of America As Represented By The Secretary Of The Navy | Diamond multilayer multichip module substrate |
| US5476817A (en) * | 1994-05-31 | 1995-12-19 | Texas Instruments Incorporated | Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers |
| US5543661A (en) * | 1994-05-31 | 1996-08-06 | Sumitomo Metal Ceramics Inc. | Semiconductor ceramic package with terminal vias |
| KR100215759B1 (ko) * | 1994-12-19 | 1999-08-16 | 모리시타 요이치 | 반도체 장치 및 그 제조방법 |
| KR0161422B1 (ko) * | 1995-07-31 | 1999-02-01 | 김광호 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
| US5621616A (en) * | 1995-09-29 | 1997-04-15 | Lsi Logic Corporation | High density CMOS integrated circuit with heat transfer structure for improved cooling |
-
1995
- 1995-07-31 KR KR1019950023532A patent/KR0161422B1/ko not_active IP Right Cessation
-
1996
- 1996-07-10 JP JP8199606A patent/JPH09107029A/ja active Pending
- 1996-07-30 US US08/688,606 patent/US5834847A/en not_active Expired - Lifetime
-
1997
- 1997-03-20 US US08/821,067 patent/US5950105A/en not_active Expired - Lifetime
-
1998
- 1998-03-26 US US09/048,391 patent/US5982039A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008357A (ko) | 1997-02-24 |
| US5834847A (en) | 1998-11-10 |
| US5982039A (en) | 1999-11-09 |
| JPH09107029A (ja) | 1997-04-22 |
| US5950105A (en) | 1999-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475267A (en) | Multilayer interconnection structure for a semiconductor device | |
| JP2537413B2 (ja) | 半導体装置およびその製造方法 | |
| US6383911B2 (en) | Semiconductor device and method for making the same | |
| KR0148325B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR0161422B1 (ko) | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 | |
| KR100338941B1 (ko) | 반도체소자의 컨택 형성방법 | |
| JPH06181212A (ja) | 半導体装置の製造方法 | |
| US5528081A (en) | High temperature refractory metal contact in silicon integrated circuits | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| KR0156126B1 (ko) | 반도체장치의 콘택형성방법 | |
| KR100606544B1 (ko) | 반도체 소자의 구리 배선 방법 | |
| KR100313417B1 (ko) | 반도체 소자에서 금속 배선 형성 방법 | |
| KR960002062B1 (ko) | 금속배선 형성 방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0148294B1 (ko) | 반도체 장치의 금속 배선 방법 | |
| KR920008842B1 (ko) | 반도체장치의 금속배선막 도포방법 | |
| KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| JP2672976B2 (ja) | 電極配線及びその製造方法 | |
| KR100477833B1 (ko) | 반도체소자의장벽금속막형성방법 | |
| KR970000445Y1 (ko) | 반도체장치 | |
| KR100353534B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20000042470A (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110729 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |