JPH09107029A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09107029A JPH09107029A JP8199606A JP19960696A JPH09107029A JP H09107029 A JPH09107029 A JP H09107029A JP 8199606 A JP8199606 A JP 8199606A JP 19960696 A JP19960696 A JP 19960696A JP H09107029 A JPH09107029 A JP H09107029A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- conductive layer
- semiconductor device
- auxiliary conductive
- layer pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000010410 layer Substances 0.000 claims abstract description 120
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 239000003870 refractory metal Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract 8
- 238000010438 heat treatment Methods 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- CLVOYFRAZKMSPF-UHFFFAOYSA-N n,n-dibutyl-4-chlorobenzenesulfonamide Chemical compound CCCCN(CCCC)S(=O)(=O)C1=CC=C(Cl)C=C1 CLVOYFRAZKMSPF-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造において、コンタクトホ−ルを
金属で完全に埋め込んだ半導体装置及びその製造方法を
提供する。 【解決手段】本発明の半導体装置は、層間絶縁層に形成
されたコンタクトホ−ルを金属で容易に埋め込むため
に、前記コンタクトホ−ルに隣接して、前記層間絶縁層
内に少なくとも一つの補助導電層パタ−ンを備える。該
補助導電層パタ−ンは、前記層間絶縁層よりも熱伝導特
性が優れるため、熱処理時に前記コンタクトホ−ルの周
辺に熱が迅速に伝えられて局部的に熱処理の温度や時間
を増加させることができる。即ち、熱処理の温度や時間
を変更することなく、コンタクトホ−ルを金属で完全に
埋め込むことができる。
金属で完全に埋め込んだ半導体装置及びその製造方法を
提供する。 【解決手段】本発明の半導体装置は、層間絶縁層に形成
されたコンタクトホ−ルを金属で容易に埋め込むため
に、前記コンタクトホ−ルに隣接して、前記層間絶縁層
内に少なくとも一つの補助導電層パタ−ンを備える。該
補助導電層パタ−ンは、前記層間絶縁層よりも熱伝導特
性が優れるため、熱処理時に前記コンタクトホ−ルの周
辺に熱が迅速に伝えられて局部的に熱処理の温度や時間
を増加させることができる。即ち、熱処理の温度や時間
を変更することなく、コンタクトホ−ルを金属で完全に
埋め込むことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、コンタクトホ−ルを金属で完
全に埋め込んだ多層配線構造の半導体装置及びその製造
方法に関する。
の製造方法に係り、特に、コンタクトホ−ルを金属で完
全に埋め込んだ多層配線構造の半導体装置及びその製造
方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化が進む中で、収率
と素子の性能及び信頼性を向上させるためには、金属配
線技術の進歩は、半導体装置の製造工程において最も重
要である。
と素子の性能及び信頼性を向上させるためには、金属配
線技術の進歩は、半導体装置の製造工程において最も重
要である。
【０００３】従来の低集積度の半導体装置においては、
コンタクトホールのアスペクト比が小さく、また段差が
小さいため、コンタクトホ−ルの埋め込みが容易であっ
た。しかしながら、集積度の向上により、半導体基板に
形成された不純物領域は、非常に薄くなり、また、コン
タクトホ−ルの大きさは著しく小さくなりつつある。そ
の結果、高い収率と優れた素子の信頼性及び性能を確保
するためには、コンタクトホ−ルに関する高いアスペク
ト比及び大きな段差の問題を克服できる金属配線工程が
求められる。特に、高集積の半導体装置の製造方法にお
いて、従来のアルミニウム（Ａｌ）金属配線を用いる場
合、コンタクトホ−ルの高いアスペクト比のために、ス
パッタリングにより蒸着されたアルミニウムによるステ
ップカバレージが悪くなる。これにより、アルミニウム
配線の信頼性が低下し、配線に不良が生じる。また、シ
リコンの析出により生じる接触抵抗の増加とアルミニウ
ムスパイクの増加により薄い接合の特性低下を招く。
コンタクトホールのアスペクト比が小さく、また段差が
小さいため、コンタクトホ−ルの埋め込みが容易であっ
た。しかしながら、集積度の向上により、半導体基板に
形成された不純物領域は、非常に薄くなり、また、コン
タクトホ−ルの大きさは著しく小さくなりつつある。そ
の結果、高い収率と優れた素子の信頼性及び性能を確保
するためには、コンタクトホ−ルに関する高いアスペク
ト比及び大きな段差の問題を克服できる金属配線工程が
求められる。特に、高集積の半導体装置の製造方法にお
いて、従来のアルミニウム（Ａｌ）金属配線を用いる場
合、コンタクトホ−ルの高いアスペクト比のために、ス
パッタリングにより蒸着されたアルミニウムによるステ
ップカバレージが悪くなる。これにより、アルミニウム
配線の信頼性が低下し、配線に不良が生じる。また、シ
リコンの析出により生じる接触抵抗の増加とアルミニウ
ムスパイクの増加により薄い接合の特性低下を招く。
【０００４】かかる問題点を解消するために、コンタク
トホ−ルを埋め込む新たな方法が提案された。以下、従
来の半導体装置について説明する。
トホ−ルを埋め込む新たな方法が提案された。以下、従
来の半導体装置について説明する。
【０００５】図１乃至図３は、半導体装置のコンタクト
ホ−ルを埋め込む従来の方法を示す断面図である。
ホ−ルを埋め込む従来の方法を示す断面図である。
【０００６】図１は、第１金属層を形成する工程を示
す。詳細には、直径が０．８μｍ以下で上部が階段形状
になったコンタクトホ−ル５を半導体基板１の層間絶縁
層３に形成し、その後、半導体基板１を洗浄する。次
に、例えばＴｉＮのような耐火金属化合物よりなる障壁
層７を層間絶縁層３及び半導体基板１のうち大気中に露
出した部分の表面に蒸着する。次いで、スパッタリング
反応チャンバ（図示せず）で障壁層７の上に金属（例え
ば、シリコンを含まないアルミニウムまたはアルミニウ
ム合金）を蒸着して第１金属層９を形成する。この際、
第１金属層９は、低温且つ所定の真空度の条件におい
て、全体金属層の厚さの２／３程度の厚さになるように
蒸着する。このようにして形成された第１金属層９は、
小さなグレインとなり、高い表面自由エネルギ−を有す
る。
す。詳細には、直径が０．８μｍ以下で上部が階段形状
になったコンタクトホ−ル５を半導体基板１の層間絶縁
層３に形成し、その後、半導体基板１を洗浄する。次
に、例えばＴｉＮのような耐火金属化合物よりなる障壁
層７を層間絶縁層３及び半導体基板１のうち大気中に露
出した部分の表面に蒸着する。次いで、スパッタリング
反応チャンバ（図示せず）で障壁層７の上に金属（例え
ば、シリコンを含まないアルミニウムまたはアルミニウ
ム合金）を蒸着して第１金属層９を形成する。この際、
第１金属層９は、低温且つ所定の真空度の条件におい
て、全体金属層の厚さの２／３程度の厚さになるように
蒸着する。このようにして形成された第１金属層９は、
小さなグレインとなり、高い表面自由エネルギ−を有す
る。
【０００７】図２は、コンタクトホ−ル５を埋め込む工
程を示す。詳細には、前記と同様の真空度を維持しなが
ら、他のスパッタリング反応チャンバ（図示せず）で第
１金属層９を約５８０℃程度の温度で熱処理することに
より、コンタクトホ−ル５にアルミニウムグレインが移
動する。アルミニウムグレインの移動は、その表面エネ
ルギ−を低下させ、図２に示すように、アルミニウムの
表面積を減少させながらコンタクトホ−ル５を埋め込む
機能を有する。
程を示す。詳細には、前記と同様の真空度を維持しなが
ら、他のスパッタリング反応チャンバ（図示せず）で第
１金属層９を約５８０℃程度の温度で熱処理することに
より、コンタクトホ−ル５にアルミニウムグレインが移
動する。アルミニウムグレインの移動は、その表面エネ
ルギ−を低下させ、図２に示すように、アルミニウムの
表面積を減少させながらコンタクトホ−ル５を埋め込む
機能を有する。
【０００８】図３は、第１金属層９の上に第２金属層１
１を形成する工程を示す。詳細には、第１金属層９の上
に３５０℃以下の温度で前記全体金属層の残り分の厚さ
の第２金属層１１を蒸着して全体金属層を形成する。こ
の際、第２金属層１１は、シリコン成分を含むアルミニ
ウム合金、例えばＡｌ−ＳｉまたはＡｌ−Ｃｕ−Ｓｉで
形成する。次に、第２金属層１１、第１金属層９及び障
壁層７をパタニングして金属配線を完成する。
１を形成する工程を示す。詳細には、第１金属層９の上
に３５０℃以下の温度で前記全体金属層の残り分の厚さ
の第２金属層１１を蒸着して全体金属層を形成する。こ
の際、第２金属層１１は、シリコン成分を含むアルミニ
ウム合金、例えばＡｌ−ＳｉまたはＡｌ−Ｃｕ−Ｓｉで
形成する。次に、第２金属層１１、第１金属層９及び障
壁層７をパタニングして金属配線を完成する。
【０００９】従来の方法によって半導体基板に形成され
た前記第１金属層の金属原子は、熱処理によりコンタク
トホ−ル５に移動する。前記第１金属層が低温で蒸着さ
れた場合は、熱処理時の金属原子の移動はさらに容易で
ある。したがって、従来の技術によっても、高いアスペ
クト比を有する狭いコンタクトホ−ルを金属で容易に埋
め込むことができる。
た前記第１金属層の金属原子は、熱処理によりコンタク
トホ−ル５に移動する。前記第１金属層が低温で蒸着さ
れた場合は、熱処理時の金属原子の移動はさらに容易で
ある。したがって、従来の技術によっても、高いアスペ
クト比を有する狭いコンタクトホ−ルを金属で容易に埋
め込むことができる。
【００１０】しかしながら、従来の方法で形成された半
導体装置においては、コンタクトホ−ルが完全に埋め込
まれない場合が生じる。
導体装置においては、コンタクトホ−ルが完全に埋め込
まれない場合が生じる。
【００１１】図４及び図５は、従来の方法により形成さ
れた半導体装置であって、コンタクトホ−ルが完全に埋
め込まれなかったものを示す電子顕微鏡写真である。詳
細には、図２に示したコンタクトホ−ルの埋め込み工程
において、前記第１金属層を熱処理する際に、金属原子
の移動によりコンタクトホ−ルがアルミニウムで埋め込
まれるが、図４及び図５に示したように、５８０℃で９
０秒間の熱処理を施しても一部が完全には埋め込まれな
い場合が発生する。
れた半導体装置であって、コンタクトホ−ルが完全に埋
め込まれなかったものを示す電子顕微鏡写真である。詳
細には、図２に示したコンタクトホ−ルの埋め込み工程
において、前記第１金属層を熱処理する際に、金属原子
の移動によりコンタクトホ−ルがアルミニウムで埋め込
まれるが、図４及び図５に示したように、５８０℃で９
０秒間の熱処理を施しても一部が完全には埋め込まれな
い場合が発生する。
【００１２】コンタクトホ−ルの埋め込み特性は、コン
タクトホ−ルの形状、大きさ、アスペクト比及び熱処理
の温度と時間などに影響を受ける。例えば、図４及び図
５に示したように、コンタクトホ−ルのアスペクト比が
高い場合には、コンタクトホ−ルが完全に埋め込まれな
いことがある。
タクトホ−ルの形状、大きさ、アスペクト比及び熱処理
の温度と時間などに影響を受ける。例えば、図４及び図
５に示したように、コンタクトホ−ルのアスペクト比が
高い場合には、コンタクトホ−ルが完全に埋め込まれな
いことがある。
【００１３】埋め込み特性は、主に熱処理に依存するた
め、熱処理温度を高くすることによってコンタクトホ−
ルを完全に埋め込むことができる。しかしながら、熱処
理温度を高くすると、接合のスパイク現象のような問題
により、接合の電気的な特性が低下するため、温度を高
くするには限界があると言える。
め、熱処理温度を高くすることによってコンタクトホ−
ルを完全に埋め込むことができる。しかしながら、熱処
理温度を高くすると、接合のスパイク現象のような問題
により、接合の電気的な特性が低下するため、温度を高
くするには限界があると言える。
【発明が解決しようとする課題】本発明は上記問題点に
鑑みてなされたものであり、その目的は、コンタクトホ
−ルを金属で完全に埋め込んだ半導体装置を提供するこ
とにある。
鑑みてなされたものであり、その目的は、コンタクトホ
−ルを金属で完全に埋め込んだ半導体装置を提供するこ
とにある。
【００１４】本発明の他の目的は、熱処理温度を高める
ことなく、コンタクトホ−ルを金属で完全に埋め込む半
導体装置の製造方法を提供するにある。
ことなく、コンタクトホ−ルを金属で完全に埋め込む半
導体装置の製造方法を提供するにある。
【００１５】
【課題を解決するための手段】前記目的を達成するため
に本発明に係る半導体装置は、多層配線構造において完
全に埋め込まれたコンタクトホ−ルを有する半導体装置
において、層間絶縁層に形成されたコンタクトホ−ルを
金属で完全に埋め込むために、前記コンタクトホ−ルに
隣接して前記層間絶縁層内に少なくとも一つの補助導電
層パタ−ンを備える。
に本発明に係る半導体装置は、多層配線構造において完
全に埋め込まれたコンタクトホ−ルを有する半導体装置
において、層間絶縁層に形成されたコンタクトホ−ルを
金属で完全に埋め込むために、前記コンタクトホ−ルに
隣接して前記層間絶縁層内に少なくとも一つの補助導電
層パタ−ンを備える。
【００１６】前記補助導電層パタ−ンは、前記コンタク
トホ−ルに隣接して配置されてライン状の形状を有する
こと、または前記コンタクトホ−ルの周りを取り囲むよ
うな形状を有することが好ましい。
トホ−ルに隣接して配置されてライン状の形状を有する
こと、または前記コンタクトホ−ルの周りを取り囲むよ
うな形状を有することが好ましい。
【００１７】また、前記導電層パターンは、熱伝導性の
よい耐火金属または耐火金属のシリサイドで１００〜３
０００Åの厚さで形成されることが好ましく、前記耐火
金属は、タングステン（Ｗ）、チタン（Ｔｉ）、チタン
窒化物（ＴｉＮ）またはタンタル（Ｔａ）であることが
好ましい。
よい耐火金属または耐火金属のシリサイドで１００〜３
０００Åの厚さで形成されることが好ましく、前記耐火
金属は、タングステン（Ｗ）、チタン（Ｔｉ）、チタン
窒化物（ＴｉＮ）またはタンタル（Ｔａ）であることが
好ましい。
【００１８】前記他の目的を達成するために本発明の係
る半導体装置の製造方法は、多層配線構造において完全
に埋め込まれたコンタクトホ−ルを有する半導体装置の
製造方法において、層間絶縁層に形成されたコンタクト
ホ−ルを金属で完全に埋め込むために、前記コンタクト
ホ−ルに隣接して少なくとも一つの補助導電層パタ−ン
を形成する工程を含む。
る半導体装置の製造方法は、多層配線構造において完全
に埋め込まれたコンタクトホ−ルを有する半導体装置の
製造方法において、層間絶縁層に形成されたコンタクト
ホ−ルを金属で完全に埋め込むために、前記コンタクト
ホ−ルに隣接して少なくとも一つの補助導電層パタ−ン
を形成する工程を含む。
【００１９】前記補助導電層パタ−ンは、前記層間絶縁
層内に形成され、前記コンタクトホ−ルに隣接して配置
されてライン状の形状を有すること、または前記コンタ
クトホ−ルの周りを取り囲むような形状を有することが
好ましい。
層内に形成され、前記コンタクトホ−ルに隣接して配置
されてライン状の形状を有すること、または前記コンタ
クトホ−ルの周りを取り囲むような形状を有することが
好ましい。
【００２０】また、前記補助導電層パタ−ンは、１００
〜３０００Åの厚さで下部導電層と同時に形成されるこ
とが好ましく、前記下部導電層は、ゲ−トラインまたは
ビットラインであることが好ましい。
〜３０００Åの厚さで下部導電層と同時に形成されるこ
とが好ましく、前記下部導電層は、ゲ−トラインまたは
ビットラインであることが好ましい。
【００２１】また、前記補助導電層パタ−ンは、熱伝導
性耐火金属または耐火金属のシリサイドで形成され、前
記耐火金属は、タングステン（Ｗ）、チタン（Ｔｉ）、
チタン窒化物（ＴｉＮ）またはタンタル（Ｔａ）である
ことが好ましい。
性耐火金属または耐火金属のシリサイドで形成され、前
記耐火金属は、タングステン（Ｗ）、チタン（Ｔｉ）、
チタン窒化物（ＴｉＮ）またはタンタル（Ｔａ）である
ことが好ましい。
【００２２】
【発明の実施の形態】以下、添付図面に基づき本発明の
実施の形態を詳細に説明する。
実施の形態を詳細に説明する。
【００２３】熱処理温度を高めることなく、且つ熱処理
時間を長くすることなく、コンタクトホ−ルを金属で完
全に埋め込むためには、コンタクトホールのうち熱処理
が不十分となるために埋め込まれない部分に、他の部分
よりも多くの熱を伝える必要がある。
時間を長くすることなく、コンタクトホ−ルを金属で完
全に埋め込むためには、コンタクトホールのうち熱処理
が不十分となるために埋め込まれない部分に、他の部分
よりも多くの熱を伝える必要がある。
【００２４】そこで、本実施の形態においては、シリコ
ン酸化膜などの絶縁膜で形成された層間絶縁層に形成さ
れたコンタクトホ−ルに隣接させて、前記層間絶縁層よ
り熱伝導特性が優れた補助導電層パタ−ンを形成する。
この方法に拠れば、熱処理の際に、前記補助導電層パタ
−ンにより前記コンタクトホ−ルの周辺に熱が迅速に伝
えられるため、必要な部位において局部的に熱処理の温
度や時間を増加させることができる。すなわち、半導体
装置の構造を改変することにより、半導体装置全体にお
ける熱処理温度や時間を変えずに、コンタクトホ−ルを
金属で完全に埋め込むことができる。
ン酸化膜などの絶縁膜で形成された層間絶縁層に形成さ
れたコンタクトホ−ルに隣接させて、前記層間絶縁層よ
り熱伝導特性が優れた補助導電層パタ−ンを形成する。
この方法に拠れば、熱処理の際に、前記補助導電層パタ
−ンにより前記コンタクトホ−ルの周辺に熱が迅速に伝
えられるため、必要な部位において局部的に熱処理の温
度や時間を増加させることができる。すなわち、半導体
装置の構造を改変することにより、半導体装置全体にお
ける熱処理温度や時間を変えずに、コンタクトホ−ルを
金属で完全に埋め込むことができる。
【００２５】この際、前記補助導電層パタ−ンは、層間
絶縁層内に１００〜３０００Åの厚さで、熱伝導特性が
優れた耐火金属または耐火金属のシリサイドで形成し、
ライン状またはコンタクトホ−ルを取り囲む形状で形成
することが好ましい。前記耐火金属としては、例えば、
タングステン、チタン、チタン窒化物またはタンタルな
どが好適である。また、前記補助導電層パタ−ンは、例
えば、下部導電層であるゲ−トラインまたはビットライ
ンと同時に形成することが好ましく、この場合、前記補
助導電層パタ−ンの形成のための別途の行程を要しな
い。
絶縁層内に１００〜３０００Åの厚さで、熱伝導特性が
優れた耐火金属または耐火金属のシリサイドで形成し、
ライン状またはコンタクトホ−ルを取り囲む形状で形成
することが好ましい。前記耐火金属としては、例えば、
タングステン、チタン、チタン窒化物またはタンタルな
どが好適である。また、前記補助導電層パタ−ンは、例
えば、下部導電層であるゲ−トラインまたはビットライ
ンと同時に形成することが好ましく、この場合、前記補
助導電層パタ−ンの形成のための別途の行程を要しな
い。
【００２６】以下、添付図面に基づいて本発明の実施の
形態を工程順に説明する。
形態を工程順に説明する。
【００２７】図６乃至図１０は、本実施の形態に係る半
導体装置の製造方法に基づいてコンタクトホ−ルを埋め
込む方法を示す工程断面図である。
導体装置の製造方法に基づいてコンタクトホ−ルを埋め
込む方法を示す工程断面図である。
【００２８】図６は、第１層間絶縁層２３の上に第１補
助導電層パタ−ン２５を形成する工程を示す。詳細に
は、半導体基板２１に第１層間絶縁層２３を形成し、第
１層間絶縁層２３の上の所定位置に隣接してライン状
の、または所定位置を取り囲むような形状の第１補助導
電層パタ−ン２５を形成する。この際、第１補助導電層
パタ−ン２５は、第１導電層パタ−ン（図示せず）、例
えばゲ−トラインを形成しながら１００〜３０００Å程
度の厚さで形成する。第１補助導電層パタ−ン２５は、
耐化金属または耐化金属のシリサイドで形成し、前記耐
化金属としては、タングステン、チタン、チタン窒化物
またはタンタルなどを用いることが好適である。
助導電層パタ−ン２５を形成する工程を示す。詳細に
は、半導体基板２１に第１層間絶縁層２３を形成し、第
１層間絶縁層２３の上の所定位置に隣接してライン状
の、または所定位置を取り囲むような形状の第１補助導
電層パタ−ン２５を形成する。この際、第１補助導電層
パタ−ン２５は、第１導電層パタ−ン（図示せず）、例
えばゲ−トラインを形成しながら１００〜３０００Å程
度の厚さで形成する。第１補助導電層パタ−ン２５は、
耐化金属または耐化金属のシリサイドで形成し、前記耐
化金属としては、タングステン、チタン、チタン窒化物
またはタンタルなどを用いることが好適である。
【００２９】図７は、第２層間絶縁層２７の上に第２補
助導電層パタ−ン２９を形成する工程を示す。詳細に
は、第１補助導電層パタ−ン２５を絶縁するように、第
１層間絶縁層２３の上に第２層間絶縁層２７を形成し、
第２層間絶縁層２７の上の所定位置に隣接してライン状
の、または所定位置を取り囲むような形状の第２補助導
電層パタ−ン２９を形成する。この際、第２補助導電層
パタ−ン２９は、第２導電層パタ−ン（図示せず）、例
えばビットラインを形成しながら１００〜３０００Å程
度の厚さで同時に形成する。第２補助導電層パタ−ン２
９は、耐火金属または耐火金属のシリサイドで形成し、
前記耐火金属としては、タングステン、チタン、チタン
窒化物またはタンタルなどを用いることが好適である。
助導電層パタ−ン２９を形成する工程を示す。詳細に
は、第１補助導電層パタ−ン２５を絶縁するように、第
１層間絶縁層２３の上に第２層間絶縁層２７を形成し、
第２層間絶縁層２７の上の所定位置に隣接してライン状
の、または所定位置を取り囲むような形状の第２補助導
電層パタ−ン２９を形成する。この際、第２補助導電層
パタ−ン２９は、第２導電層パタ−ン（図示せず）、例
えばビットラインを形成しながら１００〜３０００Å程
度の厚さで同時に形成する。第２補助導電層パタ−ン２
９は、耐火金属または耐火金属のシリサイドで形成し、
前記耐火金属としては、タングステン、チタン、チタン
窒化物またはタンタルなどを用いることが好適である。
【００３０】図８は、コンタクトホ−ル３３及び金属層
３７を形成する工程を示す。詳細には、第２補助導電層
パタ−ン２９を絶縁するように前記第２層間絶縁層２７
の上に第３層間絶縁層３１を形成し、所定位置に半導体
基板２１の表面を大気中に露出させるコンタクトホ−ル
３３を形成する。続いて、半導体基板２１の表面を洗浄
し、第３層間絶縁層３１、コンタクトホ−ル３３の内壁
及び半導体基板２１のうち大気中に露出された部分の表
面に、例えばＴｉＮのような耐火金属化合物よりなる障
壁層３５を蒸着する。この際、障壁層３５は、例えば、
Ｔｉの上にＴｉＮを蒸着し、これを熱処理して形成す
る。
３７を形成する工程を示す。詳細には、第２補助導電層
パタ−ン２９を絶縁するように前記第２層間絶縁層２７
の上に第３層間絶縁層３１を形成し、所定位置に半導体
基板２１の表面を大気中に露出させるコンタクトホ−ル
３３を形成する。続いて、半導体基板２１の表面を洗浄
し、第３層間絶縁層３１、コンタクトホ−ル３３の内壁
及び半導体基板２１のうち大気中に露出された部分の表
面に、例えばＴｉＮのような耐火金属化合物よりなる障
壁層３５を蒸着する。この際、障壁層３５は、例えば、
Ｔｉの上にＴｉＮを蒸着し、これを熱処理して形成す
る。
【００３１】次に、スパッタリングチャンバ（図示せ
ず）で障壁層３５の上に金属（例えば、シリコンを含ま
ないアルミニウムまたはアルミニウム合金）を蒸着して
金属層３７を形成する。この際、金属層３７は、低温且
つ所定の真空度の条件で蒸着する。このようにして形成
される金属層３７は、小さなアルミラウムグレインとな
り、高い表面自由エネルギ−を有する。
ず）で障壁層３５の上に金属（例えば、シリコンを含ま
ないアルミニウムまたはアルミニウム合金）を蒸着して
金属層３７を形成する。この際、金属層３７は、低温且
つ所定の真空度の条件で蒸着する。このようにして形成
される金属層３７は、小さなアルミラウムグレインとな
り、高い表面自由エネルギ−を有する。
【００３２】図９及び図１０は、コンタクトホ−ル３３
を埋め込む工程を示す。詳細には、上記と同様の真空度
を維持しながら、他のスパッタリングチャンバ（図示せ
ず）で金属層３７を約５８０℃程度の温度で熱処理する
ことにより、コンタクトホ−ル３３の中にアルミニウム
のグレインを移動させる。この時、補助導電層パタ−ン
による局部的な熱処理時間または温度の増加効果によ
り、コンタクトホ−ル３３は完全に埋め込まれる。
を埋め込む工程を示す。詳細には、上記と同様の真空度
を維持しながら、他のスパッタリングチャンバ（図示せ
ず）で金属層３７を約５８０℃程度の温度で熱処理する
ことにより、コンタクトホ−ル３３の中にアルミニウム
のグレインを移動させる。この時、補助導電層パタ−ン
による局部的な熱処理時間または温度の増加効果によ
り、コンタクトホ−ル３３は完全に埋め込まれる。
【００３３】図７に示す工程、すなわち、第２補助導電
層パタ−ン２９を形成せずにコンタクトホール３３の形
成、埋め込みを行った場合は、図１０に示すような結果
が得られる。すなわち、第１補助導電層パタ−ン２５の
みによってもコンタクトホ−ル３３を容易に埋め込むこ
とができる。一方、第１補助導電層パタ−ン２５を形成
せず、第２補助導電層パタ−ン２９のみによっても同一
の効果が得られる。
層パタ−ン２９を形成せずにコンタクトホール３３の形
成、埋め込みを行った場合は、図１０に示すような結果
が得られる。すなわち、第１補助導電層パタ−ン２５の
みによってもコンタクトホ−ル３３を容易に埋め込むこ
とができる。一方、第１補助導電層パタ−ン２５を形成
せず、第２補助導電層パタ−ン２９のみによっても同一
の効果が得られる。
【００３４】図１１及び図１２は、本実施の形態に係る
製造方法により、半導体装置のコンタクトホ−ルが完全
に埋め込まれたことを示す電子顕微鏡による断面写真で
ある。
製造方法により、半導体装置のコンタクトホ−ルが完全
に埋め込まれたことを示す電子顕微鏡による断面写真で
ある。
【００３５】詳細には、補助導電層パタ−ンを除いて全
工程が同一である製造方法により製造された半導体装置
の断面写真（図４及び図５）と比べると、従来の製造方
法によっては完全には埋め込まれないコンタクトホ−ル
が、本実施の形態に拠れば、コンタクトホ−ルに隣接し
て補助導電層パタ−ンを形成することにより、コンタク
トホ−ルが金属で完全に埋め込まれたことがわかる。
工程が同一である製造方法により製造された半導体装置
の断面写真（図４及び図５）と比べると、従来の製造方
法によっては完全には埋め込まれないコンタクトホ−ル
が、本実施の形態に拠れば、コンタクトホ−ルに隣接し
て補助導電層パタ−ンを形成することにより、コンタク
トホ−ルが金属で完全に埋め込まれたことがわかる。
【００３６】また、図１２に示すように、図１０を参照
して説明したように第１補助導電層パタ−ンだけでも充
分な効果が得られることがわかる。
して説明したように第１補助導電層パタ−ンだけでも充
分な効果が得られることがわかる。
【００３７】以上、特定の実施の形態を示して本発明を
説明したが、本発明は、上記の実施の形態に限定され
ず、本発明の技術的思想の範囲内で様々な変形や改良が
可能である。
説明したが、本発明は、上記の実施の形態に限定され
ず、本発明の技術的思想の範囲内で様々な変形や改良が
可能である。
【００３８】
【発明の効果】本発明に拠れば、シリコン酸化膜などの
絶縁膜で形成された層間絶縁層に形成されたコンタクト
ホ−ルに隣接して、前記層間絶縁層より熱伝導特性が優
れた補助導電層パタ−ンを形成することにより、熱処理
時に前記コンタクトホ−ルの周辺に迅速に熱を伝え、局
部的に熱処理の温度や時間を増加させることができる。
したがって、半導体装置全体に対する熱処理の温度や時
間を変更することなく、コンタクトホ−ルを金属で完全
に埋め込むことができる。
絶縁膜で形成された層間絶縁層に形成されたコンタクト
ホ−ルに隣接して、前記層間絶縁層より熱伝導特性が優
れた補助導電層パタ−ンを形成することにより、熱処理
時に前記コンタクトホ−ルの周辺に迅速に熱を伝え、局
部的に熱処理の温度や時間を増加させることができる。
したがって、半導体装置全体に対する熱処理の温度や時
間を変更することなく、コンタクトホ−ルを金属で完全
に埋め込むことができる。
【００３９】
【図１】
【図２】
【図３】従来の半導体装置の製造方法を工程順に示す工
程断面図である。
程断面図である。
【図４】
【図５】従来の製造方法によってコンタクトホ−ルを埋
め込んだ結果を示す電子顕微鏡による断面写真である。
め込んだ結果を示す電子顕微鏡による断面写真である。
【図６】
【図７】
【図８】
【図９】
【図１０】本発明の実施の形態に係る半導体装置の製造
方法を工程順に示す工程断面図である。
方法を工程順に示す工程断面図である。
【図１１】本発明の実施の形態に係る製造方法により、
第１及び第２補助導電層パターンを形成してコンタクト
ホールを埋め込んだ結果を示す電子顕微鏡による断面写
真である。
第１及び第２補助導電層パターンを形成してコンタクト
ホールを埋め込んだ結果を示す電子顕微鏡による断面写
真である。
【図１２】本発明の実施の形態に係る製造方法により、
第１補助導電層パターンを形成してコンタクトホールを
埋め込んだ結果を示す電子顕微鏡による断面写真であ
る。
第１補助導電層パターンを形成してコンタクトホールを
埋め込んだ結果を示す電子顕微鏡による断面写真であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴知淳 大韓民国ソウル特別市九老区加里峰２洞34 −36番地 (72)発明者 金炳俊 大韓民国京畿道水原市勧善区勧善洞1063− １番地翰曉アパート１棟209号
Claims (15)
- 【請求項１】 コンタクトホ−ルを有する半導体装置に
おいて、 層間絶縁層に形成されたコンタクトホ−ルを金属で完全
に埋め込むために、前記コンタクトホ−ルに隣接して前
記層間絶縁層内に少なくとも一つの補助導電層パタ−ン
を備えることを特徴とする半導体装置。 - 【請求項２】 前記補助導電層パタ−ンは、前記コンタ
クトホ−ルに隣接して配置され、ライン状の形状を有す
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記補助導電層パタ−ンは、前記コンタ
クトホ−ルの周りを取り囲むような形状を有することを
特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記補助導電層パタ−ンは、熱伝導性耐
火金属または耐火金属のシリサイドで形成されているこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項５】 前記耐火金属は、タングステン、チタ
ン、チタン窒化物またはタンタルであることを特徴とす
る請求項４に記載の半導体装置。 - 【請求項６】 前記補助導電層パタ−ンは、１００〜３
０００Åの厚さを有することを特徴とする請求項１に記
載の半導体装置。 - 【請求項７】 コンタクトホ−ルを有する半導体装置の
製造方法において、層間絶縁層に形成されたコンタクト
ホ−ルを金属で完全に埋め込むために、前記コンタクト
ホ−ルに隣接して少なくとも一つの補助導電層パタ−ン
を形成する工程を含むことを特徴とする半導体装置の製
造方法。 - 【請求項８】 前記補助導電層パタ−ンは、前記層間絶
縁層内に形成されることを特徴とする請求項７に記載の
半導体装置の製造方法。 - 【請求項９】 前記補助導電層パタ−ンは、前記コンタ
クトホ−ルに隣接して配置され、ライン状の形状を有す
ることを特徴とする請求項７に記載の半導体装置の製造
方法。 - 【請求項１０】 前記補助導電層パタ−ンは、前記コン
タクトホ−ルの周りを取り囲むような形状を有すること
を特徴とする請求項７に記載の半導体装置の製造方法。 - 【請求項１１】 前記補助導電層パタ−ンは、１００〜
３０００Åの厚さを有することを特徴とする請求項７に
記載の半導体装置の製造方法。 - 【請求項１２】 前記補助導電層パタ−ンは、下部導電
層と同時に形成されることを特徴とする請求項７に記載
の半導体装置の製造方法。 - 【請求項１３】 前記下部導電層は、ゲ−トラインまた
はビットラインを含むことを特徴とする請求項１２に記
載の半導体装置の製造方法。 - 【請求項１４】 前記補助導電層パタ−ンは、熱伝導性
耐火金属または耐火金属のシリサイドで形成されること
を特徴とする請求項７に記載の半導体装置の製造方法。 - 【請求項１５】 前記耐火金属は、タングステン、チタ
ン、チタン窒化物またはタンタルであることを特徴とす
る請求項１４に記載の半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-23532 | 1995-07-31 | ||
| KR1019950023532A KR0161422B1 (ko) | 1995-07-31 | 1995-07-31 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09107029A true JPH09107029A (ja) | 1997-04-22 |
Family
ID=19422465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8199606A Pending JPH09107029A (ja) | 1995-07-31 | 1996-07-10 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US5834847A (ja) |
| JP (1) | JPH09107029A (ja) |
| KR (1) | KR0161422B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0161422B1 (ko) * | 1995-07-31 | 1999-02-01 | 김광호 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
| US6054379A (en) | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
| US6340435B1 (en) | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
| KR100292940B1 (ko) * | 1998-03-30 | 2001-07-12 | 윤종용 | 디램 셀 캐패시터의 제조 방법 |
| KR100303059B1 (ko) * | 1998-03-30 | 2001-11-30 | 윤종용 | 디램셀커패시터의제조방법 |
| US6512292B1 (en) | 2000-09-12 | 2003-01-28 | International Business Machines Corporation | Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69031357T2 (de) * | 1989-04-21 | 1998-04-02 | Nippon Electric Co | Halbleiteranordnung mit Mehrschichtleiter |
| JP2635429B2 (ja) * | 1990-05-08 | 1997-07-30 | 松下電子工業株式会社 | 半導体構造体及び半導体記憶装置並びにそれらの製造方法 |
| US5032233A (en) * | 1990-09-05 | 1991-07-16 | Micron Technology, Inc. | Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization |
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| KR970007601B1 (en) * | 1993-03-15 | 1997-05-13 | Hyundai Electronics Ind | Method of forming contact hall of a semiconductor device |
| JPH07161813A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| US5449644A (en) * | 1994-01-13 | 1995-09-12 | United Microelectronics Corporation | Process for contact hole formation using a sacrificial SOG layer |
| US5391914A (en) * | 1994-03-16 | 1995-02-21 | The United States Of America As Represented By The Secretary Of The Navy | Diamond multilayer multichip module substrate |
| US5543661A (en) * | 1994-05-31 | 1996-08-06 | Sumitomo Metal Ceramics Inc. | Semiconductor ceramic package with terminal vias |
| US5476817A (en) * | 1994-05-31 | 1995-12-19 | Texas Instruments Incorporated | Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers |
| US5698902A (en) * | 1994-12-19 | 1997-12-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having finely configured gate electrodes |
| KR0161422B1 (ko) * | 1995-07-31 | 1999-02-01 | 김광호 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
| US5621616A (en) * | 1995-09-29 | 1997-04-15 | Lsi Logic Corporation | High density CMOS integrated circuit with heat transfer structure for improved cooling |
-
1995
- 1995-07-31 KR KR1019950023532A patent/KR0161422B1/ko not_active IP Right Cessation
-
1996
- 1996-07-10 JP JP8199606A patent/JPH09107029A/ja active Pending
- 1996-07-30 US US08/688,606 patent/US5834847A/en not_active Expired - Lifetime
-
1997
- 1997-03-20 US US08/821,067 patent/US5950105A/en not_active Expired - Lifetime
-
1998
- 1998-03-26 US US09/048,391 patent/US5982039A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5834847A (en) | 1998-11-10 |
| US5950105A (en) | 1999-09-07 |
| KR0161422B1 (ko) | 1999-02-01 |
| US5982039A (en) | 1999-11-09 |
| KR970008357A (ko) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| JP2002535850A (ja) | マイクロ電子構造体 | |
| JPH04320024A (ja) | 半導体装置の製造方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JPH09107029A (ja) | 半導体装置及びその製造方法 | |
| JP3248234B2 (ja) | 埋め込みプラグの形成方法 | |
| JPH0283978A (ja) | 半導体装置 | |
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| JP3282496B2 (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03292765A (ja) | 半導体装置の製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP2003218199A (ja) | 半導体装置の製造方法 | |
| JP3038875B2 (ja) | 半導体装置の製造方法 | |
| KR100291717B1 (ko) | 반도체디바이스의금속배선방법 | |
| JP2001250829A (ja) | 金属配線製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JP3119198B2 (ja) | 半導体装置の製造方法 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2006120672A (ja) | 半導体装置及びその製造方法 | |
| JPH07153841A (ja) | 半導体装置およびその製造方法 | |
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| JPH02210833A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050523 |