JPH03292765A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03292765A JPH03292765A JP9573390A JP9573390A JPH03292765A JP H03292765 A JPH03292765 A JP H03292765A JP 9573390 A JP9573390 A JP 9573390A JP 9573390 A JP9573390 A JP 9573390A JP H03292765 A JPH03292765 A JP H03292765A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium nitride
- titanium
- nitride film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000010937 tungsten Substances 0.000 claims abstract description 31
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 29
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 24
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 23
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 16
- 239000011229 interlayer Substances 0.000 abstract description 15
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 13
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関するものであム
従来の技術
一般に三次元集積回路素子の製造に於て、下層の集積回
路素子は上層の集積回路素子形成の際の高温熱処理行程
(900℃前後)を同時に受けるへ その配線材料には
アルミニウム等の低融点金属を用いることができなl、
% チタンシリサイド(T i S i 2)は高融
点(1540℃)、低抵抗(13〜16Ωcm)ゆえ三
次元集積回路素子の配線材料として注目されていも 三次元集積回路素子の配線材料としてチタンシリサイド
を用いた場合の形成方法の典型例を第4図に示す。下部
集積回路層100の配線材料であるチタンシリサイド膜
1に絶縁膜2を2μm程度堆積させ、その上部に例えば
MOS)ランジスタまから成る集積回路素子層を形成す
ム 41はゲート電[42はゲート絶縁膜 43.45
はソース、ドレイン、 44はチャネル形成領域であム
次にエツチングマスクを用いて絶縁膜2を開口して開
口部20を形成しチタンシリサイド膜1の表面を露出さ
せる(第4図(a))。次にタングステン膜6を化学気
相成長法により開口部20内のみに選択的に成長させも
さらに上部集積回路層の配線部の金属7を形成すると
ともに金属6と金属配線部7をコンタクトさせ、層間配
線構造を形成する(第4図(b))。以上の形成方法を
繰り返し行なうことにより任意の積層数から成る三次元
集積回路素子を形成すも 発明が解決しようとする課題 しかしながら上記のような半導体装置の製造方法でζよ
下部集積回路層の上部に絶縁膜を介してさらに集積回
路層を形成する場合、タングステン膜6及びチタンシリ
サイド膜lは前記集積回路層形成に於ける900℃前後
の高温熱処理過程を受けることになも そのへ タング
ステン膜6とチタンシリサイド膜1は相互拡散による化
学反応をおこし タングステンM6の膜質の変化により
、タングステン膜6の体積膨張を引き起こす。その結果
層間配線構造が破壊されるという問題があつ九 本発明(友 かかる問題点に鑑へ 三次元回路素子の集
積回路素子層形成における高温熱処理過程に対し 層間
配線金属であるタングステン膜と層内配線金属であるチ
タンシリサイド膜の相互拡散による化学反応を防止し
耐熱性を有する信頼性の高い層間配線構造を形成するこ
とが可能な半導体装置の製造方法を提供することを目的
とすム課題を解決するための手段 本発明(よ チタンシリサイド膜上に絶縁膜を形成しこ
の絶縁膜に開口部を設けることにより、この開口部内の
前記チタンシリサイド膜を露出させる工程と、その後チ
タンナイトライド膜を所望の膜厚で堆積する工程と、前
記チタンナイトライド膜を開口部内に残置する工程と、
前記開口部内にのみ化学気相成長法によりタングステン
膜を選択的に成長させる工程とを備えた半導体装置の製
造方法であム 作用 本発明は前記した手段により、層内配線であるチタンシ
リサイド膜と層間配線であるタングステン膜との間にチ
タンナイトライド膜を設けることとなり、このチタンナ
イトライド膜がタングステンとチタンシリサイドの相互
拡散を抑えるバリアメタルとして働くへ たとえ層間配
線部が高温熱処理の履歴を経てL タングステンとチタ
ンシリサイドとに化学反応が生じることによるタングス
テン膜の膜質の変化に起因すゑ タングステン膜の体積
膨張を引き起こすことはな(〜 その結果層間配線構造
が破壊されることはな(l 実施例 第1図は本発明の第1の実施例における半導体装置の製
造方法を示す工程断面図であり、第3図と同一部分には
同一番号を付す。下部集積回路層100の配線材料であ
るチタンシリサイド膜1に絶縁膜2を2μm程度堆積さ
せ、その上部に例えばMOSトランジスタ1から成る集
積回路素子層を形成する。41はゲート電機 42はゲ
ート絶縁[43,45はソース、ドレイン、 44はチ
ャネル形成領域であも 次にエツチングマスク(図示せ
ず)を用いて絶縁膜2を開口して開口部20を形成し
チタンシリサイド膜1の表面を露出させる(第1図(a
))。
路素子は上層の集積回路素子形成の際の高温熱処理行程
(900℃前後)を同時に受けるへ その配線材料には
アルミニウム等の低融点金属を用いることができなl、
% チタンシリサイド(T i S i 2)は高融
点(1540℃)、低抵抗(13〜16Ωcm)ゆえ三
次元集積回路素子の配線材料として注目されていも 三次元集積回路素子の配線材料としてチタンシリサイド
を用いた場合の形成方法の典型例を第4図に示す。下部
集積回路層100の配線材料であるチタンシリサイド膜
1に絶縁膜2を2μm程度堆積させ、その上部に例えば
MOS)ランジスタまから成る集積回路素子層を形成す
ム 41はゲート電[42はゲート絶縁膜 43.45
はソース、ドレイン、 44はチャネル形成領域であム
次にエツチングマスクを用いて絶縁膜2を開口して開
口部20を形成しチタンシリサイド膜1の表面を露出さ
せる(第4図(a))。次にタングステン膜6を化学気
相成長法により開口部20内のみに選択的に成長させも
さらに上部集積回路層の配線部の金属7を形成すると
ともに金属6と金属配線部7をコンタクトさせ、層間配
線構造を形成する(第4図(b))。以上の形成方法を
繰り返し行なうことにより任意の積層数から成る三次元
集積回路素子を形成すも 発明が解決しようとする課題 しかしながら上記のような半導体装置の製造方法でζよ
下部集積回路層の上部に絶縁膜を介してさらに集積回
路層を形成する場合、タングステン膜6及びチタンシリ
サイド膜lは前記集積回路層形成に於ける900℃前後
の高温熱処理過程を受けることになも そのへ タング
ステン膜6とチタンシリサイド膜1は相互拡散による化
学反応をおこし タングステンM6の膜質の変化により
、タングステン膜6の体積膨張を引き起こす。その結果
層間配線構造が破壊されるという問題があつ九 本発明(友 かかる問題点に鑑へ 三次元回路素子の集
積回路素子層形成における高温熱処理過程に対し 層間
配線金属であるタングステン膜と層内配線金属であるチ
タンシリサイド膜の相互拡散による化学反応を防止し
耐熱性を有する信頼性の高い層間配線構造を形成するこ
とが可能な半導体装置の製造方法を提供することを目的
とすム課題を解決するための手段 本発明(よ チタンシリサイド膜上に絶縁膜を形成しこ
の絶縁膜に開口部を設けることにより、この開口部内の
前記チタンシリサイド膜を露出させる工程と、その後チ
タンナイトライド膜を所望の膜厚で堆積する工程と、前
記チタンナイトライド膜を開口部内に残置する工程と、
前記開口部内にのみ化学気相成長法によりタングステン
膜を選択的に成長させる工程とを備えた半導体装置の製
造方法であム 作用 本発明は前記した手段により、層内配線であるチタンシ
リサイド膜と層間配線であるタングステン膜との間にチ
タンナイトライド膜を設けることとなり、このチタンナ
イトライド膜がタングステンとチタンシリサイドの相互
拡散を抑えるバリアメタルとして働くへ たとえ層間配
線部が高温熱処理の履歴を経てL タングステンとチタ
ンシリサイドとに化学反応が生じることによるタングス
テン膜の膜質の変化に起因すゑ タングステン膜の体積
膨張を引き起こすことはな(〜 その結果層間配線構造
が破壊されることはな(l 実施例 第1図は本発明の第1の実施例における半導体装置の製
造方法を示す工程断面図であり、第3図と同一部分には
同一番号を付す。下部集積回路層100の配線材料であ
るチタンシリサイド膜1に絶縁膜2を2μm程度堆積さ
せ、その上部に例えばMOSトランジスタ1から成る集
積回路素子層を形成する。41はゲート電機 42はゲ
ート絶縁[43,45はソース、ドレイン、 44はチ
ャネル形成領域であも 次にエツチングマスク(図示せ
ず)を用いて絶縁膜2を開口して開口部20を形成し
チタンシリサイド膜1の表面を露出させる(第1図(a
))。
次にスパッタリング法によりチタンナイトライド膜(T
iN)を300nm堆積させも このとき、開口部20
の底部には1100n程度堆積すム さらに表面にレジ
ストを塗布した後、エッチバック法により開口部20内
にのみレジスト5を残置させる(第1図(b))。次に
表面の露出したチタンナイトライド膜3を等方性のドラ
イエツチング法により除去した後、 レジスト5を除去
し開口部20の底部のみにチタンナイトライド膜30を
残置させる(第1図(C))。次に化学気相成長法によ
りチタンナイトライド膜30上のみにタングステン膜6
を成長させも 最後に上部集積回路層の配線部の金属7
と開口部20内に埋め込まれたタングステン6とをコン
タクトさせ層間配線構造を形成する(第1図(d))。
iN)を300nm堆積させも このとき、開口部20
の底部には1100n程度堆積すム さらに表面にレジ
ストを塗布した後、エッチバック法により開口部20内
にのみレジスト5を残置させる(第1図(b))。次に
表面の露出したチタンナイトライド膜3を等方性のドラ
イエツチング法により除去した後、 レジスト5を除去
し開口部20の底部のみにチタンナイトライド膜30を
残置させる(第1図(C))。次に化学気相成長法によ
りチタンナイトライド膜30上のみにタングステン膜6
を成長させも 最後に上部集積回路層の配線部の金属7
と開口部20内に埋め込まれたタングステン6とをコン
タクトさせ層間配線構造を形成する(第1図(d))。
第2図は本発明の第2の実施例における半導体装置の断
面図であり、第1図と同一部分には同一番号を付す。下
部集積回路層100の配線部として、チタンシリサイド
膜1単膜の代わりにチタンシリサイド膜1上に連続して
チタンナイトライド膜8を1100n程度堆積させた多
層膜を用いることに特徴があも ひき続く工程は第1の
実施例と同様であa 本実施例は開口部20のアスペク
ト比が高いことによりチタンナイトライド膜3のカバレ
ージが悪く、開口部20の底部に所望の膜厚だけ堆積し
ない場合に行なうとよ(Xc。
面図であり、第1図と同一部分には同一番号を付す。下
部集積回路層100の配線部として、チタンシリサイド
膜1単膜の代わりにチタンシリサイド膜1上に連続して
チタンナイトライド膜8を1100n程度堆積させた多
層膜を用いることに特徴があも ひき続く工程は第1の
実施例と同様であa 本実施例は開口部20のアスペク
ト比が高いことによりチタンナイトライド膜3のカバレ
ージが悪く、開口部20の底部に所望の膜厚だけ堆積し
ない場合に行なうとよ(Xc。
第3図は本発明の第3の実施例における半導体装置の断
面図であり、チタンナイトライド膜30の代わりにチタ
ンナイトライド膜30上にチタン膜9を5nm程度堆積
させた多層膜を用いることに特徴があム ひき続く工程
は第1の実施例と同様であa 一般に化学気相成長法に
よるタングステン成長の基板材料として、チタンナイト
ライドに比べ チタンの方がタングステンの成長が行な
われ易1.XC,本方法は第1の実施例を行なう場淑タ
ングステン膜6の選択成長条件がうまく得られない場合
に用いると良(l な耘 本実施例に於けるチタン膜9
の代わりにタングステン膜でも良(−以上のように実施
例1〜3によれば 層内配線材料であるチタンシリサイ
ド膜1と層間配線材料であるタングステン膜6との間に
チタンナイトライド膜30を設けることにより、このチ
タンナイトライド膜30がタングステン6とチタンシリ
サイド1の相互拡散を抑えるバリアメタルとして働くへ
たとえ層間配線部が高温熱処理の履歴を経てL タン
グステン6とチタンシリサイド1とに化学反応が生じる
ことによるタングステン1!!6の膜質の変化に起因す
4 タングステン膜6の体積膨張を引き起こすことはな
(−その結果層間配線構造が破壊されることはなl、% 発明の効果 以上の説明から明かなように 本発明によれば三次元回
路素子の集積回路素子層形成における高温熱処理過程に
対し 層間配線金属であるタングステン膜と層内配線金
属であるチタンシリサイド膜の相互拡散による化学反応
を防止し 耐熱性を有する信頼性の高い層間配線構造を
提供することとなる渡 本発明は積層構造の半導体集積
回路の製造方法に大きく寄与するものであム
面図であり、チタンナイトライド膜30の代わりにチタ
ンナイトライド膜30上にチタン膜9を5nm程度堆積
させた多層膜を用いることに特徴があム ひき続く工程
は第1の実施例と同様であa 一般に化学気相成長法に
よるタングステン成長の基板材料として、チタンナイト
ライドに比べ チタンの方がタングステンの成長が行な
われ易1.XC,本方法は第1の実施例を行なう場淑タ
ングステン膜6の選択成長条件がうまく得られない場合
に用いると良(l な耘 本実施例に於けるチタン膜9
の代わりにタングステン膜でも良(−以上のように実施
例1〜3によれば 層内配線材料であるチタンシリサイ
ド膜1と層間配線材料であるタングステン膜6との間に
チタンナイトライド膜30を設けることにより、このチ
タンナイトライド膜30がタングステン6とチタンシリ
サイド1の相互拡散を抑えるバリアメタルとして働くへ
たとえ層間配線部が高温熱処理の履歴を経てL タン
グステン6とチタンシリサイド1とに化学反応が生じる
ことによるタングステン1!!6の膜質の変化に起因す
4 タングステン膜6の体積膨張を引き起こすことはな
(−その結果層間配線構造が破壊されることはなl、% 発明の効果 以上の説明から明かなように 本発明によれば三次元回
路素子の集積回路素子層形成における高温熱処理過程に
対し 層間配線金属であるタングステン膜と層内配線金
属であるチタンシリサイド膜の相互拡散による化学反応
を防止し 耐熱性を有する信頼性の高い層間配線構造を
提供することとなる渡 本発明は積層構造の半導体集積
回路の製造方法に大きく寄与するものであム
第1図は本発明における第1の実施例の半導体装置の製
造方法の工程断面図 第2図は本発明における第2の実
施例の半導体装置の製造方法の断面図 第3図は本発明
における第3の実施例の半導体装置の製造方法の断面図
第4図は従来の半導体装置の製造方法の工程断面図で
あもl・・・チタンシリサイドwL 2・・・絶縁11
1,3・・・チタンナイトライドIIUi・・・MOS
トランジス久5・・・レジスト、 6・・・タングステ
ン[7・・・金属8・・・チタンナイトライドIIL9
・・・チタン! 100・・・下部集積回路層 第2図 ちS 3 [4 チタンシリワイド震 膳繍盾 hasトランシズタ タ ン ) ヌ テ ン 巖 呈 凰 チタンフィトライト層 チタン層 下部厳r&口路眉
造方法の工程断面図 第2図は本発明における第2の実
施例の半導体装置の製造方法の断面図 第3図は本発明
における第3の実施例の半導体装置の製造方法の断面図
第4図は従来の半導体装置の製造方法の工程断面図で
あもl・・・チタンシリサイドwL 2・・・絶縁11
1,3・・・チタンナイトライドIIUi・・・MOS
トランジス久5・・・レジスト、 6・・・タングステ
ン[7・・・金属8・・・チタンナイトライドIIL9
・・・チタン! 100・・・下部集積回路層 第2図 ちS 3 [4 チタンシリワイド震 膳繍盾 hasトランシズタ タ ン ) ヌ テ ン 巖 呈 凰 チタンフィトライト層 チタン層 下部厳r&口路眉
Claims (4)
- (1)チタンシリサイド膜上に絶縁膜を形成しこの絶縁
膜に開口部を設けることにより、この開口部内の前記チ
タンシリサイド膜を露出させる工程と、その後チタンナ
イトライド膜を所望の膜厚で堆積する工程と、前記チタ
ンナイトライド膜を開口部内に残置する工程と、前記開
口部内にのみ化学気相成長法によりタングステン膜を選
択的に成長させる工程とを備えた半導体装置の製造方法
。 - (2)チタンシリサイド膜に代えてチタンナイトライド
膜とチタンシリサイド膜から成る多層膜を用いたことを
特徴とする特許請求の範囲第1項記載の半導体装置の製
造方法。 - (3)チタンナイトライド膜に代えてタングステン膜と
チタンナイトライド膜から成る多層膜を用いたことを特
徴とする特許請求の範囲第1項記載の半導体装置の製造
方法。 - (4)チタンナイトライド膜に代えてチタン膜とチタン
ナイトライド膜から成る多層膜を用いたことを特徴とす
る特許請求の範囲第1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9573390A JPH03292765A (ja) | 1990-04-10 | 1990-04-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9573390A JPH03292765A (ja) | 1990-04-10 | 1990-04-10 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03292765A true JPH03292765A (ja) | 1991-12-24 |
Family
ID=14145678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9573390A Pending JPH03292765A (ja) | 1990-04-10 | 1990-04-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03292765A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5374849A (en) * | 1992-03-02 | 1994-12-20 | Mitsubishi Denki Kabushiki Kaisha | Conductive layer connection structure of semiconductor device |
US5625231A (en) * | 1995-03-10 | 1997-04-29 | Advanced Micro Devices, Inc. | Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology |
US5963827A (en) * | 1993-04-06 | 1999-10-05 | Sony Corporation | Method for producing via contacts in a semiconductor device |
US6323537B1 (en) * | 1999-01-13 | 2001-11-27 | Agere Systems Guardian Corp. | Capacitor for an integrated circuit |
US6358790B1 (en) | 1999-01-13 | 2002-03-19 | Agere Systems Guardian Corp. | Method of making a capacitor |
-
1990
- 1990-04-10 JP JP9573390A patent/JPH03292765A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5374849A (en) * | 1992-03-02 | 1994-12-20 | Mitsubishi Denki Kabushiki Kaisha | Conductive layer connection structure of semiconductor device |
US5963827A (en) * | 1993-04-06 | 1999-10-05 | Sony Corporation | Method for producing via contacts in a semiconductor device |
US5625231A (en) * | 1995-03-10 | 1997-04-29 | Advanced Micro Devices, Inc. | Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology |
US6323537B1 (en) * | 1999-01-13 | 2001-11-27 | Agere Systems Guardian Corp. | Capacitor for an integrated circuit |
US6358790B1 (en) | 1999-01-13 | 2002-03-19 | Agere Systems Guardian Corp. | Method of making a capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS592352A (ja) | 半導体装置の製造方法 | |
JPH1092924A (ja) | 半導体装置及びその製造方法 | |
JPH03292765A (ja) | 半導体装置の製造方法 | |
JP4829389B2 (ja) | 半導体素子の配線形成方法 | |
JPH0283978A (ja) | 半導体装置 | |
JPH04199628A (ja) | 半導体装置の製造方法 | |
JPS62298136A (ja) | 半導体素子の製造方法 | |
JPH09107029A (ja) | 半導体装置及びその製造方法 | |
JPH05129226A (ja) | 半導体装置の製造方法 | |
JPH02170424A (ja) | 半導体装置の製造方法 | |
JP3337758B2 (ja) | 半導体装置の製造方法 | |
KR0156122B1 (ko) | 반도체장치의 제조방법 | |
JPH0283920A (ja) | 半導体装置の製造方法 | |
JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
JP3116432B2 (ja) | 半導体装置の製造方法 | |
JPH0485954A (ja) | 半導体装置の製造方法 | |
JPH0786209A (ja) | 半導体装置の製造方法 | |
JP2840675B2 (ja) | 半導体装置の製造方法 | |
JPH08203899A (ja) | 半導体装置の製造方法 | |
JPH05129227A (ja) | 半導体装置の製造方法 | |
JPH0837237A (ja) | 半導体素子の多層金属配線形成方法 | |
JPH04214653A (ja) | 半導体装置の配線構造及びその形成方法 | |
JPH031559A (ja) | 半導体装置の製造方法 | |
JPH08316312A (ja) | 半導体装置の製造方法 | |
JPH0453130A (ja) | 半導体装置およびその製造方法 |