JPH031559A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH031559A
JPH031559A JP13648289A JP13648289A JPH031559A JP H031559 A JPH031559 A JP H031559A JP 13648289 A JP13648289 A JP 13648289A JP 13648289 A JP13648289 A JP 13648289A JP H031559 A JPH031559 A JP H031559A
Authority
JP
Japan
Prior art keywords
film
layer
contact hole
barrier metal
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13648289A
Other languages
English (en)
Inventor
Satoshi Saito
聡 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP13648289A priority Critical patent/JPH031559A/ja
Publication of JPH031559A publication Critical patent/JPH031559A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は半導体装置の製造方法に関し、更に詳しくは
金属配線の下地層に高融点金属を用いてシリコン基板上
の酸化膜に形成されたコンタクトホールを介してシリコ
ン基板内の不純物拡散層と上記酸化膜上の配線部とを導
通させるようにした半導体装置の製造方法に関するもの
である。
(ロ)従来の技術 一般に、半導体装置の金属配線としては、アルミニウム
合金が広く用いられている。ところが、近年の集積回路
の高密度化にともない、このアルミニウム合金と基板シ
リコンとの反応によるコンタクト特性の劣化が問題とな
ってきた。そこで、チタンタングステン、チタンナイト
ライド、タングステンシリサイド又はモリブデンシリサ
イド等の高融点金属やその合金あるいはシリサイドを金
属配線に用いる方法が従来から試みられていた。
これは、高融点金属等だけが基板シリコンと接触するよ
うに、金属配線の下地層にこの高融点金属等を挿入した
り、バリアメタルと呼ばれる高融点金属又はその合金あ
るいはシリサイド自体を金属配線として用いるものであ
る。
金属配線の下地層に高融点金属を用いる従来の半導体装
置の製造方法を第6図にもとづいて説明する。ここでは
、MOS−FETのソース又はドレイン金属配線を接続
する場合を示す。
まず、第6図(a)に示すように、シリコン基板ll上
にフィールド酸化膜12を形成した後に、ゲート酸化膜
13、ゲート電極14および拡散層15を形成し、さら
にその上面全面を眉間絶縁膜16で覆う。
次に、第6図(b)に示すように、フォトレジスト17
をマスクとして拡散層15上の眉間絶縁膜16およびゲ
ート酸化膜13を除去することにより、コンタクトホー
ル18を形成する。
そして、第6図(C)に示すように、フォトレジスト1
7を除去した後に、コンタクトホール18内ら含めて眉
間絶縁膜16の上面全面を高融点金属膜19λで覆い、
さらにその上面全面をアルミニウム合金膜19bで覆っ
て金属配線19を形成する。この高融点金属膜19aお
よびアルミニウム合金ff119bは、スパッタリング
法またはCVD法で形成する。これにより、コンタクト
ホール18を介して、シリコン基板11内の拡散層15
と層間絶縁膜16上の金属配線[19とを接続すること
ができる。
(ハ)発明が解決しようとする課題 しかし、高融点金属を、バリアメタルとして用いる場合
、バリアメタルと言えども真上のA1合金と反応してA
tと高融点金属との合金がバリアメタル層に形成される
。しかもこの合金はコンタクトホール内においてはバリ
アメタル層真下の下地拡散層のStとも反応してバリア
メタル層に上記高融点金属、A1およびSiの3元素の
合金が形成される。
即ち、このバリアメタル層がコンタクトホール底部に、
上・下にそれぞれA1合金膜、不純物層とに隣接して配
設され、しかも500人〜1000人程度の薄膜で形成
されるから、上述の反応が後の熱処理工程(シンター、
眉間絶縁膜形成等)で生じ、下地のStを吸いあげて接
合を破壊するおそれがある。
また、バリアメタルに高融点金属のシリサイドを用いた
場合は、A1合金中のStがコンタクトホール底部のバ
リアメタル層上に偏析するから、コンタクト抵抗の劣化
を避は難い。
この発明は、金属配線膜と下地のシリコン基板との接合
が破壊されるのを防止するとともに、コンタクト抵抗を
低減できる半導体装置の製造方法を提供することを目的
とするものである。
(ニ)課題を解決するための手段及び作用この発明は、
シリコン基板上の酸化膜に形成されたコンタクトホール
を介してシリコン基板内の不純物拡散層と上記酸化膜上
の配線部とを導通させるに際して、シリコン基板上に、
その全面に酸化膜を積層した後その酸化膜の上記不純物
拡散層上にコンタクトホールを開口し、コンタクトホー
ルおよび酸化膜全面に沿って高融点金属またはそのシリ
サイドの第一バリアメタル層を形成し、続いて絶縁膜を
第一バリアメタル層上に積層してコンタクトホール内に
埋設し、その後絶縁膜をコンタクトホール内のみ残存さ
せ、さらに、全面に、シリコン・アルミニウム合金の単
層配線膜、または第二バリアメタルおよびシリコン・ア
ルミニウム合金を順次積層してなる積層配線膜を形成し
たことを特徴とする半導体装置の製造方法である。
すなわち、この発明は、不純物拡散されたシリコン基板
と、その上の酸化膜に形成されたコンタクトホールを介
して、金属配線膜とを直接接触させるに際して、金属配
線膜を上層・下層配線部分から構成し、少なくともコン
タクト底部における不純物拡散層との接触面上に下層配
線部分として高融点金属またはそのシリサイドのバリア
メタル層を形成し、 (i)上層配線部分としてのアルミニウム合金膜との間
に絶縁膜を挿入してアルミニウム合金膜とバリアメタル
層とを分離するようにしたことから、従来のように、ア
ルミニウムと高融点金属が反応してなる合金がバリアメ
タル層に形成されるのを防止できるととらに、その合金
がコンタクトホール内においては金属配線膜下地のシリ
コン基板からシリコンを吸い上げてバリアメタル層にシ
リコンが析出するのを防止できる。
また、バリアメタル層として上記シリサイドを用いても
、絶縁膜の介入によりアルミニウム合金膜中のシリコン
がコンタクトホール底部のバリアメタル層に偏析するこ
とはなくなり、コンタクト抵抗の劣化を防止できる。
または、(ii)上層配線部分をアルミニウム合金膜の
代わりに、バリアメタル及びアルミニウム合金を順次積
層してなる積層構造に形成して上記絶縁膜とアルミニウ
ム合金膜との間にもバリアメタル層を挿入するようにし
たので、絶縁膜とアルミニウム合金膜との反応も防止で
きる。そして、メタルエツチングの特性を改善できる。
しかも上記(i)  (ii)共に、コンタクトホール
を絶縁膜で埋設したので、コンタクト部を平坦化できる
利点を有する。
(ホ)実施例 以下図に示す実施例にもとづいてこの発明を詳述する。
なお、これによってこの発明は限定を受けるものではな
い。
第1図はこの発明の第1の実施例を説明するためのもの
である。
第1図(d)において、半導体装置は、Si基板lの不
純物拡散層la上にコンタクトホール2aを有するボロ
ン(B)−リン(P)がドープされた5iOz膜2と、
その5iOtllE上およびコンタクトホール2aの内
壁全面に沿って配設されたTiWやTiNなどの高融点
メタルのバリアメタル層3と、コンタクトホール2ユ内
に埋設されたSOG膜4bと、これら全面に積層され、
5ift膜2真上のバリアメタル層3と導通される5i
−A1合金膜6とからなる。
以下製造方法について説明する。
まず、Si基板l上に、その全面にボロン・リンがドー
プされた5ift膜を約9000人の厚さに積層した後
、不純物拡散層la上のSiO2膜部分に公知のフォト
エツチング法を用いてコンタクトホール2aを開口し、 コンタクトホール2aおよび残存する酸化膜2の全面に
沿って高融点金属のTiWやTiHなどの膜(第一バリ
アメタル層)3を形成する[第1図(a)参照]。この
際、バリアメタル層3は厚膜に形成され、約1000〜
3000人の厚さが適当である。
続いて、全面に公知の方法でスピン・オン・グラス(S
OG)を回転塗布し、さらにベークして5iOz膜4を
コンタクトホール2a内に埋設する[第1図(b)参照
]。この際、このSOGには耐クラツク性にすぐれた有
機ケイ素系の材料のものが好ましい。そして、コンタク
トホール2a上のS iOを膜41の膜厚は約tooo
o〜15000人であり、それ以外の領域でのSt○、
膜4の膜厚は約5000人である。
次に、リアクティブイオンエツチングで異方性エッチす
ることによりコンタクトホール2a内以外のSin、膜
を除去する[第1図(c)参照]。この際、オーバーエ
ッチを調整することでコンタクトホール2aの内部にの
みSi○、膜4bが残存する。
その後、全面に5i−A1合金膜6を約6000人の厚
さに積層し[第1図(d)参照コ、しかる後、公知のフ
ォトリソグラフィーによってA1合金膜6およびバリア
メタル層3の所定領域を連続エツチングして配線をおこ
なう。
このように本実施例では、コンタクトホール2aの底部
でSt基板lと接触するバリアメタル層3に高融点金属
のTiWやTiNなどを用い、その上層のA1合金層6
との間にSoGを回転塗布してなる5iOz膜4bを挿
入するようにしたので、コンタクトホール2ユにおいて
、A1合金膜6からバリアメタル層3、さらには不純物
拡散層1aを分離でき、バリアメタル層3にAt−W−
StあるいはAl−Ti−5tの3元素合金が形成され
るのを防止できるとともに、バリアメタル層3を厚膜で
形成したので、下地のSt基板lのSiを吸い上げて接
合が破壊されるのを防止できる。また、メタル配線後の
コンタクトホールの平坦化が達成できる。
その結果、コンタクト抵抗はバリアメタルのみで決定さ
れる安定した値となり、シリサイド反応が生ずる温度、
時間までその特性は維持される。
すなわち、約500〜600℃といった高融点金属がシ
リサイド化される反応温度まで耐熱性を有する底抵抗コ
ンタクトを実現できる。
第2図は上層配線部分をTiWやTiHなどのバリアメ
タル層およびA1合金膜とを順次積層してなる積層構造
にしたこの発明の第2の実施例を示す。
すなわち、本実施例ではコンタクトホール2a内のみ5
tarの5ociを形成する工浬[第1図(c)参照]
までは上記第1の実施例と同一工程を有する。以後、第
2図に示すように、全面に、TiWやT i Nなどの
バリアメタル層(第二バリアメタル層)7およびA1合
金膜8を順次積層する。この際、バリアメタル層7を約
500〜1000大の薄膜に形成し、A1合金膜8を6
000人に積層する。
これによりコンタクト↑氏抗はバリアメタルのみで決定
される安定した値となり、シリサイド化反応が生ずる温
度、時間までその特性が推持される。
しかも5OG−Atとの反応も第二バリアメタル層7を
介在させたことにより防止でき、かつコンタクト部の平
坦化を更に向上できる。
第3図は、第1図(a)に示すように下層配線部分のバ
リアメタル層3を形成した後、全面に、テトラエトオキ
シシラン(TEOS)とオゾンの気相成長法を用いて絶
縁膜としてS i Oを膜を形成したこの発明の第3の
実施例を示す。
すなわち、第1図(a)で示すようにバリアメタルFi
3を形成した後、全面に、気相成長法によりSi○、膜
9を堆積する[第3図参照]。この際、5iOz膜をコ
ンタクトホール2λに約7000人の厚さに埋設する。
その後の工程は第1図(c)および第1図(d)と同様
である。
このように本実施例では、SOG膜のかわりに気相成長
法を用いて5ift膜9を形成したので、カバレッジの
良好な絶縁膜を形成できる。
第4図はコンタクトホール内のみに絶縁膜を残した後、
コンタクトホール内以外のバリアメタル層を除去してコ
ンタクトホール内のみにバリアメタル層部分を残存させ
るようにしたこの発明の第4あるいは第5の実施例を示
す。
すなわち、第3図に示す状態あるいは第1図(b)に示
す状態からSiO*1lfE9あるいはSOG膜4の絶
縁膜とともに、バリアメタル層3を約7000人等速エ
ッチしてコンタクトホール2λの中にのみ絶縁膜部分9
aあるいは4bおよびバリアメタル層部分3aを残す[
第4図(a)参照コ。続いて、全面にA1合金膜6を積
層する[第4図(a)参照]。
続いて、全面にA1合金膜6を積層する[第4図(b)
参照]。この際、コンタクトホール2aの側壁上面に露
出しているバリアメタル露出部10を介してA1合金W
A6と導通される。
第5図は、第4図における上層配線部としてのA1合金
膜を上記第2の実施例で示したような積層構造にしたこ
の発明の第6の実施例を示す。
すなわち、第4図(a)の工程後、全面に、TiW’P
TiNなどのバリアメタル層(第二バリアメタル層)1
1およびA1合金膜8を順次積層する。
これにより、SOG@4bあるいは5ift膜92Lと
AIとの反応も防止できる。
なお、上記各実施例では、絶縁膜として回転塗布法によ
り形成されたSoG膜や、カバレッジの良い、気相成長
法により形成された5iOJiをそれぞれ用いたちのを
示したが、この絶縁膜として、他にカバレッジの良いC
VD絶縁膜や有機塗布膜あるいは無機塗布膜を用いるこ
とで同時にコンタクトホールの穴埋めも可能である。
このように、AIと高融点金属及びそのシリサイドとS
iとが共存するときに生じていた従来の不都合は、その
3者のうちどれか1つを分離することで容易に解決でき
る。
(へ)発明の効果 以上のようにこの発明によれば、Si基板との接触面は
、高融点金寓及びシリサイドを用い、その上層のA1合
金との間に絶縁膜を挿入することでAtとSi及び高融
点金属及びシリサイドを分離し、3元素合金及びSi析
出を防止できる。
その結果、メタル配線後のコンタクトホールの平坦化が
達成できるだけでなく約500〜600℃といった高融
点金属がシリサイド化反応される温度まで耐熱性のある
低抵抗コンタクトが実現できる効果がある。
また、上層配線膜がバリアメタルとA1合金との積層膜
とする事により、絶縁膜とAtとの反応を防止できると
ともに、メタルエツチングの特性を改善でき、さらには
コンタクトホール部における平坦化を向上できる利点を
有する。
【図面の簡単な説明】
第1図はこの発明の第1の実施例を説明するための製造
工程説明図、第2図および第3図はそれぞれこの発明の
第2および第3の実施例を説明するための構成説明図、
第4図はこの発明の第4あるいは第5の実施例を説明す
るための製造工程説明図、第5図はこの発明の第6の実
施例を説明するための構成説明図、第6図は従来例を示
す製造工程説明図である。 l・・・・・・シリコン基板、la・・・・・・不純物
拡散層、2・・・・・・Sin、膜(酸化膜)、2a・
・・・・・コンタクトホール、 3・・・・・・バリアメタル(第一のバリアメタルN)
、3a・・・・・・バリアメタル層部分、4b・・・・
・・SOG膜(絶縁膜)、6・・・・・・5t−A1合
金膜、 7.11・・・・・・バリアメタル層(第二バリアメタ
ル層)、 9a・・・・・・SiOx膜(絶縁膜)。

Claims (1)

  1. 【特許請求の範囲】 1、シリコン基板上の酸化膜に形成されたコンタクトホ
    ールを介してシリコン基板内の不純物拡散層と上記酸化
    膜上の配線部とを導通させるに際して、 シリコン基板上に、その全面に酸化膜を積層した後その
    酸化膜の上記不純物拡散層上にコンタクトホールを開口
    し、 コンタクトホールおよび酸化膜全面に沿って高融点金属
    またはそのシリサイドの第一バリアメタル層を形成し、 続いて絶縁膜を第一バリアメタル層上に積層してコンタ
    クトホール内に埋設し、 その後絶縁膜をコンタクトホール内のみ残存させ、 さらに、全面に、シリコン・アルミニウム合金の単層配
    線膜、または第二バリアメタルおよびシリコン・アルミ
    ニウム合金を順次積層してなる積層配線膜を形成したこ
    とを特徴とする半導体装置の製造方法。
JP13648289A 1989-05-29 1989-05-29 半導体装置の製造方法 Pending JPH031559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13648289A JPH031559A (ja) 1989-05-29 1989-05-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13648289A JPH031559A (ja) 1989-05-29 1989-05-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH031559A true JPH031559A (ja) 1991-01-08

Family

ID=15176176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13648289A Pending JPH031559A (ja) 1989-05-29 1989-05-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH031559A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224149A (ja) * 1992-12-19 1994-08-12 Gold Star Electron Co Ltd 半導体装置における金属配線用コンタクトホールの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224149A (ja) * 1992-12-19 1994-08-12 Gold Star Electron Co Ltd 半導体装置における金属配線用コンタクトホールの形成方法

Similar Documents

Publication Publication Date Title
JP3021336B2 (ja) 半導体素子の配線層形成方法
JP3104534B2 (ja) 半導体装置とその製法
JP2736370B2 (ja) 半導体装置とその製造方法
JPH031559A (ja) 半導体装置の製造方法
JP3194793B2 (ja) 半導体装置の製造方法
JPH04199628A (ja) 半導体装置の製造方法
JPH04355951A (ja) 半導体装置及びその製造方法
JPH10294314A (ja) 半導体装置およびその製造方法
JPH03292765A (ja) 半導体装置の製造方法
JP2764932B2 (ja) 半導体装置及びその製造方法
JP3109269B2 (ja) 半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
JPH05121727A (ja) 半導体装置及びその製造方法
JPH02186634A (ja) 集積回路装置の製造方法
JP3189399B2 (ja) 半導体装置の製造方法
JPH04296041A (ja) 半導体装置及びその製造方法
JPH0341727A (ja) 半導体装置の製造方法
JPH0283920A (ja) 半導体装置の製造方法
JP2739829B2 (ja) 半導体装置の製造方法
JP2553231B2 (ja) 半導体装置及びその製造方法
JPH0677162A (ja) 半導体装置とその製法
JPH1145936A (ja) 半導体装置およびその製造方法
JPH03133129A (ja) 半導体装置の製造方法
JPH05166941A (ja) 半導体セルフアライン・コンタクト構造および製造方法
JPH06302703A (ja) 半導体装置の製造方法