JP2736370B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP2736370B2 JP2736370B2 JP2120620A JP12062090A JP2736370B2 JP 2736370 B2 JP2736370 B2 JP 2736370B2 JP 2120620 A JP2120620 A JP 2120620A JP 12062090 A JP12062090 A JP 12062090A JP 2736370 B2 JP2736370 B2 JP 2736370B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming step
- via hole
- film
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置とその製造方法、特に、半導体集
積回路における多層配線の層間ビアホールとその形成方
法に関する。
積回路における多層配線の層間ビアホールとその形成方
法に関する。
従来、半導体集積回路における多層配線の配線層間接
続のためのビアホールコンタクトを形成する際、ビアホ
ールへのAlの埋め込みはDCマグネトロンスパッタで行う
方法、又はタングステンの選択的化学的気相成長で行う
方法、さらにはDCマグネトロンスパッタ中にバイアス電
圧を印加して行う方法等が考えられている。
続のためのビアホールコンタクトを形成する際、ビアホ
ールへのAlの埋め込みはDCマグネトロンスパッタで行う
方法、又はタングステンの選択的化学的気相成長で行う
方法、さらにはDCマグネトロンスパッタ中にバイアス電
圧を印加して行う方法等が考えられている。
しかし、DCマグネトロンスパッタによる方法では、ビ
アホールのアスペクト比が大きくなると、被覆率が悪く
なり、導通不良を生じる。また、このためタングステン
の選択的化学的気相成長による埋め込みも研究されてい
るが、プロセスの不安定性のため、未だ実用化されてい
ない。さらに、DCマグネトロンスパッタ中にバイアス電
圧を印加し、500℃の高温でAlを埋め込む方法もある
が、温度が高すぎるため下層配線が変形するという不具
合があり、まだ実用化されていない。
アホールのアスペクト比が大きくなると、被覆率が悪く
なり、導通不良を生じる。また、このためタングステン
の選択的化学的気相成長による埋め込みも研究されてい
るが、プロセスの不安定性のため、未だ実用化されてい
ない。さらに、DCマグネトロンスパッタ中にバイアス電
圧を印加し、500℃の高温でAlを埋め込む方法もある
が、温度が高すぎるため下層配線が変形するという不具
合があり、まだ実用化されていない。
本発明の目的は前記課題を解決した半導体装置とその
製造方法を提供することにある。
製造方法を提供することにある。
前記目的を達成するため、本発明の半導体装置では、
第１の配線とその上方の第２の配線の間に層間絶縁膜が
設けられ、第1,第２の配線を接続するために層間絶縁膜
中にビアホールが開口され、ビアホール中には低融点の
アルミニウム合金が充填されている。また本発明に係る
半導体装置の製造方法においては、第１及び第２の配線
形成工程と、開口部形成工程と、充填工程と、バリア形
成工程とを含む半導体装置の製造方法であって、 第１の配線形成工程は、一導電型半導体基板の絶縁膜
上に第１の配線層を形成するものであり、 開口部形成工程は、第１の配線層上に形成された層間
絶縁膜に、該第１の配線層に達するビアホールを開口す
るものであり、 充填工程は、ゲルマニウムを含有した低融点のアルミ
ニウム合金をビアホールに充填するものであり、 バリア形成工程は、ビアホールに充填されたアルミニ
ウム合金をバリアメタル薄膜で被覆して封じ込めるもの
であり、 第２の配線形成工程は、第２の配線層をバリアメタル
薄膜に接触させて層間絶縁膜上に形成するものである。
第１の配線とその上方の第２の配線の間に層間絶縁膜が
設けられ、第1,第２の配線を接続するために層間絶縁膜
中にビアホールが開口され、ビアホール中には低融点の
アルミニウム合金が充填されている。また本発明に係る
半導体装置の製造方法においては、第１及び第２の配線
形成工程と、開口部形成工程と、充填工程と、バリア形
成工程とを含む半導体装置の製造方法であって、 第１の配線形成工程は、一導電型半導体基板の絶縁膜
上に第１の配線層を形成するものであり、 開口部形成工程は、第１の配線層上に形成された層間
絶縁膜に、該第１の配線層に達するビアホールを開口す
るものであり、 充填工程は、ゲルマニウムを含有した低融点のアルミ
ニウム合金をビアホールに充填するものであり、 バリア形成工程は、ビアホールに充填されたアルミニ
ウム合金をバリアメタル薄膜で被覆して封じ込めるもの
であり、 第２の配線形成工程は、第２の配線層をバリアメタル
薄膜に接触させて層間絶縁膜上に形成するものである。
また、本発明に係る半導体装置の製造方法において
は、第１及び第２の配線形成工程と、開口部形成工程
と、充填工程と、第１及び第２のバリア形成工程とを含
む半導体装置の製造方法であって、 第１の配線形成工程は、一導電型半導体基板の絶縁膜
上に第１の配線層を形成するものであり、 第１のバリア形成工程は、第１の配線層上に第１のバ
リアメタル薄膜を形成するものであり、 開口部形成工程は、第１のバリアメタル薄膜上に形成
された層間絶縁膜に、該第１のバリアメタル薄膜に達す
るビアホールを開口するものであり、 充填工程は、ゲルマニウムを含有した低融点のアルミ
ニウム合金をビアホールに充填するものであり、 第２のバリア形成工程は、ビアホールに充填されたア
ルミニウム合金を被覆して封じ込める第２のバリアメタ
ル薄膜を形成するものであり、 第２の配線形成工程は、第２の配線層を第２のバリア
メタル薄膜に接触させて層間絶縁膜上に形成するもので
ある。
は、第１及び第２の配線形成工程と、開口部形成工程
と、充填工程と、第１及び第２のバリア形成工程とを含
む半導体装置の製造方法であって、 第１の配線形成工程は、一導電型半導体基板の絶縁膜
上に第１の配線層を形成するものであり、 第１のバリア形成工程は、第１の配線層上に第１のバ
リアメタル薄膜を形成するものであり、 開口部形成工程は、第１のバリアメタル薄膜上に形成
された層間絶縁膜に、該第１のバリアメタル薄膜に達す
るビアホールを開口するものであり、 充填工程は、ゲルマニウムを含有した低融点のアルミ
ニウム合金をビアホールに充填するものであり、 第２のバリア形成工程は、ビアホールに充填されたア
ルミニウム合金を被覆して封じ込める第２のバリアメタ
ル薄膜を形成するものであり、 第２の配線形成工程は、第２の配線層を第２のバリア
メタル薄膜に接触させて層間絶縁膜上に形成するもので
ある。
本発明に係る半導体装置の製造方法によれば、多層配
線の配線間接続として、層間絶縁膜開口部に、第３図に
示すような420℃付近の融点をもつ低融点アルミニウム
合金Al−Geを用い、420℃付近の低い温度でAl−Ge膜を
溶融状態で形成し、リフローしながら、ビアホールに埋
め込み、バリアメタルの存在により、配線部のAl合金に
はGeが溶け出さないようにし、融点が下がるのを防ぐこ
とができ配線形状を維持できる。
線の配線間接続として、層間絶縁膜開口部に、第３図に
示すような420℃付近の融点をもつ低融点アルミニウム
合金Al−Geを用い、420℃付近の低い温度でAl−Ge膜を
溶融状態で形成し、リフローしながら、ビアホールに埋
め込み、バリアメタルの存在により、配線部のAl合金に
はGeが溶け出さないようにし、融点が下がるのを防ぐこ
とができ配線形状を維持できる。
次に本発明の実施例を図面を用いて説明する。
（実施例１） 第１図（ａ）〜（ｂ）は本発明の実施例１を示す製造
工程断面図である。
工程断面図である。
第１図（ａ）に示すように抵抗率10オームcmの４イン
チ（100）ｐ型シリコン基板１の表面に酸化膜２をウェ
ット酸素雰囲気の1000℃酸化により厚さ１μｍ形成す
る。第１層目の配線として、DCマグネトロンスパッタに
よりAlターゲットから膜厚0.5μｍのAl膜3aを酸化膜２
上に基板加熱温度300℃で形成する。通常のフォトリソ
グラフィにより、フォトレジストをパターニングし、こ
れをマスクとして、SiCl4（20sccm）＋Ar（10sccm）ガ
スで反応性イオンエッチにより、圧力3Pa,パワー110W
で、Al膜3aを異方性エッチングし、フォトレジストを酸
素プラズマ中で除去する。
チ（100）ｐ型シリコン基板１の表面に酸化膜２をウェ
ット酸素雰囲気の1000℃酸化により厚さ１μｍ形成す
る。第１層目の配線として、DCマグネトロンスパッタに
よりAlターゲットから膜厚0.5μｍのAl膜3aを酸化膜２
上に基板加熱温度300℃で形成する。通常のフォトリソ
グラフィにより、フォトレジストをパターニングし、こ
れをマスクとして、SiCl4（20sccm）＋Ar（10sccm）ガ
スで反応性イオンエッチにより、圧力3Pa,パワー110W
で、Al膜3aを異方性エッチングし、フォトレジストを酸
素プラズマ中で除去する。
次に、層間絶縁膜としてのシリコン窒化膜４をプラズ
マ化学的気相成長方法に基づいて、SiH4（150sccm）＋N
H3（450sccm）＋N2（450sccm）のガスにより、300℃で
圧力0.35Torr（1Torr＝133Pa）、パワー0.27W/cm2、RF
周波数380KHzで厚さ１μｍ形成する。通常のフォトリソ
グラフィにより、フォトレジストをパターニングし、こ
れをマスクに、CF4（25sccm）＋H2（25sccm）ガスを用
いて反応性イオンエッチにより、圧力3Pa、パワー750W
で、シリコン窒化膜４を異方性エッチングし、ビアホー
ル５を形成する。その後、フォトレジストを酸素プラズ
マ中で除去する（第１図（ｂ））。
マ化学的気相成長方法に基づいて、SiH4（150sccm）＋N
H3（450sccm）＋N2（450sccm）のガスにより、300℃で
圧力0.35Torr（1Torr＝133Pa）、パワー0.27W/cm2、RF
周波数380KHzで厚さ１μｍ形成する。通常のフォトリソ
グラフィにより、フォトレジストをパターニングし、こ
れをマスクに、CF4（25sccm）＋H2（25sccm）ガスを用
いて反応性イオンエッチにより、圧力3Pa、パワー750W
で、シリコン窒化膜４を異方性エッチングし、ビアホー
ル５を形成する。その後、フォトレジストを酸素プラズ
マ中で除去する（第１図（ｂ））。
さらに、第１のバリアメタルとしてチタンタングステ
ン膜６をシリコン窒化膜４及びビアホール５の内壁にチ
タン10％含有タングステンターゲットのDCマグネトロン
反応性スパッタによりAr圧力8mTorr、パワー1KW、基板
加熱無しで0.2μｍ形成し、引続いてAl−20％Geターゲ
ットから0.5μｍのAl−Ge合金膜７をチタンタングステ
ン膜６上にパワー7KW,Ar圧力6mTorr、基板加熱温度300
℃で形成する。このとき、実効的基板温度はAl−Geの融
点420℃を越えており、基板１に到達したAl−Ge原子又
はクラスターはウェーハ上で溶融し、ビアホール５に流
れ込み、ビアホール５を埋める（第１図（ｃ））。ここ
で必要ならAl−20％Ge合金膜７をSiCl4（20sccm）＋Ar
（10sccm）ガスで反応性イオンエッチにより、圧力3P
a、パワー110Wで全面エッチバックしてもよい。
ン膜６をシリコン窒化膜４及びビアホール５の内壁にチ
タン10％含有タングステンターゲットのDCマグネトロン
反応性スパッタによりAr圧力8mTorr、パワー1KW、基板
加熱無しで0.2μｍ形成し、引続いてAl−20％Geターゲ
ットから0.5μｍのAl−Ge合金膜７をチタンタングステ
ン膜６上にパワー7KW,Ar圧力6mTorr、基板加熱温度300
℃で形成する。このとき、実効的基板温度はAl−Geの融
点420℃を越えており、基板１に到達したAl−Ge原子又
はクラスターはウェーハ上で溶融し、ビアホール５に流
れ込み、ビアホール５を埋める（第１図（ｃ））。ここ
で必要ならAl−20％Ge合金膜７をSiCl4（20sccm）＋Ar
（10sccm）ガスで反応性イオンエッチにより、圧力3P
a、パワー110Wで全面エッチバックしてもよい。
次に、第２のバリアメタルとしてのチタン膜９をチタ
ンタングステン膜６及びビアホール５に埋込まれたAl−
Ge8上に渡ってDCマグネトロンスパッタでAr圧力8mTor
r、パワー1KW、基板加熱200℃で0.1μｍ形成し、その上
にAl−0.5％Cu合金膜10を１μｍ、DCマグネトロンスパ
ッタにより、Ar圧力6mTorr、パワー7KW、基板加熱300℃
で形成する。通常のフォトリソグラフィにより、フォト
レジストをパターニングし、これをマスクとして、SiCl
4（20sccm）＋Ar（10sccm）ガスで反応性イオンエッチ
により、圧力3Pa、パワー110Wで、Al−0.5％Cuを異方性
エッチングし、電極配線を形成する。その後フォトレジ
ストを酸素プラズマ中で除去する（第１図（ｄ））。
ンタングステン膜６及びビアホール５に埋込まれたAl−
Ge8上に渡ってDCマグネトロンスパッタでAr圧力8mTor
r、パワー1KW、基板加熱200℃で0.1μｍ形成し、その上
にAl−0.5％Cu合金膜10を１μｍ、DCマグネトロンスパ
ッタにより、Ar圧力6mTorr、パワー7KW、基板加熱300℃
で形成する。通常のフォトリソグラフィにより、フォト
レジストをパターニングし、これをマスクとして、SiCl
4（20sccm）＋Ar（10sccm）ガスで反応性イオンエッチ
により、圧力3Pa、パワー110Wで、Al−0.5％Cuを異方性
エッチングし、電極配線を形成する。その後フォトレジ
ストを酸素プラズマ中で除去する（第１図（ｄ））。
（実施例２） 第２図（ａ）〜（ｄ）は本発明の実施例２を示す製造
工程断面図である。
工程断面図である。
まず、抵抗率10オームcmの４インチ（100）ｐ型シリ
コン基板１の表面に酸化膜２をウェット酸素雰囲気の10
00℃酸化により厚さ１μｍ形成する。第１層目の配線と
して、DCマグネトロンスパッタによりAl−１％Si−0.5
％Cuターゲットから膜厚0.5μｍのAl−１％Si−0.5％Cu
膜3bを基板加熱温度300℃、Ar圧力6mTorr、パワー7KWで
形成する。
コン基板１の表面に酸化膜２をウェット酸素雰囲気の10
00℃酸化により厚さ１μｍ形成する。第１層目の配線と
して、DCマグネトロンスパッタによりAl−１％Si−0.5
％Cuターゲットから膜厚0.5μｍのAl−１％Si−0.5％Cu
膜3bを基板加熱温度300℃、Ar圧力6mTorr、パワー7KWで
形成する。
続いて第１のバリアメタルに相当する膜として、Tiタ
ーゲットからDCマグネトロンスパッタによりAr＋N2（1:
1）圧力8mTorr、パワー1KWで膜厚0.2μｍの窒化チタン
（TiN）膜26を基板加熱無しで形成する。通常のフォト
リソグラフィにより、フォトレジストをパターニング
し、これをマスクとして、SiCl4（20sccm）＋Ar（10scc
m）ガスで反応性イオンエッチにより、圧力3Pa,パワー1
10Wで、窒化チタン膜26及びAl−１％Si−0.5％Cu膜3bを
異方性エッチングし、フォトレジストを酸素プラズマ中
で除去する。（第２図（ａ））。
ーゲットからDCマグネトロンスパッタによりAr＋N2（1:
1）圧力8mTorr、パワー1KWで膜厚0.2μｍの窒化チタン
（TiN）膜26を基板加熱無しで形成する。通常のフォト
リソグラフィにより、フォトレジストをパターニング
し、これをマスクとして、SiCl4（20sccm）＋Ar（10scc
m）ガスで反応性イオンエッチにより、圧力3Pa,パワー1
10Wで、窒化チタン膜26及びAl−１％Si−0.5％Cu膜3bを
異方性エッチングし、フォトレジストを酸素プラズマ中
で除去する。（第２図（ａ））。
層間絶縁膜として、シリコン窒化膜４をプラズマ化学
的気相成長により、SiH4（150sccm）＋NH3（450sccm）
＋N2（450sccm）ガスにより、300℃で圧力0.35Torr（1T
orr＝133Pa）、パワー0.27W/cm2、RF周波数380KHzで厚
さ１μｍ形成する。通常のフォトリソグラフィにより、
フォトレジストをパターニングし、これをマスクとし
て、CF4（25sccm）＋H2（25sccm）ガスで反応性イオン
エッチにより、圧力3Pa、パワー750Wで、シリコン窒化
膜４を異方性エッチングし、ビアホール５を形成する。
その後、フォトレジストを酸素プラズマ中で除去する
（第２図（ｂ））。
的気相成長により、SiH4（150sccm）＋NH3（450sccm）
＋N2（450sccm）ガスにより、300℃で圧力0.35Torr（1T
orr＝133Pa）、パワー0.27W/cm2、RF周波数380KHzで厚
さ１μｍ形成する。通常のフォトリソグラフィにより、
フォトレジストをパターニングし、これをマスクとし
て、CF4（25sccm）＋H2（25sccm）ガスで反応性イオン
エッチにより、圧力3Pa、パワー750Wで、シリコン窒化
膜４を異方性エッチングし、ビアホール５を形成する。
その後、フォトレジストを酸素プラズマ中で除去する
（第２図（ｂ））。
さらに、Al−20％Geターゲットから0.5μｍのAl−Ge
合金膜７をパワー7KW,Ar圧力6mTorr、基板加熱温度300
℃で形成する。このとき実効的ウェーハ温度はAl−Ge合
金膜７の融点420℃を越えており、ウェーハに到達したA
l−Ge原子又はクラスターはウェーハ上で溶融し、ビア
ホール５に流れ込み、ビアホール５を埋める（第２図
（ｃ））。ここで必要ならAl−20％Ge合金膜７をSiCl4
（20sccm）＋Ar（10sccm）ガスで反応性イオンエッチに
より、圧力3Pa、パワー110Wで全面エッチバックしても
よい。
合金膜７をパワー7KW,Ar圧力6mTorr、基板加熱温度300
℃で形成する。このとき実効的ウェーハ温度はAl−Ge合
金膜７の融点420℃を越えており、ウェーハに到達したA
l−Ge原子又はクラスターはウェーハ上で溶融し、ビア
ホール５に流れ込み、ビアホール５を埋める（第２図
（ｃ））。ここで必要ならAl−20％Ge合金膜７をSiCl4
（20sccm）＋Ar（10sccm）ガスで反応性イオンエッチに
より、圧力3Pa、パワー110Wで全面エッチバックしても
よい。
次に、第２のバリアメタルとして、チタン膜９をシリ
コン窒化膜４及びビアホール５に埋込まれたAl−Ge8上
に渡ってDCマグネトロンスパッタでAr圧力8mTorr、パワ
ー1KW、基板加熱200℃で0.1μｍ形成し、その上にAl−
0.5％Cu合金膜10を１μｍ、DCマグネトロンスパッタに
より、Ar圧力6mTorr、パワー7KW、基板加熱300℃で形成
する。通常のフォトリソグラフィにより、フォトレジス
トをパターニングし、これをマスクとして、SiCl4（20s
ccm）＋Ar（10sccm）ガスで反応性イオンエッチによ
り、圧力3Pa、パワー110Wで、Al−0.5％Cu合金膜10を異
方性エッチングし、電極配線を形成する。その後、フォ
トレジストを酸素プラズマ中で除去する（第２図
（ｄ））。
コン窒化膜４及びビアホール５に埋込まれたAl−Ge8上
に渡ってDCマグネトロンスパッタでAr圧力8mTorr、パワ
ー1KW、基板加熱200℃で0.1μｍ形成し、その上にAl−
0.5％Cu合金膜10を１μｍ、DCマグネトロンスパッタに
より、Ar圧力6mTorr、パワー7KW、基板加熱300℃で形成
する。通常のフォトリソグラフィにより、フォトレジス
トをパターニングし、これをマスクとして、SiCl4（20s
ccm）＋Ar（10sccm）ガスで反応性イオンエッチによ
り、圧力3Pa、パワー110Wで、Al−0.5％Cu合金膜10を異
方性エッチングし、電極配線を形成する。その後、フォ
トレジストを酸素プラズマ中で除去する（第２図
（ｄ））。
尚、実施例ではバリアメタル薄膜として窒化チタン膜
を用いたが、高融点金属の窒化物，高融点金属，高融点
金属の合金等を用いてもよい。
を用いたが、高融点金属の窒化物，高融点金属，高融点
金属の合金等を用いてもよい。
以上説明したように、本発明は低融点アルミニウム合
金Al−Geを用いることにより、多層配線の配線間接続と
して層間絶縁膜開口部にAl−Geの融点である420℃付近
の低い温度でAl−Ge膜を溶融状態で形成し、リフローし
ながらビアホールに埋め込むことができ、しかも、バリ
アメタルの存在により、配線部のAl合金にはGeが溶け出
さないようにし、配線金属の融点が下がるのを防ぐこと
ができ配線形状を維持できる。
金Al−Geを用いることにより、多層配線の配線間接続と
して層間絶縁膜開口部にAl−Geの融点である420℃付近
の低い温度でAl−Ge膜を溶融状態で形成し、リフローし
ながらビアホールに埋め込むことができ、しかも、バリ
アメタルの存在により、配線部のAl合金にはGeが溶け出
さないようにし、配線金属の融点が下がるのを防ぐこと
ができ配線形状を維持できる。
さらに、450℃以下の低温でAlをビアホールに埋め込
むことができるため、アスペクト比が大きくなった微細
ビアホールへのAl配線を導通不良を生じさせることなく
被膜率よく形成することができる。
むことができるため、アスペクト比が大きくなった微細
ビアホールへのAl配線を導通不良を生じさせることなく
被膜率よく形成することができる。
第１図（ａ）〜（ｄ）は本発明の実施例１を示す製造工
程断面図、第２図（ａ）〜（ｄ）は本発明の実施例２を
示す製造工程断面図、第３図はAl−Ge合金の融点特性を
示す図である。 １……ｐ型シリコン基板、２……酸化膜 3a……Al膜、3b……Al−１％Si−0.5％Cu膜 ４……シリコン窒化膜、５……ビアホール ６……チタンタングステン膜、７……Al−Ge合金膜 ８……ビアホール埋め込み後のAl−Ge ９……チタン膜、10……Al−0.5％Cu合金膜 26……窒化チタン膜
程断面図、第２図（ａ）〜（ｄ）は本発明の実施例２を
示す製造工程断面図、第３図はAl−Ge合金の融点特性を
示す図である。 １……ｐ型シリコン基板、２……酸化膜 3a……Al膜、3b……Al−１％Si−0.5％Cu膜 ４……シリコン窒化膜、５……ビアホール ６……チタンタングステン膜、７……Al−Ge合金膜 ８……ビアホール埋め込み後のAl−Ge ９……チタン膜、10……Al−0.5％Cu合金膜 26……窒化チタン膜
Claims (5)
- 【請求項１】第１の配線とその上方の第２の配線の間に
層間絶縁膜が設けられ、第１、第２の配線を接続するた
めに層間絶縁膜中にビアホールが開口された半導体装置
において、ビアホール中にはゲルマニウム含有率が20〜
30at％のアルミニウム−ゲルマニウム合金が充填されて
いることを特徴とする半導体装置。 - 【請求項２】前記ビアホールに充填されたアルミニウム
−ゲルマニウム合金と前記第２の配線との間に、バリア
メタル層が設置されていることを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】前記ビアホールに充填されたアルミニウム
−ゲルマニウム合金と前記第１の配線との間に、バリア
メタル層が設置されていることを特徴とする請求項２に
記載の半導体装置。 - 【請求項４】第１及び第２の配線形成工程と、開口部形
成工程と、充填工程と、バリア形成工程とを含む半導体
装置の製造方法であって、 第１の配線形成工程は、一導電型半導体基板の絶縁膜上
に第１の配線層を形成するものであり、 開口部形成工程は、第１の配線層上に形成された層間絶
縁膜に、該第１の配線層に達するビアホールを開口する
ものであり、 充填工程は、ゲルマニウム含有率が20〜30at％のアルミ
ニウム−ゲルマニウム合金をビアホールに充填するもの
であり、 バリア形成工程は、ビアホールに充填されたアルミニウ
ム合金をバリアメタル薄膜で被覆して封じ込めるもので
あり、 第２の配線形成工程は、第２の配線層をバリアメタル薄
膜に接触させて層間絶縁膜上に形成するものであること
を特徴とする半導体装置の製造方法。 - 【請求項５】第１及び第２の配線形成工程と、開口部形
成工程と、充填工程と、第１及び第２のバリア形成工程
とを含む半導体装置の製造方法であって、 第１の配線形成工程は、一導電型半導体基板の絶縁膜上
に第１の配線層を形成するものであり、 第１のバリア形成工程は、第１の配線層上に第１のバリ
アメタル薄膜を形成するものであり、 開口部形成工程は、第１のバリアメタル薄膜上に形成さ
れた層間絶縁膜に、該第１のバリアメタル薄膜に達する
ビアホールを開口するものであり、 充填工程は、ゲルマニウム含有率が20〜30at％のアルミ
ニウム−ゲルマニウム合金をビアホールに充填するもの
であり、 第２のバリア形成工程は、ビアホールに充填されたアル
ミニウム合金を被覆して封じ込める第２のバリアメタル
薄膜を形成するものであり、 第２の配線形成工程は、第２の配線層を第２のバリアメ
タル薄膜に接触させて層間絶縁膜上に形成するものであ
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2120620A JP2736370B2 (ja) | 1990-05-10 | 1990-05-10 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2120620A JP2736370B2 (ja) | 1990-05-10 | 1990-05-10 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0417357A JPH0417357A (ja) | 1992-01-22 |
| JP2736370B2 true JP2736370B2 (ja) | 1998-04-02 |
Family
ID=14790745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2120620A Expired - Lifetime JP2736370B2 (ja) | 1990-05-10 | 1990-05-10 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2736370B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2885616B2 (ja) * | 1992-07-31 | 1999-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5776827A (en) * | 1993-08-27 | 1998-07-07 | Yamaha Corporation | Wiring-forming method |
| JP3382357B2 (ja) * | 1993-08-27 | 2003-03-04 | ヤマハ株式会社 | 配線形成方法 |
| JP2985692B2 (ja) * | 1994-11-16 | 1999-12-06 | 日本電気株式会社 | 半導体装置の配線構造及びその製造方法 |
| KR0161116B1 (ko) * | 1995-01-06 | 1999-02-01 | 문정환 | 반도체 장치의 금속층 형성방법 |
| JPH08204004A (ja) * | 1995-01-25 | 1996-08-09 | Hiroshima Nippon Denki Kk | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158916A (ja) * | 1982-03-16 | 1983-09-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6353949A (ja) * | 1986-08-25 | 1988-03-08 | Hitachi Ltd | 金属配線の形成方法 |
| JPS6373644A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0291970A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | 配線用アルミニウム薄膜導体 |
-
1990
- 1990-05-10 JP JP2120620A patent/JP2736370B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0417357A (ja) | 1992-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814972B2 (ja) | 半導体装置の製造方法 | |
| JP2832824B2 (ja) | 半導体装置の配線形成方法 | |
| JPH04271144A (ja) | 半導体装置 | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| JPH04298030A (ja) | メタルプラグの形成方法 | |
| JPH04293233A (ja) | メタルプラグの形成方法 | |
| JPH06318644A (ja) | 電気的接続用プラグの形成方法 | |
| JP2736370B2 (ja) | 半導体装置とその製造方法 | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JP2730265B2 (ja) | 半導体装置とその製造方法 | |
| JPH09172017A (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH10294314A (ja) | 半導体装置およびその製造方法 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPH05315334A (ja) | 半導体装置の製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| WO2002046810A1 (en) | Semiconductor device and method for manufacture thereof | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| JPH06232273A (ja) | アルミニウム配線形成方法 |