JPH065544A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065544A JPH065544A JP16155092A JP16155092A JPH065544A JP H065544 A JPH065544 A JP H065544A JP 16155092 A JP16155092 A JP 16155092A JP 16155092 A JP16155092 A JP 16155092A JP H065544 A JPH065544 A JP H065544A
- Authority
- JP
- Japan
- Prior art keywords
- connection hole
- wiring layer
- wiring
- refractory metal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 高アスペクト比の接続孔を含む配線において
初期抵抗バラツキおよび断線不良がなく、さらにエレク
トロマイグレーションやストレスマイグレーションによ
る経時的断線不良をも防止することができる半導体装置
を得る。 【構成】 半導体基板１または半導体基板における第１
の配線４上の絶縁膜２，５に開孔された接続孔３，６に
下地配線層１５，９としての高融点金属を被着する際、
前記高融点金属クラスターの垂直入射成分を主体とする
堆積条件と斜め入射成分を主体とする堆積条件との２段
階の堆積法により前記接続孔３，６の底面と側面とに前
記高融点金属を堆積する。 【効果】 接続孔の底面と側面とに均等な厚さの下地高
融点金属を堆積することが可能となり、アルミ主成分配
線層の埋め込みの均一性および再現性が格段に向上す
る。
初期抵抗バラツキおよび断線不良がなく、さらにエレク
トロマイグレーションやストレスマイグレーションによ
る経時的断線不良をも防止することができる半導体装置
を得る。 【構成】 半導体基板１または半導体基板における第１
の配線４上の絶縁膜２，５に開孔された接続孔３，６に
下地配線層１５，９としての高融点金属を被着する際、
前記高融点金属クラスターの垂直入射成分を主体とする
堆積条件と斜め入射成分を主体とする堆積条件との２段
階の堆積法により前記接続孔３，６の底面と側面とに前
記高融点金属を堆積する。 【効果】 接続孔の底面と側面とに均等な厚さの下地高
融点金属を堆積することが可能となり、アルミ主成分配
線層の埋め込みの均一性および再現性が格段に向上す
る。
Description
【０００１】
【産業上の利用分野】本発明は、高信頼性、高集積度の
配線を形成することができる半導体装置の製造方法に関
するものである。
配線を形成することができる半導体装置の製造方法に関
するものである。
【０００２】
【従来の技術】従来、半導体装置における多層配線構造
を形成する方法としては、図３に示すように、半導体基
板１上に形成された第１の絶縁膜２に第１の接続孔３を
形成し、第１の配線４を形成した後、第２の絶縁膜５の
堆積および平坦化を行い、次に、前記第２の絶縁膜５に
第２の接続孔６を形成して、第２の配線７を形成し、最
後に保護膜８を形成するという方法が用いられている。
配線材料としては、スパッタリング法を用いて堆積した
Ａｌ、もしくはＳｉ、Ｔｉ、Ｃｕ、Ｇｅ、Ｈｆ、Ｂ、Ｐ
ｄ等を含有しているＡｌ合金が用いられている。しか
し、半導体装置が微細化、高集積化されるに伴い、接続
孔の径に対する深さの比、すなわちアスペクト比が高く
なり、スパッタリング法により配線を堆積した場合、接
続孔における段差被覆性、すなわちステップカバレジが
低下する。このため、接続孔底部や側壁の被着膜厚が極
端に薄くなったり、あるいは連続的な膜が形成され得な
くなるなどの障害が生じる。その結果、初期の段階で断
線に至ったり、エレクトロマイグレーションやストレス
マイグレーションにより断線が引き起こされるという信
頼性の問題があった。
を形成する方法としては、図３に示すように、半導体基
板１上に形成された第１の絶縁膜２に第１の接続孔３を
形成し、第１の配線４を形成した後、第２の絶縁膜５の
堆積および平坦化を行い、次に、前記第２の絶縁膜５に
第２の接続孔６を形成して、第２の配線７を形成し、最
後に保護膜８を形成するという方法が用いられている。
配線材料としては、スパッタリング法を用いて堆積した
Ａｌ、もしくはＳｉ、Ｔｉ、Ｃｕ、Ｇｅ、Ｈｆ、Ｂ、Ｐ
ｄ等を含有しているＡｌ合金が用いられている。しか
し、半導体装置が微細化、高集積化されるに伴い、接続
孔の径に対する深さの比、すなわちアスペクト比が高く
なり、スパッタリング法により配線を堆積した場合、接
続孔における段差被覆性、すなわちステップカバレジが
低下する。このため、接続孔底部や側壁の被着膜厚が極
端に薄くなったり、あるいは連続的な膜が形成され得な
くなるなどの障害が生じる。その結果、初期の段階で断
線に至ったり、エレクトロマイグレーションやストレス
マイグレーションにより断線が引き起こされるという信
頼性の問題があった。
【０００３】上記のような問題を解決する方法として、
図４に示すように高融点金属からなる下地配線層９を設
けて、この上層にアルミを主成分とする配線層１０を、
加熱して流動させることにより形成し、接続孔６に埋め
込む方法が報告されている（例えば、アイ・イー・イー
・イー ブイ・エル・エス・アイ マルチレベル イン
ターコネクション カンファレンス（１９９１）第１７
０頁から第１７６頁（IEEE VLSI Multilevel Interconn
ectionConference (1991) pp170-176）を参照された
い）。この方法を用いれば、接続孔における配線のステ
ップカバレジの低下を防止することができ、これによっ
てエレクトロマイグレーションやストレスマイグレーシ
ョンによる断線不良を防止することができる。
図４に示すように高融点金属からなる下地配線層９を設
けて、この上層にアルミを主成分とする配線層１０を、
加熱して流動させることにより形成し、接続孔６に埋め
込む方法が報告されている（例えば、アイ・イー・イー
・イー ブイ・エル・エス・アイ マルチレベル イン
ターコネクション カンファレンス（１９９１）第１７
０頁から第１７６頁（IEEE VLSI Multilevel Interconn
ectionConference (1991) pp170-176）を参照された
い）。この方法を用いれば、接続孔における配線のステ
ップカバレジの低下を防止することができ、これによっ
てエレクトロマイグレーションやストレスマイグレーシ
ョンによる断線不良を防止することができる。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成においても、アスペクト比が１．５を越すと、
図５に示すように、チタニウム下地配線層９の接続孔６
内部における被着が不完全となり、アルミ主成分配線層
７の埋め込みの均一性および再現性が低下し、その結
果、接続孔を経由する配線抵抗のバラツキないしは初期
断線を招くという問題点がある。
うな構成においても、アスペクト比が１．５を越すと、
図５に示すように、チタニウム下地配線層９の接続孔６
内部における被着が不完全となり、アルミ主成分配線層
７の埋め込みの均一性および再現性が低下し、その結
果、接続孔を経由する配線抵抗のバラツキないしは初期
断線を招くという問題点がある。
【０００５】本発明は上記の問題点に鑑みなされたもの
であって、高アスペクト比の接続孔を含む配線の初期抵
抗バラツキ及び断線不良がなく、さらにエレクトロマイ
グレーションやストレスマイグレーションによる経時的
断線不良をも防止することができる半導体装置を得るこ
とを目的とする。
であって、高アスペクト比の接続孔を含む配線の初期抵
抗バラツキ及び断線不良がなく、さらにエレクトロマイ
グレーションやストレスマイグレーションによる経時的
断線不良をも防止することができる半導体装置を得るこ
とを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明は、半導体基板上の絶縁膜に開孔された接続孔
に配線を形成する工程において、前記接続孔に下地配線
層としての高融点金属を被着する際、前記高融点金属ク
ラスターの垂直入射成分を主体とする堆積条件と斜め入
射成分を主体とする堆積条件との２段階の堆積法により
前記接続孔の底面と側面に前記高融点金属を堆積するこ
とを特徴とする半導体装置の製造方法を提供する。
に本発明は、半導体基板上の絶縁膜に開孔された接続孔
に配線を形成する工程において、前記接続孔に下地配線
層としての高融点金属を被着する際、前記高融点金属ク
ラスターの垂直入射成分を主体とする堆積条件と斜め入
射成分を主体とする堆積条件との２段階の堆積法により
前記接続孔の底面と側面に前記高融点金属を堆積するこ
とを特徴とする半導体装置の製造方法を提供する。
【０００７】本発明はまた、接続孔に下地配線層として
の高融点金属を被着した後、前記下地配線層より導電性
の高い金属を流動させて前記接続孔に埋め込むことによ
り主配線層を形成することを特徴とする半導体装置の製
造方法を提供する。
の高融点金属を被着した後、前記下地配線層より導電性
の高い金属を流動させて前記接続孔に埋め込むことによ
り主配線層を形成することを特徴とする半導体装置の製
造方法を提供する。
【０００８】本発明はさらに、半導体基板における第１
の配線上に絶縁膜が被着され、前記第１の配線と第２の
配線との電気的接続を得るために前記絶縁膜に開孔され
た接続孔に配線を形成する工程において、前記接続孔に
下地配線層としての高融点金属を被着する際、前記高融
点金属クラスターの垂直入射成分を主体とする堆積条件
と斜め入射成分を主体とする堆積条件との２段階の堆積
法により前記接続孔の底面と側面に前記高融点金属を堆
積し、その後、前記下地配線層より導電性の高い金属を
流動させて前記接続孔に埋め込むことにより第２の配線
層を形成することを特徴とする半導体装置の製造方法を
提供する。
の配線上に絶縁膜が被着され、前記第１の配線と第２の
配線との電気的接続を得るために前記絶縁膜に開孔され
た接続孔に配線を形成する工程において、前記接続孔に
下地配線層としての高融点金属を被着する際、前記高融
点金属クラスターの垂直入射成分を主体とする堆積条件
と斜め入射成分を主体とする堆積条件との２段階の堆積
法により前記接続孔の底面と側面に前記高融点金属を堆
積し、その後、前記下地配線層より導電性の高い金属を
流動させて前記接続孔に埋め込むことにより第２の配線
層を形成することを特徴とする半導体装置の製造方法を
提供する。
【０００９】
【作用】上記した方法において、下地配線層としての高
融点金属を被着する際、前記高融点金属クラスターの垂
直入射成分を主体とする堆積条件と斜め入射成分を主体
とする堆積条件との２段階の堆積法を用いることによ
り、高アスペクト比の接続孔の底面と側面に均等な厚さ
の下地高融点金属を堆積することが可能となり、アルミ
主成分配線層の埋め込みの均一性が向上する。
融点金属を被着する際、前記高融点金属クラスターの垂
直入射成分を主体とする堆積条件と斜め入射成分を主体
とする堆積条件との２段階の堆積法を用いることによ
り、高アスペクト比の接続孔の底面と側面に均等な厚さ
の下地高融点金属を堆積することが可能となり、アルミ
主成分配線層の埋め込みの均一性が向上する。
【００１０】
【実施例】図１は、本発明の一実施例における半導体装
置の製造方法を、半導体基板と配線との電気的接続を得
るための接続孔に対して適用した工程断面図を示すもの
である。表面に素子分離酸化膜１１と活性拡散層１２と
が構成された半導体基板１に、ＣＶＤ法により第１の絶
縁膜２を堆積し、平坦化処理を行う。この第１の絶縁膜
２に対して、通常のフォトレジストとドライエッチング
の方法により第１の接続孔３を開口する（図１
（ａ））。
置の製造方法を、半導体基板と配線との電気的接続を得
るための接続孔に対して適用した工程断面図を示すもの
である。表面に素子分離酸化膜１１と活性拡散層１２と
が構成された半導体基板１に、ＣＶＤ法により第１の絶
縁膜２を堆積し、平坦化処理を行う。この第１の絶縁膜
２に対して、通常のフォトレジストとドライエッチング
の方法により第１の接続孔３を開口する（図１
（ａ））。
【００１１】第１の接続孔３を洗浄し、湿式処理により
底部の自然酸化膜を除去した後、垂直入射クラスター成
分が主体となる第１のスパッタ堆積条件により、第１の
チタニウム下地配線層９を被着する（図１（ｂ））。こ
の第１のスパッタ堆積条件は、垂直入射クラスター成分
が主体となるため、第１の接続孔３の底部と第１の絶縁
膜２の上層に第１のチタニウム下地配線層９が優先的に
被着するが、第１の接続孔３の側壁にはほとんど被着し
ない。具体的には径０．５ミクロン、アスペクト比２．
５の第１の接続孔３に対して、平坦な第１の絶縁膜２の
上における膜厚の約２５％が底部に、約５％が側壁に被
着する構成となる。
底部の自然酸化膜を除去した後、垂直入射クラスター成
分が主体となる第１のスパッタ堆積条件により、第１の
チタニウム下地配線層９を被着する（図１（ｂ））。こ
の第１のスパッタ堆積条件は、垂直入射クラスター成分
が主体となるため、第１の接続孔３の底部と第１の絶縁
膜２の上層に第１のチタニウム下地配線層９が優先的に
被着するが、第１の接続孔３の側壁にはほとんど被着し
ない。具体的には径０．５ミクロン、アスペクト比２．
５の第１の接続孔３に対して、平坦な第１の絶縁膜２の
上における膜厚の約２５％が底部に、約５％が側壁に被
着する構成となる。
【００１２】次に、酸素混入の充分排除された窒素雰囲
気中にて６００℃で熱処理を行うと、第１のチタニウム
下地配線層９は雰囲気窒素との反応により、第１の絶縁
膜２に接している領域で窒化チタニウム下地配線層１３
となる。第１の接続孔３の底部、即ち半導体基板１の活
性拡散層１２に接している領域では、シリコンと雰囲気
窒素との反応により上層４０％に窒化チタニウム下地配
線層１３が、下層６０％にチタニウムシリサイド層１４
が形成される（図１（ｃ））。ここで、窒化チタニウム
下地配線層１３は、それよりも上層に形成されるアルミ
主成分配線層に対する拡散障壁として設けられたもので
ある。また、チタニウムシリサイド層１４は、活性拡散
層１２（特にｐ＋型）に対する低抵抗コンタクトメタル
として設けられたものである。
気中にて６００℃で熱処理を行うと、第１のチタニウム
下地配線層９は雰囲気窒素との反応により、第１の絶縁
膜２に接している領域で窒化チタニウム下地配線層１３
となる。第１の接続孔３の底部、即ち半導体基板１の活
性拡散層１２に接している領域では、シリコンと雰囲気
窒素との反応により上層４０％に窒化チタニウム下地配
線層１３が、下層６０％にチタニウムシリサイド層１４
が形成される（図１（ｃ））。ここで、窒化チタニウム
下地配線層１３は、それよりも上層に形成されるアルミ
主成分配線層に対する拡散障壁として設けられたもので
ある。また、チタニウムシリサイド層１４は、活性拡散
層１２（特にｐ＋型）に対する低抵抗コンタクトメタル
として設けられたものである。
【００１３】次いで、第１のアルミ主成分配線層１０を
第１接続孔３に高温埋め込みする際の下地膜としての第
２のチタニウム下地配線層１５を、前記垂直入射クラス
ター成分が主体となる第１のスパッタ堆積条件により３
５nm堆積する（図１（ｄ））。
第１接続孔３に高温埋め込みする際の下地膜としての第
２のチタニウム下地配線層１５を、前記垂直入射クラス
ター成分が主体となる第１のスパッタ堆積条件により３
５nm堆積する（図１（ｄ））。
【００１４】次に、斜め入射クラスター成分が主体とな
る第２のスパッタ堆積条件により、チタニウム下地配線
層１５を３５nm被着する（図１（ｅ））。この第２のス
パッタ堆積条件は、斜め入射クラスター成分が主体とな
るため、第１の接続孔３の側壁と第１の絶縁膜２の上層
にはチタニウム下地配線層１５が優先的に被着するが、
第１の接続孔３の底部にはほとんど被着しない。具体的
には径０．５ミクロン、アスペクト比２．５の第１の接
続孔３に対して、平坦な第１の絶縁膜２の上における膜
厚の約２５％が側壁に、約５％が底部に被着する構成と
なる。上記２段階のスパッタ堆積により、結果的に第２
のチタニウム下地配線層１５を、第１の絶縁膜２の上層
に被着した膜厚７０nmに対して約１５％の膜厚で、第１
の接続孔３の側壁と底部の双方に被着させることが可能
となる。
る第２のスパッタ堆積条件により、チタニウム下地配線
層１５を３５nm被着する（図１（ｅ））。この第２のス
パッタ堆積条件は、斜め入射クラスター成分が主体とな
るため、第１の接続孔３の側壁と第１の絶縁膜２の上層
にはチタニウム下地配線層１５が優先的に被着するが、
第１の接続孔３の底部にはほとんど被着しない。具体的
には径０．５ミクロン、アスペクト比２．５の第１の接
続孔３に対して、平坦な第１の絶縁膜２の上における膜
厚の約２５％が側壁に、約５％が底部に被着する構成と
なる。上記２段階のスパッタ堆積により、結果的に第２
のチタニウム下地配線層１５を、第１の絶縁膜２の上層
に被着した膜厚７０nmに対して約１５％の膜厚で、第１
の接続孔３の側壁と底部の双方に被着させることが可能
となる。
【００１５】次に、Ａｌ−１％Ｓｉ−０．５％Ｃｕ合金
からなるアルミ主成分配線層１０を、５００℃の高温に
て６００nmスパッタ堆積することにより、第１の接続孔
３に対してＡｌ−１％Ｓｉ−０．５％Ｃｕ合金の流動に
よる埋め込みを達成することができる（図１（ｆ））。
からなるアルミ主成分配線層１０を、５００℃の高温に
て６００nmスパッタ堆積することにより、第１の接続孔
３に対してＡｌ−１％Ｓｉ−０．５％Ｃｕ合金の流動に
よる埋め込みを達成することができる（図１（ｆ））。
【００１６】窒化チタニウム下地配線層１３は、窒化前
の第１のチタニウム下地配線層９が堆積された時点で第
１の接続孔３の底部に充分な膜厚が確保されており、ま
た６００℃の熱処理にて形成したものである。このこと
から、５００℃の温度を用いて第１のアルミ主成分配線
層１０を形成する際にも金属拡散障壁として充分な性質
を持つものである。また、第１の接続孔３の側壁と底部
には、高温埋め込みする際の下地膜としての第２のチタ
ニウム下地配線層１５が均一に被着していることから、
高温埋め込み工程における半導体基板１へのアルミ主成
分配線層の埋め込みの面内均一性および再現性を高くす
ることが可能となる。
の第１のチタニウム下地配線層９が堆積された時点で第
１の接続孔３の底部に充分な膜厚が確保されており、ま
た６００℃の熱処理にて形成したものである。このこと
から、５００℃の温度を用いて第１のアルミ主成分配線
層１０を形成する際にも金属拡散障壁として充分な性質
を持つものである。また、第１の接続孔３の側壁と底部
には、高温埋め込みする際の下地膜としての第２のチタ
ニウム下地配線層１５が均一に被着していることから、
高温埋め込み工程における半導体基板１へのアルミ主成
分配線層の埋め込みの面内均一性および再現性を高くす
ることが可能となる。
【００１７】図２は、本発明の一実施例における半導体
装置の製造方法を、第１の配線と第２の配線との電気的
接続を得るための接続孔に対して適用した工程断面図を
示すものである。図１に示したようにして半導体基板１
にＣＶＤ法により第１の絶縁膜２を堆積した後、第１の
アルミ主成分配線層１０によって第１の配線４のパター
ンを形成する。同様に図２に示したようにＣＶＤ法によ
り第２の絶縁膜５を堆積し、平坦化処理を施した後、こ
の第２の絶縁膜５に対して、通常のフォトレジストとド
ライエッチングの方法により第２の接続孔６を開口する
（図２（ａ））。第２の接続孔６底部を湿式処理により
洗浄し、さらに第２の接続孔６底部に露出した第１の配
線４の表面酸化物層をアルゴンイオンでスパッタクリー
ニングすることにより除去する。
装置の製造方法を、第１の配線と第２の配線との電気的
接続を得るための接続孔に対して適用した工程断面図を
示すものである。図１に示したようにして半導体基板１
にＣＶＤ法により第１の絶縁膜２を堆積した後、第１の
アルミ主成分配線層１０によって第１の配線４のパター
ンを形成する。同様に図２に示したようにＣＶＤ法によ
り第２の絶縁膜５を堆積し、平坦化処理を施した後、こ
の第２の絶縁膜５に対して、通常のフォトレジストとド
ライエッチングの方法により第２の接続孔６を開口する
（図２（ａ））。第２の接続孔６底部を湿式処理により
洗浄し、さらに第２の接続孔６底部に露出した第１の配
線４の表面酸化物層をアルゴンイオンでスパッタクリー
ニングすることにより除去する。
【００１８】次に、第２のアルミ主成分配線層１６を第
２の接続孔６に高温埋め込みする際の下地膜としてのチ
タニウム下地配線層９を、前記垂直入射クラスター成分
が主体となる第１のスパッタ堆積条件により３５nm堆積
する（図２（ｂ））。この第１のスパッタ堆積条件は垂
直入射クラスター成分が主体となるため、第２の接続孔
６の底部と第２の絶縁膜５の上層にチタニウム下地配線
層９が優先的に被着するが、第２の接続孔６の側壁には
ほとんど被着しない。具体的には径０．５ミクロン、ア
スペクト比２．５の第２の接続孔６に対して、平坦な第
２の絶縁膜５の上における膜厚の約２５％が第２の接続
孔６の底部に、約５％が側壁に被着する構成となる。
２の接続孔６に高温埋め込みする際の下地膜としてのチ
タニウム下地配線層９を、前記垂直入射クラスター成分
が主体となる第１のスパッタ堆積条件により３５nm堆積
する（図２（ｂ））。この第１のスパッタ堆積条件は垂
直入射クラスター成分が主体となるため、第２の接続孔
６の底部と第２の絶縁膜５の上層にチタニウム下地配線
層９が優先的に被着するが、第２の接続孔６の側壁には
ほとんど被着しない。具体的には径０．５ミクロン、ア
スペクト比２．５の第２の接続孔６に対して、平坦な第
２の絶縁膜５の上における膜厚の約２５％が第２の接続
孔６の底部に、約５％が側壁に被着する構成となる。
【００１９】次に、斜め入射クラスター成分が主体とな
る第２のスパッタ堆積条件により、チタニウムによる下
地配線層９を３５nm被着する（図２（ｃ））。この第２
のスパッタ堆積条件は斜め入射クラスター成分が主体と
なるため、第２の接続孔６の側壁と第２の絶縁膜５の上
層とにはチタニウム下地配線層９が優先的に被着する
が、第２の接続孔６の底部にはほとんど被着しない。具
体的には径０．５ミクロン、アスペクト比２．５の第２
の接続孔６に対して、平坦な第２の絶縁膜５の上におけ
る膜厚の約２５％が第２の接続孔６の側壁に、約５％が
底部に被着する構成となる。上記２段階のスパッタ堆積
により、結果的にチタニウム下地配線層９を、第２の絶
縁膜５の上層に被着した膜厚７０nmに対して約１５％の
膜厚で、第２の接続孔６の側壁と底部の双方に被着させ
ることが可能となる。
る第２のスパッタ堆積条件により、チタニウムによる下
地配線層９を３５nm被着する（図２（ｃ））。この第２
のスパッタ堆積条件は斜め入射クラスター成分が主体と
なるため、第２の接続孔６の側壁と第２の絶縁膜５の上
層とにはチタニウム下地配線層９が優先的に被着する
が、第２の接続孔６の底部にはほとんど被着しない。具
体的には径０．５ミクロン、アスペクト比２．５の第２
の接続孔６に対して、平坦な第２の絶縁膜５の上におけ
る膜厚の約２５％が第２の接続孔６の側壁に、約５％が
底部に被着する構成となる。上記２段階のスパッタ堆積
により、結果的にチタニウム下地配線層９を、第２の絶
縁膜５の上層に被着した膜厚７０nmに対して約１５％の
膜厚で、第２の接続孔６の側壁と底部の双方に被着させ
ることが可能となる。
【００２０】次に、Ａｌ−１％Ｓｉ−０．５％Ｃｕ合金
からなる第２のアルミ主成分配線層１６を、５００℃の
高温にて８００nmスパッタ堆積することにより、第２の
接続孔６に対してＡｌ−１％Ｓｉ−０．５％Ｃｕ合金の
流動による埋め込みを達成することができる（図２
（ｄ））。
からなる第２のアルミ主成分配線層１６を、５００℃の
高温にて８００nmスパッタ堆積することにより、第２の
接続孔６に対してＡｌ−１％Ｓｉ−０．５％Ｃｕ合金の
流動による埋め込みを達成することができる（図２
（ｄ））。
【００２１】第２の接続孔６の側壁と底部には高温埋め
込みする際の下地膜としてのチタニウム下地配線層９が
均一に堆積されているので、第２のアルミ主成分配線層
１６の接続孔６への高温埋め込みの面内均一性および再
現性を高くすることが可能である。
込みする際の下地膜としてのチタニウム下地配線層９が
均一に堆積されているので、第２のアルミ主成分配線層
１６の接続孔６への高温埋め込みの面内均一性および再
現性を高くすることが可能である。
【００２２】
【発明の効果】本発明によれば、下地配線層としての高
融点金属を被着する際、前記高融点金属クラスターの垂
直入射成分を主体とする堆積条件と斜め入射成分を主体
とする堆積条件との２段階の堆積法を用い、高アスペク
ト比の接続孔の底面と側面に均等な厚さの下地高融点金
属を堆積することが可能となる。
融点金属を被着する際、前記高融点金属クラスターの垂
直入射成分を主体とする堆積条件と斜め入射成分を主体
とする堆積条件との２段階の堆積法を用い、高アスペク
ト比の接続孔の底面と側面に均等な厚さの下地高融点金
属を堆積することが可能となる。
【００２３】上記の結果、アルミ主成分配線層の埋め込
み工程における均一性が格段に向上し、半導体集積回路
において高アスペクト比の接続孔を含む配線の初期抵抗
バラツキ及び断線不良がなく、さらにエレクトロマイグ
レーションやストレスマイグレーションによる経時的断
線不良をも防止することを可能とするものであり、半導
体装置の製造に有用である。
み工程における均一性が格段に向上し、半導体集積回路
において高アスペクト比の接続孔を含む配線の初期抵抗
バラツキ及び断線不良がなく、さらにエレクトロマイグ
レーションやストレスマイグレーションによる経時的断
線不良をも防止することを可能とするものであり、半導
体装置の製造に有用である。
【図１】本発明の一実施例における半導体装置の製造方
法を半導体基板と配線との電気的接続を得るための接続
孔に対して適用した工程断面図である。
法を半導体基板と配線との電気的接続を得るための接続
孔に対して適用した工程断面図である。
【図２】本発明の一実施例における半導体装置の製造方
法を第１の配線と第２の配線との電気的接続を得るため
の接続孔に対して適用した工程断面図である。
法を第１の配線と第２の配線との電気的接続を得るため
の接続孔に対して適用した工程断面図である。
【図３】従来の半導体装置の製造方法の工程断面図であ
る。
る。
【図４】従来の半導体装置の製造方法のうちアルミ配線
の流動を用いた接続孔の埋め込みを示す断面図である。
の流動を用いた接続孔の埋め込みを示す断面図である。
【図５】従来の半導体装置の製造方法のアルミ配線の流
動による接続孔の埋め込みにおける不良を示す断面図で
ある。
動による接続孔の埋め込みにおける不良を示す断面図で
ある。
１ 半導体基板 ２ 第１の絶縁膜 ３ 第１の接続孔 ４ 第１の配線 ５ 第２の絶縁膜 ６ 第２の接続孔 ９ 第１のチタニウム下地配線層 １０ 第１のアルミ主成分配線層 １５ 第２のチタニウム下地配線層 １６ 第２のアルミ主成分配線層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 達也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項１】 半導体基板上の絶縁膜に開孔された接続
孔に配線を形成する工程において、前記接続孔に下地配
線層としての高融点金属を被着する際、前記高融点金属
クラスターの垂直入射成分を主体とする堆積条件と斜め
入射成分を主体とする堆積条件との２段階の堆積法によ
り前記接続孔の底面と側面に前記高融点金属を堆積する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 接続孔に下地配線層としての高融点金属
を被着した後、前記下地配線層より導電性の高い金属を
流動させて前記接続孔に埋め込むことにより主配線層を
形成することを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項３】 半導体基板における第１の配線上に絶縁
膜が被着され、前記第１の配線と第２の配線との電気的
接続を得るために前記絶縁膜に開孔された接続孔に配線
を形成する工程において、前記接続孔に下地配線層とし
ての高融点金属を被着する際、前記高融点金属クラスタ
ーの垂直入射成分を主体とする堆積条件と斜め入射成分
を主体とする堆積条件との２段階の堆積法により前記接
続孔の底面と側面に前記高融点金属を堆積し、その後、
前記下地配線層より導電性の高い金属を流動させて前記
接続孔に埋め込むことにより第２の配線層を形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16155092A JPH065544A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16155092A JPH065544A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065544A true JPH065544A (ja) | 1994-01-14 |
Family
ID=15737246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16155092A Pending JPH065544A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065544A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019178A (ja) * | 2005-07-06 | 2007-01-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2011111524A1 (ja) * | 2010-03-09 | 2011-09-15 | 東京エレクトロン株式会社 | 基板の配線方法及び半導体製造装置 |
| JP2011527102A (ja) * | 2008-06-30 | 2011-10-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 凹状のドレイン及びソース区域並びに非共形的な金属シリサイド領域を有するｍｏｓトランジスタを備えたｃｍｏｓデバイス |
| CN108122849A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 用于在开口中形成金属层的方法及其形成装置 |
-
1992
- 1992-06-22 JP JP16155092A patent/JPH065544A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019178A (ja) * | 2005-07-06 | 2007-01-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2011527102A (ja) * | 2008-06-30 | 2011-10-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 凹状のドレイン及びソース区域並びに非共形的な金属シリサイド領域を有するｍｏｓトランジスタを備えたｃｍｏｓデバイス |
| WO2011111524A1 (ja) * | 2010-03-09 | 2011-09-15 | 東京エレクトロン株式会社 | 基板の配線方法及び半導体製造装置 |
| JP2011187704A (ja) * | 2010-03-09 | 2011-09-22 | Tokyo Electron Ltd | 基板の配線方法及び半導体製造装置 |
| US8940638B2 (en) | 2010-03-09 | 2015-01-27 | Tokyo Electron Limited | Substrate wiring method and semiconductor manufacturing device |
| CN108122849A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 用于在开口中形成金属层的方法及其形成装置 |
| KR20180060943A (ko) * | 2016-11-29 | 2018-06-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 개구들 내에 금속 층들을 형성하기 위한 방법들 및 그것을 형성하기 위한 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08236481A (ja) | 軟金属導体およびその形成方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| JPH09326436A (ja) | 配線形成方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05504446A (ja) | ポリイミド絶縁材を用いた半導体相互接続構造 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JPH09172017A (ja) | 半導体装置の製造方法 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JPH1022390A (ja) | 半導体装置の製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPH11354466A (ja) | 接点用開口を有する半導体基板に接点を形成する方法 | |
| JP3119198B2 (ja) | 半導体装置の製造方法 | |
| US6350676B1 (en) | Method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JP3119505B2 (ja) | 半導体装置 | |
| JPH08111455A (ja) | 配線形成方法 | |
| KR100247645B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 |