JP3339901B2 - 多層配線構造の半導体装置及びその製造方法 - Google Patents
多層配線構造の半導体装置及びその製造方法Info
- Publication number
- JP3339901B2 JP3339901B2 JP05598393A JP5598393A JP3339901B2 JP 3339901 B2 JP3339901 B2 JP 3339901B2 JP 05598393 A JP05598393 A JP 05598393A JP 5598393 A JP5598393 A JP 5598393A JP 3339901 B2 JP3339901 B2 JP 3339901B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- forming
- metal wiring
- lower metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多層配線構造を有する
半導体装置に関するものであり、特に、ヴィア構造およ
びその近傍に形成される微細な金属配線に関するもので
ある。
半導体装置に関するものであり、特に、ヴィア構造およ
びその近傍に形成される微細な金属配線に関するもので
ある。
【０００２】
【従来の技術】近年、半導体素子の高密度化、高集積化
にともない多層配線技術が注目されている。この多層配
線構造において異なる層の金属配線間を接続する技術に
は、例えば、特開平4-51525 に開示されているようなヴ
ィア構造を用いたものがある（これを第１従来例とい
う）。この例では層間絶縁膜にヴィア孔を設け、このヴ
ィア孔に選択Al−ＣＶＤ法によってAlもしくはAl合金を
埋め込んでヴィアプラグを形成し、ヴィア孔底面の金属
配線と層間絶縁膜上に形成される金属配線とを接続す
る。
にともない多層配線技術が注目されている。この多層配
線構造において異なる層の金属配線間を接続する技術に
は、例えば、特開平4-51525 に開示されているようなヴ
ィア構造を用いたものがある（これを第１従来例とい
う）。この例では層間絶縁膜にヴィア孔を設け、このヴ
ィア孔に選択Al−ＣＶＤ法によってAlもしくはAl合金を
埋め込んでヴィアプラグを形成し、ヴィア孔底面の金属
配線と層間絶縁膜上に形成される金属配線とを接続す
る。
【０００３】この第１従来例に係る半導体装置の製造方
法を次に示す。まず、図８（ａ）に示すように、Si基板
１０上に形成された下地絶縁膜２０上に下層金属配線３
０および層間絶縁膜４０を形成した後、ヴィア孔５０を
形成する。次に、図８（ｂ）に示すように選択ＣＶＤ法
によってヴィア孔５０内にのみAlを堆積して埋め込み、
ヴィアプラグ５１を形成する。そして最後に、図８
（ｃ）に示すようにスパッタ法でAl合金膜を形成し、所
定のパターンに加工することによって上層金属配線６０
を形成して半導体装置を製造する。
法を次に示す。まず、図８（ａ）に示すように、Si基板
１０上に形成された下地絶縁膜２０上に下層金属配線３
０および層間絶縁膜４０を形成した後、ヴィア孔５０を
形成する。次に、図８（ｂ）に示すように選択ＣＶＤ法
によってヴィア孔５０内にのみAlを堆積して埋め込み、
ヴィアプラグ５１を形成する。そして最後に、図８
（ｃ）に示すようにスパッタ法でAl合金膜を形成し、所
定のパターンに加工することによって上層金属配線６０
を形成して半導体装置を製造する。
【０００４】このときヴィア孔底面に露出するAl合金膜
３１からなる下層金属配線の表面は大気中の酸素や、水
分によって容易に酸化され、絶縁性の高い酸化膜が形成
されることが多く、下層金属配線表面が酸化された状態
でヴィアプラグを形成するとヴィアプラグと下層金属配
線との間の抵抗が安定しないために電気的特性の悪化を
招くことになる。これを解決するには、例えば、特開平
3-291920に示すように、下層金属配線の表面の酸化膜を
塩素系プラズマでエッチングする必要があった。
３１からなる下層金属配線の表面は大気中の酸素や、水
分によって容易に酸化され、絶縁性の高い酸化膜が形成
されることが多く、下層金属配線表面が酸化された状態
でヴィアプラグを形成するとヴィアプラグと下層金属配
線との間の抵抗が安定しないために電気的特性の悪化を
招くことになる。これを解決するには、例えば、特開平
3-291920に示すように、下層金属配線の表面の酸化膜を
塩素系プラズマでエッチングする必要があった。
【０００５】またこれとは別に、下層金属配線を構成す
るAl合金膜３１上に、Ti等の高融点金属の薄膜を堆積さ
せる構造を有する半導体装置（第２従来例という）も提
案されている（例えば、T.Amazawa and Y.Arita,“A 0.
25μｍ VIA PLUG PROCESS USING SELECTIVE CVD ALUMIN
UM FOR MULTILEVEL INTERCONNECTION ”IEDM p.265〜p.
268,1991）。この第２従来例に係る半導体装置の製造方
法を次に示す。まず、図９（ａ）に示すように、Si基板
１０上に形成された下地絶縁膜２０上にAl合金を 700nm
の膜厚に堆積し、さらにAl合金膜３１上にTi膜３２を30
nmの膜厚に堆積して所定のパターンに形成することで下
層金属配線を形成する。次に、図９（ｂ）に示すように
下層金属配線の形成された下地絶縁膜２０上に層間絶縁
膜４０を形成した後、レジストパターン（図示せず）を
形成し、フッ素系のガスを主成分としたリアクティブイ
オンエッチング（以下、ＲＩＥという）によりヴィア孔
５０を形成し、酸素アッシングや有機溶剤洗浄などの方
法によってレジストパターンを除去する。次に、プラズ
マエッチングを行って、ヴィア孔底部に露出したTi膜３
２表面に前述したＲＩＥやレジスト除去工程の際に形成
された表面酸化膜を除去し、連続して、図９（ｃ）に示
すように選択ＣＶＤ法によってヴィア孔５０内にのみAl
を堆積して埋め込み、ヴィアプラグ５２を形成する。そ
して最後に、図９（ｄ）に示すようにスパッタ法でAl合
金膜を形成し、所定のパターンに加工することによって
上層金属配線６０を形成して半導体装置を製造する。
るAl合金膜３１上に、Ti等の高融点金属の薄膜を堆積さ
せる構造を有する半導体装置（第２従来例という）も提
案されている（例えば、T.Amazawa and Y.Arita,“A 0.
25μｍ VIA PLUG PROCESS USING SELECTIVE CVD ALUMIN
UM FOR MULTILEVEL INTERCONNECTION ”IEDM p.265〜p.
268,1991）。この第２従来例に係る半導体装置の製造方
法を次に示す。まず、図９（ａ）に示すように、Si基板
１０上に形成された下地絶縁膜２０上にAl合金を 700nm
の膜厚に堆積し、さらにAl合金膜３１上にTi膜３２を30
nmの膜厚に堆積して所定のパターンに形成することで下
層金属配線を形成する。次に、図９（ｂ）に示すように
下層金属配線の形成された下地絶縁膜２０上に層間絶縁
膜４０を形成した後、レジストパターン（図示せず）を
形成し、フッ素系のガスを主成分としたリアクティブイ
オンエッチング（以下、ＲＩＥという）によりヴィア孔
５０を形成し、酸素アッシングや有機溶剤洗浄などの方
法によってレジストパターンを除去する。次に、プラズ
マエッチングを行って、ヴィア孔底部に露出したTi膜３
２表面に前述したＲＩＥやレジスト除去工程の際に形成
された表面酸化膜を除去し、連続して、図９（ｃ）に示
すように選択ＣＶＤ法によってヴィア孔５０内にのみAl
を堆積して埋め込み、ヴィアプラグ５２を形成する。そ
して最後に、図９（ｄ）に示すようにスパッタ法でAl合
金膜を形成し、所定のパターンに加工することによって
上層金属配線６０を形成して半導体装置を製造する。
【０００６】
【発明が解決しようとする課題】しかし、現実には特開
平3-291920に示したような塩素系プラズマで下層金属配
線の表面の酸化膜をエッチングを行っても、Al表面は極
めて酸化されやすいために、エッチング装置やＣＶＤ装
置内に酸素や水分が僅かでも残っていれば、エッチング
後に再び酸化されてしまう等の原因によりヴィアプラグ
と下層金属配線との間の抵抗を低い安定な値に保つこと
は難しかった。
平3-291920に示したような塩素系プラズマで下層金属配
線の表面の酸化膜をエッチングを行っても、Al表面は極
めて酸化されやすいために、エッチング装置やＣＶＤ装
置内に酸素や水分が僅かでも残っていれば、エッチング
後に再び酸化されてしまう等の原因によりヴィアプラグ
と下層金属配線との間の抵抗を低い安定な値に保つこと
は難しかった。
【０００７】また、下層金属配線を構成するAl合金膜上
に、Ti等の高融点金属の薄膜を堆積させた場合には、金
属表面の酸化による抵抗の上昇は起こりにくいものの、
半導体装置を熱処理した際に、TiとAlとが合金化反応を
生じる。この合金の生成によって下層金属配線の耐クリ
ープ性等の機械的特性は劣化する。また、この生成反応
は大きな体積変化を伴う上、Ti膜３２とAl合金膜３１と
の界面状態の不均一性にともなって不均一に反応が進む
ため、図１０に示すように、下層金属配線内にボイド７
０が生じて、抵抗が大きく変化したり、あるいはボイド
７０が広がり過ぎた場合には下層金属配線が断線してし
まうこともある。
に、Ti等の高融点金属の薄膜を堆積させた場合には、金
属表面の酸化による抵抗の上昇は起こりにくいものの、
半導体装置を熱処理した際に、TiとAlとが合金化反応を
生じる。この合金の生成によって下層金属配線の耐クリ
ープ性等の機械的特性は劣化する。また、この生成反応
は大きな体積変化を伴う上、Ti膜３２とAl合金膜３１と
の界面状態の不均一性にともなって不均一に反応が進む
ため、図１０に示すように、下層金属配線内にボイド７
０が生じて、抵抗が大きく変化したり、あるいはボイド
７０が広がり過ぎた場合には下層金属配線が断線してし
まうこともある。
【０００８】なお、この反応によるボイド形成の頻度
は、当然、Ti膜３２が薄いほど低くなる。しかし、現実
にはTi膜３２は、ヴィア孔５０形成のためのＲＩＥのオ
ーバーエッチングを受けても確実に残留させられるだけ
の膜厚が必要である。本発明者の実験では30nm以上の膜
厚が必要であった。
は、当然、Ti膜３２が薄いほど低くなる。しかし、現実
にはTi膜３２は、ヴィア孔５０形成のためのＲＩＥのオ
ーバーエッチングを受けても確実に残留させられるだけ
の膜厚が必要である。本発明者の実験では30nm以上の膜
厚が必要であった。
【０００９】さらに、従来例で示したいずれの構造にお
いても薄膜の表面の露光光に対する反射率は高いため、
微細な金属配線を形成することが困難であった。そこ
で、発明は、かかる問題点を解決する多層配線構造を有
する半導体装置及びその製造方法を提供することを目的
とする。
いても薄膜の表面の露光光に対する反射率は高いため、
微細な金属配線を形成することが困難であった。そこ
で、発明は、かかる問題点を解決する多層配線構造を有
する半導体装置及びその製造方法を提供することを目的
とする。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明は、多層配線構造の半導体装置の製造方法
において、基板上にAlもしくはAl合金を主成分とする第
１の薄膜を形成し、第１の薄膜上に長周期型周期表第４
Ａ族の金属を含む第２の薄膜を形成し、さらに第２の薄
膜上に長周期型周期表第４Ａ族から７Ａ族の中から選ば
れた金属の窒化物、窒化酸化物又は硼化物のいずれかを
含む第３の薄膜を形成して、パターニングすることによ
り下層金属配線を形成する第１工程と、下層金属配線の
形成された基板上に層間絶縁膜を形成する第２工程と、
層間絶縁膜をエッチングによりヴィア孔を穿設して、そ
の底面に下層金属配線を構成する第２の薄膜を露出させ
る第３工程と、ヴィア孔内にAlを含んだガスを供給し、
化学反応によりヴィア孔にAlもしくはAl合金を選択的に
堆積させてヴィアプラグを形成する第４工程とを備えて
いることを特徴とする。
めに、本発明は、多層配線構造の半導体装置の製造方法
において、基板上にAlもしくはAl合金を主成分とする第
１の薄膜を形成し、第１の薄膜上に長周期型周期表第４
Ａ族の金属を含む第２の薄膜を形成し、さらに第２の薄
膜上に長周期型周期表第４Ａ族から７Ａ族の中から選ば
れた金属の窒化物、窒化酸化物又は硼化物のいずれかを
含む第３の薄膜を形成して、パターニングすることによ
り下層金属配線を形成する第１工程と、下層金属配線の
形成された基板上に層間絶縁膜を形成する第２工程と、
層間絶縁膜をエッチングによりヴィア孔を穿設して、そ
の底面に下層金属配線を構成する第２の薄膜を露出させ
る第３工程と、ヴィア孔内にAlを含んだガスを供給し、
化学反応によりヴィア孔にAlもしくはAl合金を選択的に
堆積させてヴィアプラグを形成する第４工程とを備えて
いることを特徴とする。
【００１１】また、第４工程後に、層間絶縁膜上に上層
金属配線を形成し、熱処理によりヴィアプラグと下層金
属配線とを合金化させる第５工程をさらに備えることが
望ましい。
金属配線を形成し、熱処理によりヴィアプラグと下層金
属配線とを合金化させる第５工程をさらに備えることが
望ましい。
【００１２】上記問題を解決するために、本発明に係る
半導体装置は、基板本体上面に、ＡｌもしくはＡｌ合金
を主成分とする第１の薄膜、第１の薄膜上に形成され、
長周期型周期表第４Ａ族の金属を含む第２の薄膜及び第
２の薄膜上に形成され、長周期型周期表第４Ａ族から７
Ａ族の中から選ばれた金属の窒化物、窒化酸化物又は硼
化物のいずれかを含む第３の薄膜を堆積してパターニン
グされた下層金属配線と、下層金属配線を含む基板上に
形成された層間絶縁膜と、層間絶縁膜の所定の位置を穿
設させて形成された開孔内に埋め込み形成され、Ａｌを
含み、かつ、端面が第２の薄膜に接するヴィアプラグと
を備えることを特徴とする。
半導体装置は、基板本体上面に、ＡｌもしくはＡｌ合金
を主成分とする第１の薄膜、第１の薄膜上に形成され、
長周期型周期表第４Ａ族の金属を含む第２の薄膜及び第
２の薄膜上に形成され、長周期型周期表第４Ａ族から７
Ａ族の中から選ばれた金属の窒化物、窒化酸化物又は硼
化物のいずれかを含む第３の薄膜を堆積してパターニン
グされた下層金属配線と、下層金属配線を含む基板上に
形成された層間絶縁膜と、層間絶縁膜の所定の位置を穿
設させて形成された開孔内に埋め込み形成され、Ａｌを
含み、かつ、端面が第２の薄膜に接するヴィアプラグと
を備えることを特徴とする。
【００１３】
【作用】上記の方法によれば、下層金属配線を構成しヴ
ィア孔底面に露出する第２の薄膜は、長周期型周期表第
４Ａ族の金属を含んで形成されており、AlもしくはAl合
金等と異なり絶縁性の高い酸化膜が形成されない。従っ
て、たとえエッチング装置やＣＶＤ装置内に酸素や水分
等が残されていて、第２の薄膜表面が再び酸化されたと
しても、ヴィアプラグと下層金属配線との間の抵抗は高
くなりにくい。さらに、下層金属配線を形成する最上層
は、長周期型周期表第４Ａ族から７Ａ族の中から選ばれ
た金属の窒化物、窒化酸化物又は硼化物のいずれかを含
んでいるので、露光光に対する反射率も低くすることが
できる。
ィア孔底面に露出する第２の薄膜は、長周期型周期表第
４Ａ族の金属を含んで形成されており、AlもしくはAl合
金等と異なり絶縁性の高い酸化膜が形成されない。従っ
て、たとえエッチング装置やＣＶＤ装置内に酸素や水分
等が残されていて、第２の薄膜表面が再び酸化されたと
しても、ヴィアプラグと下層金属配線との間の抵抗は高
くなりにくい。さらに、下層金属配線を形成する最上層
は、長周期型周期表第４Ａ族から７Ａ族の中から選ばれ
た金属の窒化物、窒化酸化物又は硼化物のいずれかを含
んでいるので、露光光に対する反射率も低くすることが
できる。
【００１４】また、ヴィアプラグの形成後に熱処理を行
えばヴィアプラグのAl系金属、第１の薄膜のAl系金属及
び第２の薄膜の長周期型周期表第４Ａ族の金属とが合金
化反応を生じ、相互に拡散する。このため、第２の薄膜
の表面に酸化膜が存在したとしても拡散して不連続にな
り、ヴィアプラグと下層金属配線との間の抵抗に対する
酸化物の悪影響はさらに小さくなる。また、例えAl合金
膜３１の表面に酸化膜が存在したとしても、このときに
第２の薄膜の第４Ａ族金属によって還元される。このこ
とによっても、ヴィアプラグと下層金属配線との間の抵
抗の低減を図ることができる。
えばヴィアプラグのAl系金属、第１の薄膜のAl系金属及
び第２の薄膜の長周期型周期表第４Ａ族の金属とが合金
化反応を生じ、相互に拡散する。このため、第２の薄膜
の表面に酸化膜が存在したとしても拡散して不連続にな
り、ヴィアプラグと下層金属配線との間の抵抗に対する
酸化物の悪影響はさらに小さくなる。また、例えAl合金
膜３１の表面に酸化膜が存在したとしても、このときに
第２の薄膜の第４Ａ族金属によって還元される。このこ
とによっても、ヴィアプラグと下層金属配線との間の抵
抗の低減を図ることができる。
【００１５】さらに、加熱によって第１の薄膜と第２の
薄膜とを反応させる際にも、長周期型周期表第４Ａ族か
ら７Ａ族の中から選ばれた金属の窒化物等により形成さ
れている第３の薄膜が強い機械的強度を持つため大きな
体積変化を伴う反応が局所的に進行してボイドが形成さ
れることを抑制することができる。その上、第３の薄膜
がヴィア孔形成のためＲＩＥの際のエッチングストッパ
として働くため、第２の薄膜を従来に比較して薄くする
ことができる。このことによってさらに、反応によるボ
イドの頻度は小さくなる。
薄膜とを反応させる際にも、長周期型周期表第４Ａ族か
ら７Ａ族の中から選ばれた金属の窒化物等により形成さ
れている第３の薄膜が強い機械的強度を持つため大きな
体積変化を伴う反応が局所的に進行してボイドが形成さ
れることを抑制することができる。その上、第３の薄膜
がヴィア孔形成のためＲＩＥの際のエッチングストッパ
として働くため、第２の薄膜を従来に比較して薄くする
ことができる。このことによってさらに、反応によるボ
イドの頻度は小さくなる。
【００１６】また、長周期型周期表第４Ａ族から７Ａ族
の中から選ばれた金属の窒化物等は、導電性を有するた
め、第１の薄膜と第２の薄膜とが不均一に反応してボイ
ド等が形成されても、第３の薄膜で導通を得ることがで
きる。
の中から選ばれた金属の窒化物等は、導電性を有するた
め、第１の薄膜と第２の薄膜とが不均一に反応してボイ
ド等が形成されても、第３の薄膜で導通を得ることがで
きる。
【００１７】
【実施例】以下、添付図面を参照して本発明の実施例に
ついて説明する。なお、図面の説明において同一要素に
は同一符号を付し、重複する説明は省略する。
ついて説明する。なお、図面の説明において同一要素に
は同一符号を付し、重複する説明は省略する。
【００１８】図１に基づいて本発明の実施例に係る半導
体装置について説明する。本実施例に係る半導体装置は
次のような構成である。即ち、Si基板１０上に下地絶縁
膜２０が形成されている。この下地絶縁膜２０上には、
Al合金膜３１と、Al合金膜３１上に堆積されたTi膜３２
と、Ti膜３２上に堆積されたTiＮ膜３３とからなり、所
定のパターンに形成された下層金属配線が形成されてい
る。下層金属配線の形成された下地絶縁膜２０上には層
間絶縁膜４０が形成されている。下層金属配線上の層間
絶縁膜４０にはTi膜３２に達するヴィア孔５０が穿設さ
れている。
体装置について説明する。本実施例に係る半導体装置は
次のような構成である。即ち、Si基板１０上に下地絶縁
膜２０が形成されている。この下地絶縁膜２０上には、
Al合金膜３１と、Al合金膜３１上に堆積されたTi膜３２
と、Ti膜３２上に堆積されたTiＮ膜３３とからなり、所
定のパターンに形成された下層金属配線が形成されてい
る。下層金属配線の形成された下地絶縁膜２０上には層
間絶縁膜４０が形成されている。下層金属配線上の層間
絶縁膜４０にはTi膜３２に達するヴィア孔５０が穿設さ
れている。
【００１９】さらに、ヴィア孔５０の内側にはAlからな
るヴィアプラグ５１が設けられている。そして、ヴィア
プラグ５１の上面及び層間絶縁膜４０の上面には上層金
属配線６０が形成されている。この上層金属配線６０と
下層金属配線とはヴィアプラグ５１によって電気的に接
続されている。上層金属配線６０は、Al合金の膜で形成
されている。このとき使用されるAl合金としてはCuが
0.5重量％含まれているものであるが、これに拘らず上
層金属配線６０に用いられるものと下層金属配線に用い
られるものとで同一成分の合金であっても、異なる成分
の合金であってもよい。
るヴィアプラグ５１が設けられている。そして、ヴィア
プラグ５１の上面及び層間絶縁膜４０の上面には上層金
属配線６０が形成されている。この上層金属配線６０と
下層金属配線とはヴィアプラグ５１によって電気的に接
続されている。上層金属配線６０は、Al合金の膜で形成
されている。このとき使用されるAl合金としてはCuが
0.5重量％含まれているものであるが、これに拘らず上
層金属配線６０に用いられるものと下層金属配線に用い
られるものとで同一成分の合金であっても、異なる成分
の合金であってもよい。
【００２０】なお、Si基板１０内および表面には拡散
層、ゲート電極等の半導体装置として必要な構造が形成
されている。下地絶縁膜２０の必要な位置にはコンタク
ト孔が存在し、下層金属配線と、拡散層もしくはゲート
電極あるいはその他の構造とを接続するコンタクト構造
が形成されている。図２のフローチャート、図３及び図
４に基づいて本発明の実施例に係る半導体装置の製造方
法について説明する。まず、図３（ａ）に示すように、
Si基板１０の表面に下地絶縁膜２０を形成し、この下地
絶縁膜２０上にスパッタ法でAl合金を 700nmの膜厚に堆
積させ、Al合金膜３１を形成する（ステップ２０１）。
次に、図３（ｂ）に示すように、Al合金膜３１上にスパ
ッタ法でTiを20nmの膜厚に堆積させ、Ti膜３２を形成す
る（ステップ２０２）。なお、このとき、Al合金膜３１
表面の酸化を抑制するために、Al合金膜３１の堆積した
後に、同一真空中で連続してTi膜３２の堆積を行うこと
が望ましい。
層、ゲート電極等の半導体装置として必要な構造が形成
されている。下地絶縁膜２０の必要な位置にはコンタク
ト孔が存在し、下層金属配線と、拡散層もしくはゲート
電極あるいはその他の構造とを接続するコンタクト構造
が形成されている。図２のフローチャート、図３及び図
４に基づいて本発明の実施例に係る半導体装置の製造方
法について説明する。まず、図３（ａ）に示すように、
Si基板１０の表面に下地絶縁膜２０を形成し、この下地
絶縁膜２０上にスパッタ法でAl合金を 700nmの膜厚に堆
積させ、Al合金膜３１を形成する（ステップ２０１）。
次に、図３（ｂ）に示すように、Al合金膜３１上にスパ
ッタ法でTiを20nmの膜厚に堆積させ、Ti膜３２を形成す
る（ステップ２０２）。なお、このとき、Al合金膜３１
表面の酸化を抑制するために、Al合金膜３１の堆積した
後に、同一真空中で連続してTi膜３２の堆積を行うこと
が望ましい。
【００２１】次に、図３（ｃ）に示すように、Ti膜３２
上に反応性スパッタ法でTiＮを30nmの膜厚に堆積させ、
TiＮ膜３３を形成する（ステップ２０３）。
上に反応性スパッタ法でTiＮを30nmの膜厚に堆積させ、
TiＮ膜３３を形成する（ステップ２０３）。
【００２２】次に、Al合金膜３１と、Ti膜３２と、TiＮ
膜３３とを堆積した層を所定の配線パターンに加工して
下層金属配線を形成する（ステップ２０４）。配線パタ
ーンの形成は、露光装置を用いてレジストパターンを形
成した後、塩素系のガスを用いたＲＩＥによってなされ
る。このとき、下層金属配線を構成する最上層は、TiＮ
膜３３なので、露光光に対する反射が抑えられ、この結
果、線幅 1.0μｍ以下というような微細な配線を形成す
ることも容易である。なお、本実施例に係る下層金属配
線を構成する最上層の金属膜の反射率と、第１従来例及
び第２従来例に係る下層金属配線を構成する最上層の金
属膜の反射率を比較した結果を図５に示す。この図から
も本発明はいずれの従来例に比べても反射率がかなり低
いことがわかる。
膜３３とを堆積した層を所定の配線パターンに加工して
下層金属配線を形成する（ステップ２０４）。配線パタ
ーンの形成は、露光装置を用いてレジストパターンを形
成した後、塩素系のガスを用いたＲＩＥによってなされ
る。このとき、下層金属配線を構成する最上層は、TiＮ
膜３３なので、露光光に対する反射が抑えられ、この結
果、線幅 1.0μｍ以下というような微細な配線を形成す
ることも容易である。なお、本実施例に係る下層金属配
線を構成する最上層の金属膜の反射率と、第１従来例及
び第２従来例に係る下層金属配線を構成する最上層の金
属膜の反射率を比較した結果を図５に示す。この図から
も本発明はいずれの従来例に比べても反射率がかなり低
いことがわかる。
【００２３】次に、図３（ｄ）に示すように、下層金属
配線の形成された下地絶縁膜２０上に層間絶縁膜４０を
形成する（ステップ２０５）。この層間絶縁膜４０は、
プラズマＣＶＤ法によってSiＯ2 を 300nmの膜厚で堆積
させてSiＯ2 膜を形成し、スピンオングラス（ＳＯＧ）
を平坦部において 300nmの厚さに塗布してＳＯＧ膜を形
成し、必要な温度で加熱処理を行うことによって形成さ
れる。その後、再びプラズマＣＶＤ法によってSiＯ2 を
200nmの膜厚で堆積させてSiＯ2 膜を形成する。なお、
線幅が 0.6μｍ程度以下のさらに微細なＬＳＩに層間絶
縁膜４０を形成する方法としては、以下のように行う。
すなわち、テトラエトキシシラン（以下、ＴＥＯＳとい
う）と酸素とを原料としたプラズマＣＶＤ法によってSi
Ｏ2 を堆積させ膜厚 100nmのSiＯ2 膜を形成し、さらに
このSiＯ2 膜の上に、ＴＥＯＳとオゾンとを原料とした
常圧ＣＶＤ法によってSiＯ2 を堆積させ膜厚 1.6μｍの
SiＯ2 膜を形成する。そして、SiＯ2 膜上にレジストを
塗布した後に平坦部のSiＯ2 膜の膜厚が 700nmになるま
でエッチバックを行い、再びプラズマＣＶＤ法によって
膜厚 100nmのSiＯ2 を堆積するのである。
配線の形成された下地絶縁膜２０上に層間絶縁膜４０を
形成する（ステップ２０５）。この層間絶縁膜４０は、
プラズマＣＶＤ法によってSiＯ2 を 300nmの膜厚で堆積
させてSiＯ2 膜を形成し、スピンオングラス（ＳＯＧ）
を平坦部において 300nmの厚さに塗布してＳＯＧ膜を形
成し、必要な温度で加熱処理を行うことによって形成さ
れる。その後、再びプラズマＣＶＤ法によってSiＯ2 を
200nmの膜厚で堆積させてSiＯ2 膜を形成する。なお、
線幅が 0.6μｍ程度以下のさらに微細なＬＳＩに層間絶
縁膜４０を形成する方法としては、以下のように行う。
すなわち、テトラエトキシシラン（以下、ＴＥＯＳとい
う）と酸素とを原料としたプラズマＣＶＤ法によってSi
Ｏ2 を堆積させ膜厚 100nmのSiＯ2 膜を形成し、さらに
このSiＯ2 膜の上に、ＴＥＯＳとオゾンとを原料とした
常圧ＣＶＤ法によってSiＯ2 を堆積させ膜厚 1.6μｍの
SiＯ2 膜を形成する。そして、SiＯ2 膜上にレジストを
塗布した後に平坦部のSiＯ2 膜の膜厚が 700nmになるま
でエッチバックを行い、再びプラズマＣＶＤ法によって
膜厚 100nmのSiＯ2 を堆積するのである。
【００２４】次に、層間絶縁膜４０の上にフォトマスク
をセットし、露光装置を用いてレジストパターンを形成
した後、フッ素系のガスを用いたＲＩＥによって図４
（ａ）に示すように、層間絶縁膜４０の所定の位置にTi
膜３２に達するヴィア孔５０を形成する（ステップ２０
６）。この方法として、フッ素系のガスを用いたＲＩＥ
によってヴィア孔５０を開孔し、TiＮ膜３２を露出させ
た後に、塩素系のガスを用いたＲＩＥによってTiＮ膜３
３を除去して、Ti膜３２を露出させる方法がある。ま
た、フッ素系ガスのＲＩＥの条件によっては、TiＮ膜３
３まで一つの工程で除去することも可能である。このTi
膜３２はAl合金膜３１とは異なり、絶縁性の高い酸化膜
が形成されないため、安定した抵抗が得られる。
をセットし、露光装置を用いてレジストパターンを形成
した後、フッ素系のガスを用いたＲＩＥによって図４
（ａ）に示すように、層間絶縁膜４０の所定の位置にTi
膜３２に達するヴィア孔５０を形成する（ステップ２０
６）。この方法として、フッ素系のガスを用いたＲＩＥ
によってヴィア孔５０を開孔し、TiＮ膜３２を露出させ
た後に、塩素系のガスを用いたＲＩＥによってTiＮ膜３
３を除去して、Ti膜３２を露出させる方法がある。ま
た、フッ素系ガスのＲＩＥの条件によっては、TiＮ膜３
３まで一つの工程で除去することも可能である。このTi
膜３２はAl合金膜３１とは異なり、絶縁性の高い酸化膜
が形成されないため、安定した抵抗が得られる。
【００２５】次に、塩素系ガスを用いたプラズマエッチ
ングによりヴィア孔５０底部に露出した下層金属配線の
清浄化処理を行う（ステップ２０７）。次に、ＤＭＡＨ
と水素とを原料とするＣＶＤ法でヴィア孔５０内にのみ
選択的にAlを堆積することによって図４（ｂ）に示すよ
うに、ヴィアプラグ５１を形成する（ステップ２０
８）。次ぎにスパッタ法でAlを 400ないし1000nmの膜厚
に堆積させAl合金膜を形成し、上述した下層金属配線を
形成するときと同様の方法を用いて、図４（ｃ）に示す
ように、上層金属配線６０を形成する。（ステップ２０
９） 次に、図４（ｄ）に示すように、熱処理を施すことによ
って下層金属配線を形成するAl膜３１とTi膜３２のAlと
Tiとを合金化して多層配線構造の半導体装置を製造する
（ステップ２１０）。このときの程度は約３５０℃から
約５００℃までのいずれかが好ましい。この熱処理は独
立した工程として行うことも、例えば上層金属配線６０
上に表面保護膜を形成するためのＣＶＤ法によるSiＯ2
膜堆積工程と同時におこなうことも可能である。後者の
ほうが工程短縮のためには好ましい。この加熱の際、Ti
膜厚が20nmと薄い上、TiN膜が存在することにより、大
きな体積変化を伴う反応を抑制することができる。この
結果、下層金属配線内にボイドが生ずることがないか、
あるいは生じたとしても電気的に影響を及ぼすことがな
い程に小さなものとすることが可能となる。また、TiＮ
は導電性を示すので、下層金属配線内にボイドが生じて
も、TiＮで導通する。
ングによりヴィア孔５０底部に露出した下層金属配線の
清浄化処理を行う（ステップ２０７）。次に、ＤＭＡＨ
と水素とを原料とするＣＶＤ法でヴィア孔５０内にのみ
選択的にAlを堆積することによって図４（ｂ）に示すよ
うに、ヴィアプラグ５１を形成する（ステップ２０
８）。次ぎにスパッタ法でAlを 400ないし1000nmの膜厚
に堆積させAl合金膜を形成し、上述した下層金属配線を
形成するときと同様の方法を用いて、図４（ｃ）に示す
ように、上層金属配線６０を形成する。（ステップ２０
９） 次に、図４（ｄ）に示すように、熱処理を施すことによ
って下層金属配線を形成するAl膜３１とTi膜３２のAlと
Tiとを合金化して多層配線構造の半導体装置を製造する
（ステップ２１０）。このときの程度は約３５０℃から
約５００℃までのいずれかが好ましい。この熱処理は独
立した工程として行うことも、例えば上層金属配線６０
上に表面保護膜を形成するためのＣＶＤ法によるSiＯ2
膜堆積工程と同時におこなうことも可能である。後者の
ほうが工程短縮のためには好ましい。この加熱の際、Ti
膜厚が20nmと薄い上、TiN膜が存在することにより、大
きな体積変化を伴う反応を抑制することができる。この
結果、下層金属配線内にボイドが生ずることがないか、
あるいは生じたとしても電気的に影響を及ぼすことがな
い程に小さなものとすることが可能となる。また、TiＮ
は導電性を示すので、下層金属配線内にボイドが生じて
も、TiＮで導通する。
【００２６】ここで、下層金属配線の酸化と、下層金属
配線−ヴィアプラグ間における抵抗との関係を示したも
のが図６である。このときの測定は直径 0.5μｍのヴィ
ア孔についてケルビンパターンを用いて行ったものであ
る。縦軸は抵抗値（Ω）を示す。この図から次ぎのよう
なことがいえる。即ち、第１従来例のようにヴィア孔底
面がAl若しくはAl合金の場合はその表面に絶縁性の高い
酸化膜が容易に形成されるため、ヴィアプラグと下層金
属配線との間の界面状態が変化し、その結果、下層金属
配線−ヴィアプラグ間における抵抗値が安定しない。一
方、本発明では、ヴィア孔底面がTi等の長周期型周期表
第４Ａ族の金属があらわれている。これらは、活性金属
ともよばれ酸素との親和力は強いが、絶縁性の高い酸化
膜は形成されない。従って、例え、洗浄化処理のための
エッチング装置やヴィアプラグ５１形成のためのＣＶＤ
装置内に酸素や水分が残留していてTi膜３２表面が再び
酸化されたとしても、下層金属配線−ヴィアプラグ間に
おける抵抗値は低く安定した値になる。その上、Ti膜３
２表面に酸化膜が存在したとしても、合金化のための熱
処理を行えば、AlとTiとの相互拡散にともなって酸化膜
も拡散し、不連続になり、さらにヴィアプラグ５１と下
層金属配線との間の抵抗に対する悪影響は小さくなる。
さらに、たとえAl合金膜３１表面に酸化膜が存在したと
しても、熱処理の際にTi膜３２によって還元される。こ
のことも、ヴィアプラグと下層金属配線との間の抵抗の
低減に効果的である。なお、本発明と同様にヴィア孔底
面がTi膜である第２従来例においても同様に下層金属配
線−ヴィアプラグ間において低く安定した抵抗値を得る
ことができた。
配線−ヴィアプラグ間における抵抗との関係を示したも
のが図６である。このときの測定は直径 0.5μｍのヴィ
ア孔についてケルビンパターンを用いて行ったものであ
る。縦軸は抵抗値（Ω）を示す。この図から次ぎのよう
なことがいえる。即ち、第１従来例のようにヴィア孔底
面がAl若しくはAl合金の場合はその表面に絶縁性の高い
酸化膜が容易に形成されるため、ヴィアプラグと下層金
属配線との間の界面状態が変化し、その結果、下層金属
配線−ヴィアプラグ間における抵抗値が安定しない。一
方、本発明では、ヴィア孔底面がTi等の長周期型周期表
第４Ａ族の金属があらわれている。これらは、活性金属
ともよばれ酸素との親和力は強いが、絶縁性の高い酸化
膜は形成されない。従って、例え、洗浄化処理のための
エッチング装置やヴィアプラグ５１形成のためのＣＶＤ
装置内に酸素や水分が残留していてTi膜３２表面が再び
酸化されたとしても、下層金属配線−ヴィアプラグ間に
おける抵抗値は低く安定した値になる。その上、Ti膜３
２表面に酸化膜が存在したとしても、合金化のための熱
処理を行えば、AlとTiとの相互拡散にともなって酸化膜
も拡散し、不連続になり、さらにヴィアプラグ５１と下
層金属配線との間の抵抗に対する悪影響は小さくなる。
さらに、たとえAl合金膜３１表面に酸化膜が存在したと
しても、熱処理の際にTi膜３２によって還元される。こ
のことも、ヴィアプラグと下層金属配線との間の抵抗の
低減に効果的である。なお、本発明と同様にヴィア孔底
面がTi膜である第２従来例においても同様に下層金属配
線−ヴィアプラグ間において低く安定した抵抗値を得る
ことができた。
【００２７】次に合金化のための熱処理の際の金属配線
の抵抗の変化と熱処理時間との関係を示したものが図７
である。図７において縦軸は、変化した抵抗値ΔＲをも
との抵抗値Ｒ0 で割ったものである。また、横軸は熱処
理時間を示し単位はｈ(hour)である。なお、このとき加
えられた温度は４５０℃であった。ここでは、本実施例
と第１従来例及び第２従来例とを比較することとした。
この図からも分かるように、本実施例に係る半導体装置
の金属配線は、従来例、特に第２従来例に比べAlとTiと
が合金化する反応が起きているにもかかわらず抵抗変化
が小さいといえる。これは第１従来例ではAl合金のみな
ので抵抗変化がみられないのは当然であるが、第２従来
例ではAl合金とTiとの体積変化を伴う反応が不均一に進
行し、下層金属配線内にボイドが生じたためこのように
抵抗値の変化が著しいものと考えられる。従って、この
ことからも本発明においてはこのような反応が抑制され
ているので、下層金属配線内にボイドが生ずることがな
いか、あるいは生じたとしても電気的に影響を及ぼすこ
とがない程に小さなものであるということが裏付けられ
ているものと考えることができる。なお、本実施例のTi
膜３２の膜厚は20nmとしたが、例えば10nm程度まで薄く
することによりさらにこの抵抗変化を減少させることが
可能となる。この場合にもヴィアプラグ５１と下層金属
配線との間の抵抗に顕著な変化は見られなかった。
の抵抗の変化と熱処理時間との関係を示したものが図７
である。図７において縦軸は、変化した抵抗値ΔＲをも
との抵抗値Ｒ0 で割ったものである。また、横軸は熱処
理時間を示し単位はｈ(hour)である。なお、このとき加
えられた温度は４５０℃であった。ここでは、本実施例
と第１従来例及び第２従来例とを比較することとした。
この図からも分かるように、本実施例に係る半導体装置
の金属配線は、従来例、特に第２従来例に比べAlとTiと
が合金化する反応が起きているにもかかわらず抵抗変化
が小さいといえる。これは第１従来例ではAl合金のみな
ので抵抗変化がみられないのは当然であるが、第２従来
例ではAl合金とTiとの体積変化を伴う反応が不均一に進
行し、下層金属配線内にボイドが生じたためこのように
抵抗値の変化が著しいものと考えられる。従って、この
ことからも本発明においてはこのような反応が抑制され
ているので、下層金属配線内にボイドが生ずることがな
いか、あるいは生じたとしても電気的に影響を及ぼすこ
とがない程に小さなものであるということが裏付けられ
ているものと考えることができる。なお、本実施例のTi
膜３２の膜厚は20nmとしたが、例えば10nm程度まで薄く
することによりさらにこの抵抗変化を減少させることが
可能となる。この場合にもヴィアプラグ５１と下層金属
配線との間の抵抗に顕著な変化は見られなかった。
【００２８】なお、この上層金属配線６０と下層金属配
線とはヴィアプラグ５１によって電気的に接続されてい
ることはいうまでもない。また、上層金属配線６０上に
さらに新たな層間絶縁膜４０および金属配線をそれぞれ
１層もしくはそれ以上積層することもできる。また、こ
こでは、第２の薄膜としてTi膜を、第３の薄膜としてTi
Ｎ膜を使用した例を示したが、これに制限されるもので
はなく、第２の薄膜としてZr等の他の第４族の金属を含
む膜を使用することも第３の薄膜としてＷ、Ｎ等の他の
第４Ａ族から第７Ａ族の金属の窒化物を含む膜を使用す
ることもTiＯＮ等の窒化酸化物、TiＢ等の硼化物のいず
れかを含む膜を使用することも可能であることはいうま
でもない。
線とはヴィアプラグ５１によって電気的に接続されてい
ることはいうまでもない。また、上層金属配線６０上に
さらに新たな層間絶縁膜４０および金属配線をそれぞれ
１層もしくはそれ以上積層することもできる。また、こ
こでは、第２の薄膜としてTi膜を、第３の薄膜としてTi
Ｎ膜を使用した例を示したが、これに制限されるもので
はなく、第２の薄膜としてZr等の他の第４族の金属を含
む膜を使用することも第３の薄膜としてＷ、Ｎ等の他の
第４Ａ族から第７Ａ族の金属の窒化物を含む膜を使用す
ることもTiＯＮ等の窒化酸化物、TiＢ等の硼化物のいず
れかを含む膜を使用することも可能であることはいうま
でもない。
【００２９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、ヴィア孔の底面に露出した下層金属配線の表面
にはアルミナ等の絶縁性の高い酸化物が存在しないた
め、ヴィアプラグの形成後に、電気的特性が非常に優
れ、信頼性の高いヴィア構造を得ることができる。
よれば、ヴィア孔の底面に露出した下層金属配線の表面
にはアルミナ等の絶縁性の高い酸化物が存在しないた
め、ヴィアプラグの形成後に、電気的特性が非常に優
れ、信頼性の高いヴィア構造を得ることができる。
【００３０】ヴィアプラグの形成後に熱処理によりヴィ
アプラグのAl系金属、第１の薄膜のAl系金属及び第２の
薄膜の長周期型周期表第４Ａ族金属を合金化すれば、第
４族の金属膜表面に酸化膜が存在したとしても合金の際
に不連続になって、ヴィアプラグと下層金属配線との間
の抵抗は低く安定に保たれる。
アプラグのAl系金属、第１の薄膜のAl系金属及び第２の
薄膜の長周期型周期表第４Ａ族金属を合金化すれば、第
４族の金属膜表面に酸化膜が存在したとしても合金の際
に不連続になって、ヴィアプラグと下層金属配線との間
の抵抗は低く安定に保たれる。
【００３１】また、例え、下層金属配線のAl合金膜表面
に酸化膜が存在したとしても、第４族金属に還元される
ため、やはり、ヴィアプラグと下層金属配線との間の抵
抗は低く安定に保たれる。
に酸化膜が存在したとしても、第４族金属に還元される
ため、やはり、ヴィアプラグと下層金属配線との間の抵
抗は低く安定に保たれる。
【００３２】加熱によって第１の薄膜と第２の薄膜とを
合金化させる際にも従来と比較して第４族の金属の膜厚
を薄くできる上、長周期型周期表第４Ａ族から７Ａ族の
中から選ばれた金属の窒化物等により形成されている第
３の薄膜が存続するために、大きな体積変化を伴う反応
を抑制することができる。また、この長周期型周期表第
４Ａ族から第７Ａ族の中から選ばれた金属の化合物は導
電性であるため下層金属配線内にボイドを生じても、第
３の薄膜が導通することが可能となる。
合金化させる際にも従来と比較して第４族の金属の膜厚
を薄くできる上、長周期型周期表第４Ａ族から７Ａ族の
中から選ばれた金属の窒化物等により形成されている第
３の薄膜が存続するために、大きな体積変化を伴う反応
を抑制することができる。また、この長周期型周期表第
４Ａ族から第７Ａ族の中から選ばれた金属の化合物は導
電性であるため下層金属配線内にボイドを生じても、第
３の薄膜が導通することが可能となる。
【００３３】さらに、下層金属配線を形成する最上層
は、高融点金属の窒化物、窒化酸化物又は硼化物のいず
れかを含んでいるので、露光光に対する反射率も低くす
ることができる。従って、下層金属配線の加工精度を高
めることができる。
は、高融点金属の窒化物、窒化酸化物又は硼化物のいず
れかを含んでいるので、露光光に対する反射率も低くす
ることができる。従って、下層金属配線の加工精度を高
めることができる。
【００３４】即ち、本発明にかかる方法によれば、ヴィ
アプラグと下層金属配線間において不要な抵抗が存在せ
ず、かつ、加熱した後も下層金属配線内にボイドを生じ
ない上に、露光光に対する反射率も低くいため非常に微
細な下層金属配線を形成することが可能となる。
アプラグと下層金属配線間において不要な抵抗が存在せ
ず、かつ、加熱した後も下層金属配線内にボイドを生じ
ない上に、露光光に対する反射率も低くいため非常に微
細な下層金属配線を形成することが可能となる。
【図１】本発明の実施例に係る半導体装置の断面図であ
る。
る。
【図２】本発明の実施例に係る半導体装置の製造工程を
示すフローチャートである。
示すフローチャートである。
【図３】本実施例に係る半導体装置の各製造工程を示す
図である。
図である。
【図４】本実施例に係る半導体装置の各製造工程を示す
図である。
図である。
【図５】下層金属配線を構成する最上層の金属膜の反射
率を比較した結果を示した図である。
率を比較した結果を示した図である。
【図６】下層金属配線の酸化と、下層金属配線−ヴィア
プラグ間における抵抗との関係を示した図である。
プラグ間における抵抗との関係を示した図である。
【図７】金属配線の抵抗の変化と熱処理時間との関係を
示したものが図である。
示したものが図である。
【図８】第１従来例に係る半導体装置の各製造工程を示
す図である。
す図である。
【図９】第２従来例に係る半導体装置の各製造工程を示
す図である。
す図である。
【図１０】第２従来例に係る半導体装置の断面図であ
る。
る。
１０…Si基板、２０…下地絶縁膜、３１…Al合金膜、３
２…Ti膜、３３…TiＮ膜、４０…層間絶縁膜、５０…ヴ
ィア孔、５１…ヴィアプラグ、６０…上層金属配線。
２…Ti膜、３３…TiＮ膜、４０…層間絶縁膜、５０…ヴ
ィア孔、５１…ヴィアプラグ、６０…上層金属配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 与洋 千葉県千葉市中央区川崎町１番地 川崎 製鉄株式会社 技術研究本部内 (56)参考文献 特開 平５−29476（ＪＰ，Ａ) 特開 平４−116821（ＪＰ，Ａ) 特開 平４−51525（ＪＰ，Ａ) 特開 平５−90268（ＪＰ，Ａ) 特開 平１−255249（ＪＰ，Ａ) 特開 昭63−128646（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (6)
- 【請求項１】 多層配線構造の半導体装置の製造方法に
おいて、 基板上にＡｌもしくはＡｌ合金を主成分とする第１の薄
膜を形成し、前記第１の薄膜上に長周期型周期表第４Ａ
族の金属を含む第２の薄膜を形成し、さらに第２の薄膜
上に長周期型周期表第４Ａ族から７族の中から選ばれた
金属の窒化物、窒化酸化物又は硼化物のいずれかを含む
第３の薄膜を形成して、パターニングすることにより下
層金属配線を形成する第１工程と、 前記下層金属配線の形成された前記基板上に層間絶縁膜
を形成する第２工程と、 前記層間絶縁膜をエッチングによりヴィア孔を穿設し
て、その底面に前記下層金属配線を構成する第２の薄膜
を露出させる第３工程と、 前記ヴィア孔内にＡｌを含んだガスを供給し、化学反応
により前記ヴィア孔にＡｌもしくはＡｌ合金を選択的に
堆積させてヴィアプラグを形成する第４工程と、を備え
ていることを特徴とする多層配線構造の半導体装置の製
造方法。 - 【請求項２】 前記第４工程後に、前記層間絶縁膜上に
上層金属配線を形成し、熱処理によりヴィアプラグと下
層金属配線とを合金化させる第５工程をさらに備えるこ
とを特徴とする請求項１に記載の多層配線構造の半導体
装置の製造方法。 - 【請求項３】 多層配線構造の半導体装置の製造方法に
おいて、 基板上にＡｌもしくはＡｌ合金を主成分とする第１の薄
膜を形成し、前記第１の薄膜上に長周期型周期表第４Ａ
族の金属を含む第２の薄膜を形成し、さらに第２の薄膜
上に長周期型周期表第４Ａ族から７族の中から選ばれた
金属の窒化物、窒化酸化物又は硼化物のいずれかを含む
第３の薄膜を形成して、パターニングすることにより下
層金属配線を形成する第１工程と、 前記下層金属配線の形成された前記基板上に層間絶縁膜
を形成する第２工程と、 前記層間絶縁膜をエッチングによりヴィア孔を穿設し
て、その底面に前記下層金属配線を構成する第２の薄膜
を露出させる第３工程と、 前記ヴィア孔内にＡｌを含んだガスを供給し、化学反応
により前記ヴィア孔に ＡｌもしくはＡｌ合金を選択的に
堆積させてヴィアプラグを形成する第４工程と、を備え
ており、 前記第３工程が、フッ素系ガスを用いた反応性イオンエ
ッチングによって前記ヴィア孔を穿設し、該ヴィア孔の
底面に前記第３の薄膜を露出させる工程と、塩素系のガ
スを用いた反応性イオンエッチングによって前記第３の
薄膜を除去して該ヴィア孔の底面に前記第２の薄膜を露
出させる工程とを含む、 ことを特徴とする多層配線構造の半導体装置の製造方
法。 - 【請求項４】 前記第２の薄膜がＴｉ膜であり、且つ、
前記第３の薄膜がＴｉＮ膜である、ことを特徴とする請
求項１〜３のいずれか一項に記載の多層配線構造の半導
体装置の製造方法。 - 【請求項５】 基板本体上面に、ＡｌもしくはＡｌ合金
を主成分とする第１の薄膜、前記第１の薄膜上に形成さ
れ、長周期型周期表第４Ａ族の金属を含む第２の薄膜及
び前記第２の薄膜上に形成され、長周期型周期表第４Ａ
族から７族の中から選ばれた金属の窒化物、窒化酸化物
又は硼化物のいずれかを含む第３の薄膜が堆積されてパ
ターニングされた下層金属配線と、 前記下層金属配線を含む基板上に形成された層間絶縁膜
と、 前記層間絶縁膜の所定の位置を穿設させて形成された開
孔内に埋め込み形成され、Ａｌを含み、かつ、端面が前
記第２の薄膜に接触するヴィアプラグと、 を備えることを特徴とする多層配線構造の半導体装置 。 - 【請求項６】 前記第２の薄膜がＴｉ膜であり、且つ、
前記第３の薄膜がＴｉＮ膜である、ことを特徴とする請
求項６記載の多層配線構造の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05598393A JP3339901B2 (ja) | 1993-03-16 | 1993-03-16 | 多層配線構造の半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05598393A JP3339901B2 (ja) | 1993-03-16 | 1993-03-16 | 多層配線構造の半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268075A JPH06268075A (ja) | 1994-09-22 |
| JP3339901B2 true JP3339901B2 (ja) | 2002-10-28 |
Family
ID=13014323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05598393A Expired - Fee Related JP3339901B2 (ja) | 1993-03-16 | 1993-03-16 | 多層配線構造の半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339901B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265972B1 (ko) * | 1997-12-31 | 2000-09-15 | 김영환 | 반도체장치의다층배선형성방법 |
| KR101792087B1 (ko) * | 2016-03-24 | 2017-11-02 | 주식회사 코윈디에스티 | 금속배선 리페어 방법 |
-
1993
- 1993-03-16 JP JP05598393A patent/JP3339901B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06268075A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7709955B2 (en) | Semiconductor device with a line and method of fabrication thereof | |
| US7851924B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| US8749064B2 (en) | Semiconductor device with a line and method of fabrication thereof | |
| JP2003017496A (ja) | 半導体装置及びその製造方法 | |
| KR100319588B1 (ko) | 배선구조의 형성방법 | |
| JP2005347510A (ja) | 半導体装置及びその製造方法 | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH1116914A (ja) | 半導体装置用の相互接続方法及び構成体 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JP4752108B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04242960A (ja) | 集積回路用配線 | |
| JPH10209276A (ja) | 配線形成方法 | |
| KR20030053673A (ko) | 반도체소자 및 그 제조방법 | |
| JPH06244186A (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH1117004A (ja) | 半導体装置およびその製造方法 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 | |
| JPH06216262A (ja) | 半導体装置 | |
| JP2000077385A (ja) | 半導体装置の高信頼性を有するビア形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |