KR20030053673A - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR20030053673A
KR20030053673A KR1020010083621A KR20010083621A KR20030053673A KR 20030053673 A KR20030053673 A KR 20030053673A KR 1020010083621 A KR1020010083621 A KR 1020010083621A KR 20010083621 A KR20010083621 A KR 20010083621A KR 20030053673 A KR20030053673 A KR 20030053673A
Authority
KR
South Korea
Prior art keywords
metal
semiconductor device
copper
metal wiring
metal layer
Prior art date
Application number
KR1020010083621A
Other languages
English (en)
Inventor
김형윤
정병현
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020010083621A priority Critical patent/KR20030053673A/ko
Publication of KR20030053673A publication Critical patent/KR20030053673A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation

Abstract

본 발명은 반도체소자 및 그 제조방법을 제공한다. 본 발명은 반도체 기판 상에 알루미늄(Al)/구리(Cu) 합금의 금속층을 적층시키고, 사진식각공정에 의해 상기 금속층을 금속 배선의 패턴으로 형성시키고, 상기 금속 배선의 측벽에 마그네슘(Mg)의 스페이서를 형성시킨다.
따라서, 상기 금속 배선의 측벽에 잔류한 구리와, 상기 스페이서의 마그네슘이 반응함으로써 MgCu2가 생성되므로 상기 금속 배선의 건식 식각 때에 사용된 소스 가스의 염소(Cl)와, 상기 금속 배선의 측벽에 잔류한 구리의 반응이 방지된다.
따라서, 상기 금속 배선의 부식이 방지되고 상기 금속 배선의 저항이 감소되며 나아가 반도체소자의 동작 속도가 향상될 수가 있다.

Description

반도체소자 및 그 제조방법{Semiconductor Devices and Method For Fabricating The Same}
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 알루미늄(Al)/구리(Cu) 합금의 금속 배선의 부식을 방지시킴으로써 반도체소자의 전기적 특성과 신뢰성을 향상시키도록 한 반도체소자 및 그 제조방법에 관한 것이다.
일반적으로, 반도체소자의 고집적화에 따라 설계룰이 줄어들고, 다층 배선이 요구된다. 또한, 상기 반도체소자의 저 전압화 및 고속화에 따라 저 유전율의 층간절연막이 요구된다. 특히, 로직계 반도체소자에서 미세 배선으로 인한 저항 상승 및 배선간의 기생 용량(Parasitic Capacitance)의 증가는 반도체소자의 동작속도 저하를 가져오므로 층간절연막으로서 저 유전율 막을 이용하는 다층의 배선이 요구된다. 상기 배선의 저항 감소를 위해 전기 전도도가 양호한 재질, 예를 들어 알루미늄(Al)/구리(Cu)의 합금이 기존의 순수 알루미늄을 대체하고 있다. 상기 알루미늄/구리의 합금은 금속 배선의 적층 후에 고온에서 급냉시키면, 상기 합금 내의 구리가 AlCu2의 형태로 알루미늄의 입계(Grain Boundary)에 석출된다. 이는 알루미늄 원자의 일렉트로 마이그레이션(Electro-Migration) 현상을 억제시키고 나아가 반도체소자의 전기적 특성 및 신뢰성을 향상시킨다.
종래에는 도 1 및 도 2에 도시된 바와 같이, 반도체소자의 금속 배선이 형성된다. 즉, 도 1에 도시된 바와 같이, 반도체 기판(10) 상에 하부 금속 배선(20)을 위한 알루미늄/구리의 합금층을 적층시키고, 사진식각공정에 의해 상기 합금층 상에 감광막(30)의 패턴을 패터닝시킨 후 상기 감광막(30)의 패턴을 식각 마스크로 이용하여 상기 합금층을 선택적으로 건식 식각시킴으로써 하부 금속 배선(20)의 패턴을 형성시킨다. 이어서, 도 2에 도시된 바와 같이, 상기 감광막(30)의 패턴을 애싱(Ashing) 공정에 의해 제거시킨 후 상부 금속 배선(도시 안됨)이 배치될 층간절연막(40)을 상기 하부 금속 배선(20)을 포함한 상기 반도체 기판(10) 상에 적층시키고 평탄화시킨다.
그런데, 종래에는 상기 금속 배선(20)의 패턴을 형성시키기 위한 건식 식각 공정에서 주로 BCl3, Cl2와 같은 소스 가스(31)가 주로 사용된다. 상기 건식 식각공정의 완료 후에는 상기 소스 가스(31)가 완전히 제거되어야 한다.
그러나, 상기 소스 가스(31)가 완전히 제거되지 못하고 상기 금속 배선(20)의 표면에 일부 잔류하는 경우, 상기 소스 가스(31)의 염소(Cl)와, 상기 금속 배선(20)의 식각된 측면에 잔류한 구리가 반응함으로써 도 3에 도시된 바와 같이, 상기 금속 배선(20)의 식각된 측면(A)에서 CuCl2(21)가 형성되어버린다. 상기 CuCl2(21)는 후속의 세정공정에 의해서 쉽게 제거되지 않으므로 상기 금속 배선(20)의 물리적 부식을 가져온다.
또한, 상기 금속 배선(20)의 형성 직후에 잔류하는 구리는 상기 금속 배선(20) 상에서 알루미늄의 전위차에 의한 전기적 부식(Galvanic Corrosion)을 유발시킨다. 이로써, 상기 금속 배선(20)의 전기적 부식 및 물리적 부식은 반도체소자의 전기적 특성과 신뢰성을 저하시킨다.
따라서, 본 발명의 목적은 알루미늄/구리 합금 재질의 금속 배선을 건식 식각하더라도 금속 배선의 부식을 방지하도록 한 반도체소자 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 금속 배선의 저항을 낮춤으로써 동작 속도를 향상시키도록 한 반도체소자 및 그 제조방법을 제공하는데 있다.
도 1 및 도 2는 종래의 반도체소자의 제조방법을 나타낸 단면 공정도.
도 3은 종래의 금속 배선의 부식을 나타낸 예시도.
도 4는 본 발명에 의한 반도체소자를 나타낸 단면 구조도.
도 5 내지 도 7은 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자는
반도체 기판;
상기 반도체 기판의 일부분 상에 형성된 알루미늄(Al)/구리(Cu) 합금의 금속 배선; 및
상기 금속 배선의 측벽에 형성된, 상기 금속 배선의 부식 방지를 위한 금속층의 스페이서를 포함하는 것을 특징으로 한다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자의 제조방법은
반도체 기판의 일부분 상에 알루미늄(Al)/구리(Cu) 합금의 금속 배선의 패턴을 형성시키는 단계; 및
상기 금속 배선의 측벽에 상기 금속 배선의 부식 방지를 위한 금속층의 스페이서를 형성시키는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 금속층을 상기 구리와의 결합력이 양호한 금속 재질로 형성시키고, 더욱 바람직하게는 마그네슘(Mg) 재질로 형성시킨다.
바람직하게는, 상기 금속층을 알곤 가스의 분위기와 100∼300℃의 온도에서 스퍼터링공정에 의해 형성시킬 수가 있다.
따라서, 본 발명은 상기 금속 배선의 부식을 방지시키고 반도체소자의 동작속도를 향상시킬 수가 있다.
이하, 본 발명에 의한 반도체소자 및 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.
도 4 는 본 발명에 의한 반도체소자를 나타낸 단면 구조도이다. 도 4를 참조하면, 반도체 기판(10)의 일부분 상에는 알루미늄(Al)/구리(Cu) 합금의 금속 배선(20)의 패턴이 형성되고, 상기 금속 배선(20)의 측벽에 형성된, 상기 금속 배선(20)의 부식 방지를 위한 금속층의 스페이서(50)가 형성된다. 상기 결과 구조의 전면에 층간절연막(40)이 적층, 평탄화된다. 상기 스페이서(50)의 금속층이 마그네슘(Mg)의 재질로 구성된다.
이와 같이 구성된 반도체소자의 경우, 상기 금속 배선(20)의 측벽에 마그네슘(Mg)의 스페이서(50)가 형성되므로 상기 금속 배선(20)의 측벽에 잔류한 구리(Cu)가 상기 금속 배선(20)의 패턴을 형성하기 위한 건식 식각공정용 소스 가스의 염소(Cl)와 반응하는 것을 차단시킨다.
따라서, 상기 금속 배선의 부식이 방지되는데, 이는 상기 금속 배선(20)의 저항을 낮추고 아울러 반도체소자의 동작 속도를 향상시킨다.
도 5 내지 도 7은 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도이다.
도 5를 참조하면, 먼저, 반도체 기판(10) 상에 하부 금속 배선(20)을 위한알루미늄/구리의 합금층을 2500∼5500Å의 두께로 적층시킨다. 물론, 상기 반도체 기판(10)에는 도면에 도시되지 않았으나 금속 배선, 소오스/드레인, 게이트 전극 등이 미리 형성되고 마지막으로 층간절연막이 적층, 평탄화되어 있음은 자명한 사실이다.
이어서, 사진식각공정에 의해 상기 합금층 상에 하부의 금속 배선(20)의 형성을 위한 감광막(30)의 패턴을 패터닝시킨 후 상기 감광막(30)의 패턴을 식각 마스크로 이용하여 상기 합금층을 선택적으로 건식 식각시킴으로써 상기 금속 배선(20)의 패턴을 형성시킨다. 이때, 상기 건식 식각공정에는 주로 BCl3, Cl2와 같은 소스 가스(31)가 주로 사용된다. 상기 건식 식각공정의 완료 후에는 상기 소스 가스(31)가 완전히 제거되어야 한다. 이는 상기 소스 가스(31)가 완전히 제거되지 못하고 상기 금속 배선(20)의 표면에 일부 잔류하는 경우, 상기 소스 가스(31)의 염소(Cl)와, 상기 금속 배선(20)의 식각된 측면에 잔류한 구리가 반응함으로써 도 3에 도시된 바와 같이, 상기 금속 배선(20)의 식각된 측면(A)에서 CuCl2(21)가 형성되어버리는 것을 방지하기 위함이다.
도 6을 참조하면, 상기 금속 배선(20)의 패턴이 형성되고 나면, 상기 감광막(30)의 패턴을 애싱(Ashing) 공정에 의해 제거시킨다. 이어서, 상기 금속 배선(20)을 포함한 상기 반도체 기판(10) 상에 상기 금속 배선(20)의 구리와의 결합력이 양호한 금속, 예를 들어 마그네슘(Mg) 재질의 금속층을 스퍼터링공정에 의해 2500∼5500Å의 두께로 적층시킨다. 그런 다음, 상기 마그네슘의 금속층을 열처리공정에 의해 치밀화시킨다.
여기서, 상기 스퍼터링공정은 알곤 가스의 분위기와, 100∼300℃의 온도에서 진행되는 것이 바람직하다. 상기 마그네슘 재질의 금속층은 스퍼터링공정 이외에 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD) 공정에 의해 적층될 수도 있다. 또한, 상기 구리와 결합력이 양호한 금속으로는 상기 마그네슘 이외에 상기 스퍼터링공정이나 유기금속 화학기상증착공정에 의해 용이하게 적층될 수 있는 금속이 사용 가능하다.
이후, 상기 마그네슘 재질의 금속층을 에치백공정에 의해 처리함으로써 상기 금속 배선(20)의 측벽에 상기 마그네슘 재질의 스페이서(50)를 형성시킨다. 상기 스페이서(50)의 마그네슘은 상기 금속 배선(20)의 식각된 측벽에 잔존하는 구리와 반응함으로써 MgCu2를 생성시킴으로써 상기 금속 배선(20)의 식각된 측벽에 잔존하는 구리를 제거시킨다.
따라서, 본 발명은 도 5의 상기 소스 가스(31)가 완전히 제거되지 못하고 상기 금속 배선(20)의 표면에 일부 잔류하는 경우가 발생하였더라도 상기 소스 가스(31)의 염소(Cl)와, 상기 금속 배선(20)의 식각된 측면에 잔류한 구리의 반응을 상기 스페이서(50)에 의해 방지할 수가 있다. 그 결과, 상기 금속 배선(20)의 식각된 측면에서 도 3의 CuCl2(21)가 형성되지 않으므로 상기 금속 배선(20)의 부식이 방지된다.
이와 아울러, 상기 스페이서(50)가 상기 금속 배선(20)의 측벽을 외부의 대기에 노출되는 것을 방지하므로 상기 금속 배선(20)의 측벽의 산화를 방지시킨다.
도 7을 참조하면, 상기 스페이서(50)의 형성이 완료되고 나면, 상기 결과 구조의 전면에 상부의 금속 배선(도시 안됨)이 배치될 층간절연막(40)을 적층시키고 화학기계연마공정에 의해 평탄화시킨다.
따라서, 본 발명은 상기 금속 배선의 식각된 측벽에 마그네슘 재질의 스페이서를 형성시킴으로써 상기 금속 배선의 저항을 감소시키고 나아가 반도체소자의 동작 속도를 향상시킬 수가 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체소자 및 그 제조방법은 반도체 기판 상에 알루미늄(Al)/구리(Cu) 합금의 금속층을 적층시키고, 사진식각공정에 의해 상기 금속층을 금속 배선의 패턴으로 형성시키고, 상기 금속 배선의 측벽에 마그네슘(Mg)의 스페이서를 형성시킨다.
따라서, 상기 금속 배선의 측벽에 잔류한 구리와, 상기 스페이서의 마그네슘이 반응함으로써 MgCu2가 생성되므로 상기 금속 배선의 건식 식각 때에 사용된 소스 가스의 염소(Cl)와, 상기 금속 배선의 측벽에 잔류한 구리의 반응이 방지된다.
따라서, 상기 금속 배선의 부식이 방지되고 상기 금속 배선의 저항이 감소되며 나아가 반도체소자의 동작 속도가 향상될 수가 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (8)

  1. 반도체 기판;
    상기 반도체 기판의 일부분 상에 형성된 알루미늄(Al)/구리(Cu) 합금의 금속 배선; 및
    상기 금속 배선의 측벽에 형성된, 상기 금속 배선의 부식 방지를 위한 금속층의 스페이서를 포함하는 반도체소자.
  2. 제 1 항에 있어서, 상기 금속층이 상기 구리와의 결합력이 양호한 금속 재질로 형성된 것을 특징으로 하는 반도체소자.
  3. 제 2 항에 있어서, 상기 금속층이 마그네슘(Mg) 재질로 형성된 것을 특징으로 하는 반도체소자.
  4. 반도체 기판 상에 알루미늄(Al)/구리(Cu) 합금의 금속 배선의 패턴을 형성시키는 단계; 및
    상기 금속 배선의 측벽에 부식 방지를 위한 금속층의 스페이서를 형성시키는단계를 포함하는 반도체소자의 제조방법.
  5. 제 4 항에 있어서, 상기 금속층을 상기 구리와의 결합력이 양호한 금속 재질로 형성시키는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 5 항에 있어서, 상기 금속층을 마그네슘(Mg) 재질로 형성시키는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 6 항에 있어서, 상기 금속층을 스퍼터링공정에 의해 형성시키는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제 7 항에 있어서, 상기 스퍼터링공정을 알곤 가스의 분위기와 100∼300℃의 온도에서 진행시키는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020010083621A 2001-12-22 2001-12-22 반도체소자 및 그 제조방법 KR20030053673A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010083621A KR20030053673A (ko) 2001-12-22 2001-12-22 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010083621A KR20030053673A (ko) 2001-12-22 2001-12-22 반도체소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20030053673A true KR20030053673A (ko) 2003-07-02

Family

ID=32212335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010083621A KR20030053673A (ko) 2001-12-22 2001-12-22 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20030053673A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777728B1 (ko) * 2005-12-15 2007-11-19 삼성에스디아이 주식회사 평판 표시 장치
KR100815945B1 (ko) * 2006-12-29 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 부식 방지 방법
KR101024870B1 (ko) * 2003-11-04 2011-03-31 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US8203264B2 (en) 2005-12-09 2012-06-19 Samsung Mobile Display Co., Ltd. Flat panel display and method of fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63156341A (ja) * 1986-12-19 1988-06-29 Fujitsu Ltd 電極配線の形成方法
JPH0513382A (ja) * 1991-07-03 1993-01-22 Matsushita Electric Ind Co Ltd エツチング方法
KR0131730B1 (ko) * 1994-05-20 1998-04-14 김주용 금속배선층 형성방법
KR20000013387A (ko) * 1998-08-07 2000-03-06 정선종 반도체 소자의 금속 배선 형성 방법
KR20010071002A (ko) * 1998-07-23 2001-07-28 조셉 제이. 스위니 측벽층을 갖춘 집적 회로의 상호 연결 라인

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63156341A (ja) * 1986-12-19 1988-06-29 Fujitsu Ltd 電極配線の形成方法
JPH0513382A (ja) * 1991-07-03 1993-01-22 Matsushita Electric Ind Co Ltd エツチング方法
KR0131730B1 (ko) * 1994-05-20 1998-04-14 김주용 금속배선층 형성방법
KR20010071002A (ko) * 1998-07-23 2001-07-28 조셉 제이. 스위니 측벽층을 갖춘 집적 회로의 상호 연결 라인
KR20000013387A (ko) * 1998-08-07 2000-03-06 정선종 반도체 소자의 금속 배선 형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024870B1 (ko) * 2003-11-04 2011-03-31 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US8203264B2 (en) 2005-12-09 2012-06-19 Samsung Mobile Display Co., Ltd. Flat panel display and method of fabricating the same
US8890406B2 (en) 2005-12-09 2014-11-18 Samsung Display Co., Ltd. Flat panel display and method of fabricating the same
KR100777728B1 (ko) * 2005-12-15 2007-11-19 삼성에스디아이 주식회사 평판 표시 장치
KR100815945B1 (ko) * 2006-12-29 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 부식 방지 방법

Similar Documents

Publication Publication Date Title
US20100270677A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2007180407A (ja) 半導体装置およびその製造方法
JP2006032864A (ja) 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法
JP2000077411A (ja) 半導体装置及びその製造方法
KR100319588B1 (ko) 배선구조의 형성방법
EP2059103A1 (en) Semiconductor device and multilayer wiring board
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
KR20030053673A (ko) 반도체소자 및 그 제조방법
US8587128B2 (en) Damascene structure
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
KR20040077421A (ko) 반도체 장치의 금속배선 형성 방법
KR20100011799A (ko) 반도체 소자의 제조방법
KR20040057893A (ko) 반도체장치 및 그 제조방법
KR100282231B1 (ko) 반도체 장치의 배선 제조 방법
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
JP3956118B2 (ja) 半導体装置の製造方法及びその半導体装置
JP4207113B2 (ja) 配線構造の形成方法
KR20060110788A (ko) 반도체 장치의 제조 방법
JP2007214418A (ja) 半導体装置の製造方法
JP2000294630A (ja) 半導体装置の製造方法
KR100383756B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100265342B1 (ko) 물리증착 방식을 사용한 반도체 장치의 금속배선 공정
KR20000048042A (ko) 알루미늄 배선과 반도체 장치 및 그 제조방법
KR100784105B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application