JPS63156341A - 電極配線の形成方法 - Google Patents
電極配線の形成方法Info
- Publication number
- JPS63156341A JPS63156341A JP30457186A JP30457186A JPS63156341A JP S63156341 A JPS63156341 A JP S63156341A JP 30457186 A JP30457186 A JP 30457186A JP 30457186 A JP30457186 A JP 30457186A JP S63156341 A JPS63156341 A JP S63156341A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- electrode wiring
- wiring
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 238000010438 heat treatment Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 208000028964 Congenital reticular ichthyosiform erythroderma Diseases 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明の電極配線の方法は、異方性エツチング技術を利
用すること等により、Ｃｕｐｉｄの周囲に該Ｃｕのバリ
ア膜を形成することを特徴とする。
用すること等により、Ｃｕｐｉｄの周囲に該Ｃｕのバリ
ア膜を形成することを特徴とする。
これによりその後の熱処理等に曝された場合にもＣｕ膜
のＣｕがＳｉやＳ ｉ０２膜中に拡散したり、あるいは
酸化されることがないので、Ｃｕ配線の低抵抗値を維持
することが回旋となる。
のＣｕがＳｉやＳ ｉ０２膜中に拡散したり、あるいは
酸化されることがないので、Ｃｕ配線の低抵抗値を維持
することが回旋となる。
本発明は電極配線の形成方法に関するものであり、更に
詳しく言えばＣｕを基体とする電極配線の形成方法に関
するものである。
詳しく言えばＣｕを基体とする電極配線の形成方法に関
するものである。
従来より配線材料としてＡｎ又はＡ文合金が多用されて
いるが、近年の半導体装この果植化により、配線の一層
の微細化が要求されている。
いるが、近年の半導体装この果植化により、配線の一層
の微細化が要求されている。
しかし、Ａｌ又はＡ１合金からなる配線においては、エ
レクトロマイグレーションやストレスによるボイド発生
等により断線が生じ、半導体装置の信頼性の低下を招く
。
レクトロマイグレーションやストレスによるボイド発生
等により断線が生じ、半導体装置の信頼性の低下を招く
。
そこでエレクトロマイグレーションやストレスに強く、
またＡｎよりも低抵抗のＣｕを半導体装置の配線材料と
して用いることが注目されている。
またＡｎよりも低抵抗のＣｕを半導体装置の配線材料と
して用いることが注目されている。
しかし、ＣｕはＳｉや５ｉＯ２Ｗ２に対する拡散係数が
大きく、このためプロセス中の熱処理により該ＳｉやＳ
ｉ０２膜中に容易に拡散してｐ−ｎ接合のリーク電流
の原因となる等の問題がある。また熱処理によりＣｕが
酸化して配線抵抗が急激に上昇するという問題がある。
大きく、このためプロセス中の熱処理により該ＳｉやＳ
ｉ０２膜中に容易に拡散してｐ−ｎ接合のリーク電流
の原因となる等の問題がある。また熱処理によりＣｕが
酸化して配線抵抗が急激に上昇するという問題がある。
本発明はかかる従来の問題点に鑑みて創作されたもので
あり、Ｃｕの保護膜によってＣｕ配線を囲むことにより
、低抵抗で、かつ高信頼性の電極配線の形成方法の提供
を目的とする。
あり、Ｃｕの保護膜によってＣｕ配線を囲むことにより
、低抵抗で、かつ高信頼性の電極配線の形成方法の提供
を目的とする。
Ｃ問題点を解決するための手段〕
本発明の電極配線の方法は、半導体膜とＣｕとのオーミ
ックコンタクト用金属膜、Ｃｕの第１のバリア金属膜、
Ｃｕ ＷＪ ＋ Ｃｕの第２のバリア金属膜を順次１
重ねて形成する工程と、前記各膜をパターニングして配
線パターンを形成する工程と、前面にＣｕの第３のバリ
ア金属膜を形成する工程と、異方性エツチングにより前
記配線の側面に前記ｆ５３のバリア金属膜を残す工程と
を有することを特徴とする。
ックコンタクト用金属膜、Ｃｕの第１のバリア金属膜、
Ｃｕ ＷＪ ＋ Ｃｕの第２のバリア金属膜を順次１
重ねて形成する工程と、前記各膜をパターニングして配
線パターンを形成する工程と、前面にＣｕの第３のバリ
ア金属膜を形成する工程と、異方性エツチングにより前
記配線の側面に前記ｆ５３のバリア金属膜を残す工程と
を有することを特徴とする。
異方性エツチングにより、配線の側面以外の工場な場所
に形成された第３のバリア金属膜は除去される。しかし
、配線の表面には第３のバリア金属膜の下に第２のバリ
ア金属膜が形成されているので、第３のバリア金属膜が
エツチング除去された時点でエツチングを停止すれば、
配線の側面に第３のバリア金属膜を、また配線の表面に
第２のバリア金属膜を残すことができる。
に形成された第３のバリア金属膜は除去される。しかし
、配線の表面には第３のバリア金属膜の下に第２のバリ
ア金属膜が形成されているので、第３のバリア金属膜が
エツチング除去された時点でエツチングを停止すれば、
配線の側面に第３のバリア金属膜を、また配線の表面に
第２のバリア金属膜を残すことができる。
このように、本発明によればＣｕの周囲をバリア金属膜
によって完全に囲むことができる。
によって完全に囲むことができる。
次に図を参照しながら本発明の実施例について説明する
。第１図は本発明の実施例に係る電極配線の形成方法を
説明する図である。
。第１図は本発明の実施例に係る電極配線の形成方法を
説明する図である。
（１）まずＳｉ基板ｌ上の５ｉ０２１１ｊｉ２の上に、
膜厚５００人のＴｉ１１！２３．膜厚１０００人のＴｉ
Ｎ膜４．ｇ厚７０００人のＣｕ膜５．Ｗ２厚２０００人
のＴｉＮ膜６を形成する０次いテＴｉＮ ６ 、 Ｃｕ
膜５ 、 ＴｉＮ膜４゜Ｔｉ１１２３のバターニングを
順次行ない電極配線を形成する。このときＣｕのエツチ
ングはＴｉＮ Ｗ２６をマスクにしたイオンミリング法
により行ない、またＴｉＮとＴｉのエツチングはＳＦ６
＋０２．１０％の反応性イオンエツチング法ＣＲＩＥ法
）により行なう（同図（ａ））。
膜厚５００人のＴｉ１１！２３．膜厚１０００人のＴｉ
Ｎ膜４．ｇ厚７０００人のＣｕ膜５．Ｗ２厚２０００人
のＴｉＮ膜６を形成する０次いテＴｉＮ ６ 、 Ｃｕ
膜５ 、 ＴｉＮ膜４゜Ｔｉ１１２３のバターニングを
順次行ない電極配線を形成する。このときＣｕのエツチ
ングはＴｉＮ Ｗ２６をマスクにしたイオンミリング法
により行ない、またＴｉＮとＴｉのエツチングはＳＦ６
＋０２．１０％の反応性イオンエツチング法ＣＲＩＥ法
）により行なう（同図（ａ））。
（２）次いで膜厚３０００人のＴｉＮ膜７をバイアスス
パッタリング法により形成する。これにより５ｉ０２Ｗ
２２およびＴｉＮ膜６の表面だけでなく、Ｃｕ膜５の側
面にもＴｉＮ膜７が一様に形成される（同図（ｂ））。
パッタリング法により形成する。これにより５ｉ０２Ｗ
２２およびＴｉＮ膜６の表面だけでなく、Ｃｕ膜５の側
面にもＴｉＮ膜７が一様に形成される（同図（ｂ））。
（３）次にＲＩＥ法によりＴｉＮ ＠の異方性ドライエ
ツチングを行なう、これにより５ｉ０２膜２の上および
ＴｉＮ１ｌｊＪ６の上のＴｉ１１２３がエツチングされ
るが、Ｃｕ膜５の側面に形成されたＴｉＮ ７は残る。
ツチングを行なう、これにより５ｉ０２膜２の上および
ＴｉＮ１ｌｊＪ６の上のＴｉ１１２３がエツチングされ
るが、Ｃｕ膜５の側面に形成されたＴｉＮ ７は残る。
また５ｉＯｚ膜２の上のＴｉＭ膜７がエツチング除去さ
れた時点でエツチングを停止すれば、Ｃｕ膜５の上のＴ
ｉＮ膜６を残すことができる。（同図（ｃ） ） 。
れた時点でエツチングを停止すれば、Ｃｕ膜５の上のＴ
ｉＮ膜６を残すことができる。（同図（ｃ） ） 。
このように本発明の実施例によれば、低抵抗で、かつ信
頼性の高い電極配線を形成することができる。
頼性の高い電極配線を形成することができる。
なお実施例ではバリア金属膜としてＴｉ１ｌ ｆｆＪを
用いたがそれ以外にＷ膜、Ｍｏ膜、Ｔａ膜又はＣｒｐｆ
Ｊを用いてもよい。
用いたがそれ以外にＷ膜、Ｍｏ膜、Ｔａ膜又はＣｒｐｆ
Ｊを用いてもよい。
また実施例ではＳｉ基板ｌ上に形成された場合のす一ミ
ックコンタクト用金属膜としてＴｉ１１２３を用いたが
、その他のオーミックコンタクト用金属膜を用いてもよ
い。
ックコンタクト用金属膜としてＴｉ１１２３を用いたが
、その他のオーミックコンタクト用金属膜を用いてもよ
い。
以上説明したように、本発明によれば配線基体としての
Ｃｕ１ｌＪの周囲をバリア金属膜によって完全に被覆し
ているので、その後のプロセスにおいて熱処理を施され
た場合にも、該Ｃｕ膜からＣｕがＳ ｉ０２膜やＳｉ基
板中に拡散することを防止することができるとともに、
該Ｃｕ膜が酸化するのを防止することができる。このた
め低抵抗で、信頼性の高い電極配線を得ることが回部で
ある。
Ｃｕ１ｌＪの周囲をバリア金属膜によって完全に被覆し
ているので、その後のプロセスにおいて熱処理を施され
た場合にも、該Ｃｕ膜からＣｕがＳ ｉ０２膜やＳｉ基
板中に拡散することを防止することができるとともに、
該Ｃｕ膜が酸化するのを防止することができる。このた
め低抵抗で、信頼性の高い電極配線を得ることが回部で
ある。
従って本発明によって形成される電極配線奄。
微細化する半導体集積回路に用いれば、特に有効である
。
。
第１図は本発明の実施例に係る電極配線の形成方法を説
明する図である。 （符号の説明） １・・・Ｓｉ基板、 ２・・・Ｓ’１０２Ｗ２． ３・・・Ｔｉ膜（オーミックコンタクト用金属膜）、 ４．６．７・・・ＴｉＮ ｆＱ （へリア金屈１ｆｌ）
、５・・・Ｃｕ Ｗ２゜
明する図である。 （符号の説明） １・・・Ｓｉ基板、 ２・・・Ｓ’１０２Ｗ２． ３・・・Ｔｉ膜（オーミックコンタクト用金属膜）、 ４．６．７・・・ＴｉＮ ｆＱ （へリア金屈１ｆｌ）
、５・・・Ｃｕ Ｗ２゜
Claims (2)
- （１）半導体膜とＣｕとのオーミックコンタクト用金属
膜、Ｃｕの第１のバリア金属膜、Ｃｕ膜、Ｃｕの第２の
バリア金属膜を順次、重ねて形成する工程と、 前記各膜をパターニングして配線パターンを形成する工
程と、 前面にＣｕの第３のバリア金属膜を形成する工程と、 異方性エッチングにより前記配線の側面に前記第３のバ
リア金属膜を残す工程とを有することを特徴とする電極
配線の形成方法。 - （２）前記バリア金属膜はＴｉＮ膜、Ｗ膜、Ｍｏ膜、Ｔ
ａ膜又はＣｒ膜のいずれかであることを特徴とする特許
請求の範囲第１項に記載の電極配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30457186A JP2503217B2 (ja) | 1986-12-19 | 1986-12-19 | 電極配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30457186A JP2503217B2 (ja) | 1986-12-19 | 1986-12-19 | 電極配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63156341A true JPS63156341A (ja) | 1988-06-29 |
| JP2503217B2 JP2503217B2 (ja) | 1996-06-05 |
Family
ID=17934594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30457186A Expired - Lifetime JP2503217B2 (ja) | 1986-12-19 | 1986-12-19 | 電極配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503217B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425439A (en) * | 1987-07-21 | 1989-01-27 | Hitachi Ltd | Semiconductor integrated circuit device |
| US5506449A (en) * | 1993-03-24 | 1996-04-09 | Kawasaki Steel Corporation | Interconnection structure for semiconductor integrated circuit and manufacture of the same |
| US5539256A (en) * | 1994-02-24 | 1996-07-23 | Nec Corporation | Semiconductor device having an interconnection of a laminate structure and a method for manufacturing the same |
| WO2000005773A1 (en) * | 1998-07-23 | 2000-02-03 | Applied Materials, Inc. | Integrated circuit interconnect lines having sidewall layers |
| WO2000049645A1 (en) * | 1999-02-18 | 2000-08-24 | The Furukawa Electric Co., Ltd. | Electrode for semiconductor device and its manufacturing method |
| US6339258B1 (en) | 1999-07-02 | 2002-01-15 | International Business Machines Corporation | Low resistivity tantalum |
| US6466124B1 (en) | 1999-04-08 | 2002-10-15 | Nec Corporation | Thin film resistor and method for forming the same |
| KR20030053673A (ko) * | 2001-12-22 | 2003-07-02 | 동부전자 주식회사 | 반도체소자 및 그 제조방법 |
| US6699777B2 (en) * | 2001-10-04 | 2004-03-02 | Micron Technology, Inc. | Etch stop layer in poly-metal structures |
| US7508075B2 (en) | 2003-08-01 | 2009-03-24 | Micron Technology, Inc. | Self-aligned poly-metal structures |
| US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
| US8169079B2 (en) | 2008-12-19 | 2012-05-01 | Advanced Interconnect Materials, Llc | Copper interconnection structures and semiconductor devices |
| JP2017503432A (ja) * | 2014-01-15 | 2017-01-26 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | 電子音響フィルタおよび電子音響フィルタを製造する方法。 |
-
1986
- 1986-12-19 JP JP30457186A patent/JP2503217B2/ja not_active Expired - Lifetime
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425439A (en) * | 1987-07-21 | 1989-01-27 | Hitachi Ltd | Semiconductor integrated circuit device |
| US5506449A (en) * | 1993-03-24 | 1996-04-09 | Kawasaki Steel Corporation | Interconnection structure for semiconductor integrated circuit and manufacture of the same |
| US5539256A (en) * | 1994-02-24 | 1996-07-23 | Nec Corporation | Semiconductor device having an interconnection of a laminate structure and a method for manufacturing the same |
| WO2000005773A1 (en) * | 1998-07-23 | 2000-02-03 | Applied Materials, Inc. | Integrated circuit interconnect lines having sidewall layers |
| JP2002521826A (ja) * | 1998-07-23 | 2002-07-16 | アプライド マテリアルズ インコーポレイテッド | 側壁層を有する集積回路の相互接続配線 |
| WO2000049645A1 (en) * | 1999-02-18 | 2000-08-24 | The Furukawa Electric Co., Ltd. | Electrode for semiconductor device and its manufacturing method |
| JP4865130B2 (ja) * | 1999-02-18 | 2012-02-01 | 古河電気工業株式会社 | 半導体素子用電極とその製造方法 |
| US6639316B1 (en) | 1999-02-18 | 2003-10-28 | The Furukawa Electric Co., Ltd. | Electrode having substrate and surface electrode components for a semiconductor device |
| US6466124B1 (en) | 1999-04-08 | 2002-10-15 | Nec Corporation | Thin film resistor and method for forming the same |
| US6339258B1 (en) | 1999-07-02 | 2002-01-15 | International Business Machines Corporation | Low resistivity tantalum |
| US6699777B2 (en) * | 2001-10-04 | 2004-03-02 | Micron Technology, Inc. | Etch stop layer in poly-metal structures |
| US6875679B2 (en) | 2001-10-04 | 2005-04-05 | Micron Technology, Inc. | Etch stop layer in poly-metal structures |
| US7078327B2 (en) | 2001-10-04 | 2006-07-18 | Micron Technology, Inc. | Self-aligned poly-metal structures |
| US7094673B2 (en) | 2001-10-04 | 2006-08-22 | Micron Technology, Inc. | Etch stop layer in poly-metal structures |
| US7166527B2 (en) | 2001-10-04 | 2007-01-23 | Micron Technology, Inc. | Etch stop layer in poly-metal structures |
| US7508074B2 (en) | 2001-10-04 | 2009-03-24 | Micron Technology, Inc. | Etch stop layer in poly-metal structures |
| KR20030053673A (ko) * | 2001-12-22 | 2003-07-02 | 동부전자 주식회사 | 반도체소자 및 그 제조방법 |
| US7508075B2 (en) | 2003-08-01 | 2009-03-24 | Micron Technology, Inc. | Self-aligned poly-metal structures |
| US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
| US8163649B2 (en) | 2008-03-25 | 2012-04-24 | Advanced Interconnect Materials, Llc | Copper interconnection structure, semiconductor device, and method for forming copper interconnection structure |
| US8169079B2 (en) | 2008-12-19 | 2012-05-01 | Advanced Interconnect Materials, Llc | Copper interconnection structures and semiconductor devices |
| US9082821B2 (en) | 2008-12-19 | 2015-07-14 | Advanced Interconnect Materials, Llc | Method for forming copper interconnection structures |
| JP2017503432A (ja) * | 2014-01-15 | 2017-01-26 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | 電子音響フィルタおよび電子音響フィルタを製造する方法。 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2503217B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63156341A (ja) | 電極配線の形成方法 | |
| CN101197315B (zh) | 半导体器件的金属线路图案及其制造方法 | |
| JPS61154146A (ja) | 半導体装置の製造方法 | |
| JPS59155128A (ja) | 半導体装置の製造方法 | |
| JPS63174336A (ja) | 多層配線間のコンタクトにおける鉱散バリヤ層の形成方法 | |
| JPS6286715A (ja) | 半導体装置の製造方法 | |
| JPS6347951A (ja) | 半導体装置の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JP2918278B2 (ja) | 半導体装置の製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPH01124238A (ja) | 半導体集積回路用配線およびその形成方法 | |
| JPS61242018A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPH06104343A (ja) | 半導体装置及び半導体製造方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPS6340357A (ja) | 多結晶シリコン抵抗体の製造方法 | |
| JPS60213059A (ja) | 半導体装置の製造方法 | |
| JPH02253615A (ja) | 半導体装置の製造方法 | |
| JPH0212872A (ja) | 半導体装置 | |
| JPS62128150A (ja) | 半導体装置の製造方法 | |
| JPH0462956A (ja) | エアブリッジ配線の製造方法 | |
| JPH065598A (ja) | 半導体装置における配線形成方法 | |
| JPH0230113A (ja) | 半導体集積回路装置 | |
| JPS5933882A (ja) | 電界効果半導体装置の製造方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 |