JPS60213059A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60213059A JPS60213059A JP7119284A JP7119284A JPS60213059A JP S60213059 A JPS60213059 A JP S60213059A JP 7119284 A JP7119284 A JP 7119284A JP 7119284 A JP7119284 A JP 7119284A JP S60213059 A JPS60213059 A JP S60213059A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- diffusion layer
- film
- thin film
- tiw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910008484 TiSi Inorganic materials 0.000 claims abstract description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 4
- 238000013508 migration Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ＴＩＷあるいはＴｉＳｉ 等の金属拡散層
でその表面が覆われた高品質のアルミニウム合金を配線
に使用した半導体装置の製造方法に関するものである。
でその表面が覆われた高品質のアルミニウム合金を配線
に使用した半導体装置の製造方法に関するものである。
第】図はフルミニクム合金乞配ＩｗＫ使用した半導体装
置の要部を示す図である。この図において、１は半導体
基板、２は数−のシリコンとのアルミニウム合金よりな
る前記半導体基板１上の配線、３はこれを覆うＣＶＤ膜
、４はこのＣＶＤ膜３の形成時に配ｍ２の表面に生じた
隆起部で、通常ヒロックといわれている。
置の要部を示す図である。この図において、１は半導体
基板、２は数−のシリコンとのアルミニウム合金よりな
る前記半導体基板１上の配線、３はこれを覆うＣＶＤ膜
、４はこのＣＶＤ膜３の形成時に配ｍ２の表面に生じた
隆起部で、通常ヒロックといわれている。
前記アルミニウム合金からなる配置１２ ｊｉ、半導体
基板１上にスパッタリング法により形成され、その後１
通常の写真製版ならびにエツチング工程により所望の形
状に加工し、その表面はシリコン酸化膜、シリコン窒化
膜等のＣＶＤ膜３で絶縁保護されている。ところで、こ
のＣＶＤ膜３の形成は５通常３００℃以上の温度で行わ
れているので。
基板１上にスパッタリング法により形成され、その後１
通常の写真製版ならびにエツチング工程により所望の形
状に加工し、その表面はシリコン酸化膜、シリコン窒化
膜等のＣＶＤ膜３で絶縁保護されている。ところで、こ
のＣＶＤ膜３の形成は５通常３００℃以上の温度で行わ
れているので。
配［２の表面には上記したように、ヒロックと称されて
いる数μｍの隆起部４が生成する。
いる数μｍの隆起部４が生成する。
この隆起部４は、特に多層配線の場合に重要な問題を生
じ、具体的には眉間絶縁面での歩留りの低下および信頼
性に問題７起す。また、さらには配線２の微細化および
電流密度の増大に伴い、この種のアルミニウム合金の配
１ｉｌｊ！２では、工／クトロマイグＶ−ジョン耐量が
不足するという問題点が生じてくる。
じ、具体的には眉間絶縁面での歩留りの低下および信頼
性に問題７起す。また、さらには配線２の微細化および
電流密度の増大に伴い、この種のアルミニウム合金の配
１ｉｌｊ！２では、工／クトロマイグＶ−ジョン耐量が
不足するという問題点が生じてくる。
この発明は、上記従来のものの欠点全除去するためにな
されたもので、所定のパターンに形成後の配線表面にチ
タン系の金属の拡散層をあらかじめ形成させてＣＶＤ膜
の形成時に生ずる上記ヒロックの発生ヶ抑止し、配線の
二ンク）ｃ−マイグレーション耐量の強いもの７提供す
ること７目的としている。以下、この発明を図面につい
て説明する。
されたもので、所定のパターンに形成後の配線表面にチ
タン系の金属の拡散層をあらかじめ形成させてＣＶＤ膜
の形成時に生ずる上記ヒロックの発生ヶ抑止し、配線の
二ンク）ｃ−マイグレーション耐量の強いもの７提供す
ること７目的としている。以下、この発明を図面につい
て説明する。
第２図（ａ） 、（ｂ）はこの発明の一実施例な示すも
ので、第２図（ａ）は製造途中の状１１Ｍｗ、第２図（
ｂｌは完成状１１４ｙｔそれぞれ示す図である。この図
で。
ので、第２図（ａ）は製造途中の状１１Ｍｗ、第２図（
ｂｌは完成状１１４ｙｔそれぞれ示す図である。この図
で。
第１図と同一符号は同一部分を示す。５は前記配線２の
表面を覆５ように半導体基板１上に被着されたＴｉＷ（
チタンタングステン）の金属薄膜、６は前記配線２内に
拡散された前記ＴｉＷの拡散層である。
表面を覆５ように半導体基板１上に被着されたＴｉＷ（
チタンタングステン）の金属薄膜、６は前記配線２内に
拡散された前記ＴｉＷの拡散層である。
以下、第２図（ｂ）で示すこの発明の半導体装置の製造
方法について説明する。
方法について説明する。
半導体基板１上に所定のパターンに形成後の配ｌｌｌＩ
２上に、ＴｉＷの金属薄膜５をスパッタリング法により
約０．１μｍの厚さＫなるよう、第２図（耐の状態に形
成する。その後、これを４５０℃で３０分間加熱し配憇
２の表面に前記ＴｉＷの拡散ＷＩＳｔ生成させ、その後
、プラズマエツチングまたは過酸化水素等の溶液で拡散
層６外の残余の金属薄膜５ン除去し、最後に第２図（ｂ
）で示すように、拡散層６を覆うＣＶＤ膜３′？：半導
体基板１上に被着しこれｔ絶縁保護するものである。
２上に、ＴｉＷの金属薄膜５をスパッタリング法により
約０．１μｍの厚さＫなるよう、第２図（耐の状態に形
成する。その後、これを４５０℃で３０分間加熱し配憇
２の表面に前記ＴｉＷの拡散ＷＩＳｔ生成させ、その後
、プラズマエツチングまたは過酸化水素等の溶液で拡散
層６外の残余の金属薄膜５ン除去し、最後に第２図（ｂ
）で示すように、拡散層６を覆うＣＶＤ膜３′？：半導
体基板１上に被着しこれｔ絶縁保護するものである。
なお、上記実施例では、配１ｆｊ２上ＫＴｉＷの金喘薄
膜５ｖ形成したが、これは他の金属１例えばＴｉ１ｔ
（チタンシリサイド）でもよい。また、この金属薄膜５
の形成後には熱処理を行って当該金属薄膜５の拡散層６
を形成させたが、金属薄膜５の形成直後に当該金属薄膜
５が配１ｉ１２上の表面に拡散するのであれば、必ずし
も加熱処理の必要かないととはもちろんである。
膜５ｖ形成したが、これは他の金属１例えばＴｉ１ｔ
（チタンシリサイド）でもよい。また、この金属薄膜５
の形成後には熱処理を行って当該金属薄膜５の拡散層６
を形成させたが、金属薄膜５の形成直後に当該金属薄膜
５が配１ｉ１２上の表面に拡散するのであれば、必ずし
も加熱処理の必要かないととはもちろんである。
以上説明したように、この発明の半導体装置の製造方法
は、所定のパターンを形成した後の配線表面にチタン系
の金属の拡散層ケ生成させているので、ＣＶＤ膜形成時
に配＃Ｊ表面に生成するヒロックの発生ケ抑止でき、こ
れＫより二ンクトｐマイグンーション耐量の強いものか
得られるという効果かある。
は、所定のパターンを形成した後の配線表面にチタン系
の金属の拡散層ケ生成させているので、ＣＶＤ膜形成時
に配＃Ｊ表面に生成するヒロックの発生ケ抑止でき、こ
れＫより二ンクトｐマイグンーション耐量の強いものか
得られるという効果かある。
第１図は従来の半導体装置を示すｌ！部部面面図第２図
（ａ） 、（ｂ）はこの発明の一実施例による半導体装
置の製造途中の状態と完成状態を示す要部断面図である
。 図中、１は半導体基板、２は配線、３はＣＶＤ膜、４は
隆起部、５は金属薄膜、６は拡散層である。 なお、図中の同一符号は同一または相当部分ケ示す。 代理人 大岩 増雄 （外２名） 第１図 人 第２図 手続補正書（自発） 特許庁長官殿 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄および図面６、補正の内
容 （１）明細書Ｗ４５頁５行の「これにより」を、「また
、」と補ＩＦする。 （２） 図面第１図を別紙のように補正する。 以 Ｊ−
（ａ） 、（ｂ）はこの発明の一実施例による半導体装
置の製造途中の状態と完成状態を示す要部断面図である
。 図中、１は半導体基板、２は配線、３はＣＶＤ膜、４は
隆起部、５は金属薄膜、６は拡散層である。 なお、図中の同一符号は同一または相当部分ケ示す。 代理人 大岩 増雄 （外２名） 第１図 人 第２図 手続補正書（自発） 特許庁長官殿 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄および図面６、補正の内
容 （１）明細書Ｗ４５頁５行の「これにより」を、「また
、」と補ＩＦする。 （２） 図面第１図を別紙のように補正する。 以 Ｊ−
Claims (1)
- シリコンとのアルミニウム合金よりなり半導体基板上に
被着された配線の表面に、ＴｉＷあるいはＴｉＳｉより
なる金属薄膜を形成する工程、この工程と同時Ｋ、また
はその後に前記金属薄膜を配線内に拡散させて前記金属
薄膜の拡散層を形成する工程、その後前記金属薄膜を除
去する工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7119284A JPS60213059A (ja) | 1984-04-09 | 1984-04-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7119284A JPS60213059A (ja) | 1984-04-09 | 1984-04-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60213059A true JPS60213059A (ja) | 1985-10-25 |
Family
ID=13453552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7119284A Pending JPS60213059A (ja) | 1984-04-09 | 1984-04-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213059A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154048A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | 配線およびその製造方法 |
| JPS6390839A (ja) * | 1986-10-03 | 1988-04-21 | Nec Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599964A (ja) * | 1982-07-07 | 1984-01-19 | Mitsubishi Electric Corp | 半導体装置の電極および配線の形成方法 |
-
1984
- 1984-04-09 JP JP7119284A patent/JPS60213059A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599964A (ja) * | 1982-07-07 | 1984-01-19 | Mitsubishi Electric Corp | 半導体装置の電極および配線の形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154048A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | 配線およびその製造方法 |
| JPS6390839A (ja) * | 1986-10-03 | 1988-04-21 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01252763A (ja) | 金属珪化物形成方法 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| JPS60213059A (ja) | 半導体装置の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPS60193362A (ja) | 半導体装置 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3064454B2 (ja) | 半導体装置の製造方法 | |
| JPS599964A (ja) | 半導体装置の電極および配線の形成方法 | |
| JPS6197825A (ja) | 半導体装置の製造方法 | |
| JPH01272138A (ja) | 配線の製法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH03169018A (ja) | 半導体集積回路の製造方法 | |
| JPS62213159A (ja) | 半導体装置の電極配線層 | |
| JPH02130920A (ja) | 半導体装置の製造方法 | |
| JPH04188832A (ja) | 半導体装置の製造方法 | |
| JPH01235253A (ja) | 半導体装置の製造方法 | |
| JPS6373646A (ja) | 半導体装置 | |
| JPS58125848A (ja) | 半導体装置の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JPH01287949A (ja) | 半導体装置の製造方法 | |
| JPS61226958A (ja) | 半導体装置およびその製造法 | |
| JPS60219772A (ja) | 半導体装置の製造方法 | |
| JPS6292453A (ja) | 半導体装置の製造方法 |