JPS58125848A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58125848A JPS58125848A JP839382A JP839382A JPS58125848A JP S58125848 A JPS58125848 A JP S58125848A JP 839382 A JP839382 A JP 839382A JP 839382 A JP839382 A JP 839382A JP S58125848 A JPS58125848 A JP S58125848A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- window
- substrate
- projections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の接衝分野
本発明は半導体装置の製造方法に係り、ｌｌ１ｉ！に半
導体装置に於けるカバー絶縁膜の品質を向上せしめる方
法に関する。
導体装置に於けるカバー絶縁膜の品質を向上せしめる方
法に関する。
（ｂ） 技術の背景
半導体装置に於ては、半導体基板面く形成されている機
能領域、下層絶縁膜、配線等を温気や汚染から保饅して
、その信頼性を確保するために、前記半導体基板上が１
〜２〔μ町１１度の厚さのカバー絶縁膜によって覆われ
る。そして該カバー絶縁膜管不連続面（断層〕のない均
質な膜として形成する仁とは、曳好な保護効果を得るた
め、）ｌ！にカバー絶縁膜にボンディング・バッド表出
窓を形成する際のエツチングを忠実に行うために重要で
ある０ （ｅ） 従来技術と間４点 従来の牛導体装蟹の製造方法に於て、カバー絶縁膜の形
成に至るプロセスは下記のように行われていた。即ち例
えば半導体基板上に形成されていゐ下層の絶縁１！［Ｋ
、機能領域面１に表出する電極窓を形成し、腋下層絶縁
膜上に蒸着法等によりアルミニウム（Ａ／）層を形成し
、該Ａｊ層を選択エツチングしてＡ／配１１１を形成し
た後、該ＡＩ配線の形成された下層絶縁膜上に１化学気
相成長（ＣＶＤ）法を用いてカバー絶縁膜例えばカパー
シん珪酸ガラス（ＰＳＧ） １１１．を形成する方法で
あった。
能領域、下層絶縁膜、配線等を温気や汚染から保饅して
、その信頼性を確保するために、前記半導体基板上が１
〜２〔μ町１１度の厚さのカバー絶縁膜によって覆われ
る。そして該カバー絶縁膜管不連続面（断層〕のない均
質な膜として形成する仁とは、曳好な保護効果を得るた
め、）ｌ！にカバー絶縁膜にボンディング・バッド表出
窓を形成する際のエツチングを忠実に行うために重要で
ある０ （ｅ） 従来技術と間４点 従来の牛導体装蟹の製造方法に於て、カバー絶縁膜の形
成に至るプロセスは下記のように行われていた。即ち例
えば半導体基板上に形成されていゐ下層の絶縁１！［Ｋ
、機能領域面１に表出する電極窓を形成し、腋下層絶縁
膜上に蒸着法等によりアルミニウム（Ａ／）層を形成し
、該Ａｊ層を選択エツチングしてＡ／配１１１を形成し
た後、該ＡＩ配線の形成された下層絶縁膜上に１化学気
相成長（ＣＶＤ）法を用いてカバー絶縁膜例えばカパー
シん珪酸ガラス（ＰＳＧ） １１１．を形成する方法で
あった。
然りこのような方法に於ては、カバーｐｓａｍ管化学気
相成長する際に半導体基板が４００〜４５０（’Ｃ）程
度の温度に加熱されるために、Ａ１層内に含オれる気体
の突沸成るいけＡｌの再結晶等によｐＡｌ配置１１ｏ表
面に高さ２〜３〔μｍ〕にも及ぶ急峻な突起が形成され
る。そしてこのように急峻壜突起が存在するＷＪＫ形成
される化学気相成長膜には突起の基部を起点とする不連
続成長面（断層）が形成されることは公知であｐｌ 上
記ＡＩ配線上のカバー絶縁膜には前記のような不連続成
長面が形成される。この不連続成長面は湿気に対する耐
性が低いのでカバー絶縁膜の保護効果を減退せしめ望ま
しくないのは勿論であるが、更に不都合なのはこの不連
続成長面がウェット・エツチングに対して異常に大きな
エッチ・レートを示すことである。即ちカバー絶縁膜に
ボンディングφパッド面を表出する窓を形成するに際し
ては、ウェア）−エツチング法が用いられるが、窓形成
領域に前記のような不連続成長面があると、この面に沿
りて急速にウェットΦエツチングが進み、ボンディング
・パッドを通り越してその下部の下層絶縁属がエツチン
グされて、ボンディング・バッドと半導体基板間のシ冒
−ト障害が発生することである。
相成長する際に半導体基板が４００〜４５０（’Ｃ）程
度の温度に加熱されるために、Ａ１層内に含オれる気体
の突沸成るいけＡｌの再結晶等によｐＡｌ配置１１ｏ表
面に高さ２〜３〔μｍ〕にも及ぶ急峻な突起が形成され
る。そしてこのように急峻壜突起が存在するＷＪＫ形成
される化学気相成長膜には突起の基部を起点とする不連
続成長面（断層）が形成されることは公知であｐｌ 上
記ＡＩ配線上のカバー絶縁膜には前記のような不連続成
長面が形成される。この不連続成長面は湿気に対する耐
性が低いのでカバー絶縁膜の保護効果を減退せしめ望ま
しくないのは勿論であるが、更に不都合なのはこの不連
続成長面がウェット・エツチングに対して異常に大きな
エッチ・レートを示すことである。即ちカバー絶縁膜に
ボンディングφパッド面を表出する窓を形成するに際し
ては、ウェア）−エツチング法が用いられるが、窓形成
領域に前記のような不連続成長面があると、この面に沿
りて急速にウェットΦエツチングが進み、ボンディング
・パッドを通り越してその下部の下層絶縁属がエツチン
グされて、ボンディング・バッドと半導体基板間のシ冒
−ト障害が発生することである。
（ｄ） 発明の目的
本発明の目的は、アルミニウムを主成分とする配線上に
化学気相成長されるカバー絶縁膜内に１不連続成長爾が
形成されるのを防止する方法を提供し、上記問題点を除
去することにある。
化学気相成長されるカバー絶縁膜内に１不連続成長爾が
形成されるのを防止する方法を提供し、上記問題点を除
去することにある。
（ｅ） 発明の構成
本発明は半導体装置の製造方法に於て、電４ｉｉ窓が形
成された第１の絶縁Ｍｔ−上面に有する半導体被処理基
板上にアルミニウムを主成分とする配線材料層音形成し
、咳半導体被処理基板を前記配線材料の融点未満のＭｆ
Ｋ加熱して配線材料層に突起上発生させ、該配線材料層
の突起部を選択的に除去し、該配ｌｉＩ＃料層を選択エ
ツチングして配線パターンを形成し、皺配線パターンを
有する半導体被処理基板上に第２の絶縁膜ｔ−影形成る
工１！を有することｔ４１黴とする◇ （ｆ） 発明の実施例 以下本発明を一実施例について、第１図乃至第８図に示
す工程断面図を用いて詳細に説明する。
成された第１の絶縁Ｍｔ−上面に有する半導体被処理基
板上にアルミニウムを主成分とする配線材料層音形成し
、咳半導体被処理基板を前記配線材料の融点未満のＭｆ
Ｋ加熱して配線材料層に突起上発生させ、該配線材料層
の突起部を選択的に除去し、該配ｌｉＩ＃料層を選択エ
ツチングして配線パターンを形成し、皺配線パターンを
有する半導体被処理基板上に第２の絶縁膜ｔ−影形成る
工１！を有することｔ４１黴とする◇ （ｆ） 発明の実施例 以下本発明を一実施例について、第１図乃至第８図に示
す工程断面図を用いて詳細に説明する。
なお１ｇ１図乃至第８図に於て同一記号は同一部位を示
す。
す。
本発明の方法に於ては、通常の工程を経て例えば第１図
に示すように半導体基板１面に拡散領域からなる機能領
域２が形成され、その上面がフィールド酸化［３及び下
層りん珪酸ガラス（ＰＳＧ）膜４で覆われ、該下層ＰＳ
Ｇ膜４に機能領域２面食表出する電極＄５が形成されて
なる被処理牛導体基板上に、通常の蒸着法等を用いて第
２図に示すように、例えば厚さ１〔μ慣〕糧度のアルミ
ニウムＣｋｌ ）層６′（必要であればシリコンを２〜
３〔チ〕含むＡ／合金層）を形成する。次りで咳被処理
牛導体基板を窒素（Ｎ２）中成るいはアルゴン（Ａｒ
）等の不活性ガス中に於て４００〜４５０ （’Ｃ）程
度の温度に２０〜３０〔分〕橿度保って、第３図に示す
ようにＡ／層６′に気泡成るいは再結晶に起因するＡＩ
突起７を発生させる。なおこのＡｎ突起は大きなもので
２〜３〔μｍ）程度の高さになる。又該突起発生処理の
温度はＡ／の融点未満の温度で、且つカバー絶縁膜の化
学気相成長温度以上に選ぶことが望ましい。
に示すように半導体基板１面に拡散領域からなる機能領
域２が形成され、その上面がフィールド酸化［３及び下
層りん珪酸ガラス（ＰＳＧ）膜４で覆われ、該下層ＰＳ
Ｇ膜４に機能領域２面食表出する電極＄５が形成されて
なる被処理牛導体基板上に、通常の蒸着法等を用いて第
２図に示すように、例えば厚さ１〔μ慣〕糧度のアルミ
ニウムＣｋｌ ）層６′（必要であればシリコンを２〜
３〔チ〕含むＡ／合金層）を形成する。次りで咳被処理
牛導体基板を窒素（Ｎ２）中成るいはアルゴン（Ａｒ
）等の不活性ガス中に於て４００〜４５０ （’Ｃ）程
度の温度に２０〜３０〔分〕橿度保って、第３図に示す
ようにＡ／層６′に気泡成るいは再結晶に起因するＡＩ
突起７を発生させる。なおこのＡｎ突起は大きなもので
２〜３〔μｍ）程度の高さになる。又該突起発生処理の
温度はＡ／の融点未満の温度で、且つカバー絶縁膜の化
学気相成長温度以上に選ぶことが望ましい。
次いで第４図に示すように咳被処理半導体基板上ＫＡ１
９４起の高さの１以上の厚さを有するレジスト層例えば
厚さ１．５〔μｍ）１１度のネガ−レジスト層８ｔ−通
常の方法で塗布形成する。次いで該被処理基板ｔＡｌと
レジストとの間圧選択性を持九ない研摩（エツチング）
方法、例えばアルゴン・イオン（Ａｒ”）等を用いる通
常のイオン・エツチング（イオン・建−リング）方法に
よりＡ１層６り上面の平坦部が表出されるまで全面切ｌ
ｌ！を行う○このイオ／・エツチング処理によりＡ／央
起７Ｆｉレジスト層８と共に研摩除去され、第５図に示
すようＫＭＭｅ２Ｏ表面は平坦化される。なお上記研摩
はスパッタ・エツチング法で行うこともできる。又レジ
スト層７を設けずにイオン・エツチング処理【行りてＡ
／層表面を平坦化することもできるが、この場合ＡＩ層
全面が研摩されるので、ＡＩＪｌｌ！ｔＷｒ定の厚さよ
り０．５〜ｌ〔μｍ〕橿度厚くしておく必要がある。上
記以後の工程は通常通りで、先ずドライ・エツチング法
によ’ｆＪＡｔ層６′の選択エツチングを行って第６図
に示すようにボンディング・パッド部９を有するＡ４配
＊６に形成する。次いで４００〜４５０（°Ｃ）程度で
行われる通常の化学気相成長法により、第７図に示すよ
うに前記ｋｌ配置ｓ６の形成されている被処塩半導体基
板上に例えば２〔μ−程度の厚さのカバーシん珪酸ガラ
ス（ｐｓｃ）膜ｌＯを成長形成させる。なお前述の突起
発生処理により化学気相成長温度附近でのＡｌ配線６の
脱ガスや再結晶は完了せしめられているので、皺カバー
ＰＳＧ膜ｌＯ成長時の加熱によりｉ配線６に突起が形成
されることはない。従ってボンディング・パッド部９を
含むＡ／配＠６上のカバーＰＳＧ膜１０は不連続成長面
を含まない均質な膜となる。次いで第８図に示すように
フォトーレジス）ｌ［１１ｔ−マスクとして弗化アンモ
ンＣＮ）ｔ、Ｆ）及び弗酸（■つを主成分とする通常の
エツチング液を用いてボンディング・パッド部７上のカ
バーＰＳＧ膜１０を選択的にエツチングしてＡｌ配線６
のボンディング・パッド部９を表出する慾１２を形成す
ることによや、半導体装置基板が完成する。なお前述し
たように１本発明の工程を経て形成されたカバーＰＳＧ
膜１０内には不連続成長面が形成されていないので、上
記窓明けに際してのウェット・エツチングに於て異常浸
蝕が行われることがなく、従ってボンディング・パッド
と半導体基板間の）四−トは発生しない。
９４起の高さの１以上の厚さを有するレジスト層例えば
厚さ１．５〔μｍ）１１度のネガ−レジスト層８ｔ−通
常の方法で塗布形成する。次いで該被処理基板ｔＡｌと
レジストとの間圧選択性を持九ない研摩（エツチング）
方法、例えばアルゴン・イオン（Ａｒ”）等を用いる通
常のイオン・エツチング（イオン・建−リング）方法に
よりＡ１層６り上面の平坦部が表出されるまで全面切ｌ
ｌ！を行う○このイオ／・エツチング処理によりＡ／央
起７Ｆｉレジスト層８と共に研摩除去され、第５図に示
すようＫＭＭｅ２Ｏ表面は平坦化される。なお上記研摩
はスパッタ・エツチング法で行うこともできる。又レジ
スト層７を設けずにイオン・エツチング処理【行りてＡ
／層表面を平坦化することもできるが、この場合ＡＩ層
全面が研摩されるので、ＡＩＪｌｌ！ｔＷｒ定の厚さよ
り０．５〜ｌ〔μｍ〕橿度厚くしておく必要がある。上
記以後の工程は通常通りで、先ずドライ・エツチング法
によ’ｆＪＡｔ層６′の選択エツチングを行って第６図
に示すようにボンディング・パッド部９を有するＡ４配
＊６に形成する。次いで４００〜４５０（°Ｃ）程度で
行われる通常の化学気相成長法により、第７図に示すよ
うに前記ｋｌ配置ｓ６の形成されている被処塩半導体基
板上に例えば２〔μ−程度の厚さのカバーシん珪酸ガラ
ス（ｐｓｃ）膜ｌＯを成長形成させる。なお前述の突起
発生処理により化学気相成長温度附近でのＡｌ配線６の
脱ガスや再結晶は完了せしめられているので、皺カバー
ＰＳＧ膜ｌＯ成長時の加熱によりｉ配線６に突起が形成
されることはない。従ってボンディング・パッド部９を
含むＡ／配＠６上のカバーＰＳＧ膜１０は不連続成長面
を含まない均質な膜となる。次いで第８図に示すように
フォトーレジス）ｌ［１１ｔ−マスクとして弗化アンモ
ンＣＮ）ｔ、Ｆ）及び弗酸（■つを主成分とする通常の
エツチング液を用いてボンディング・パッド部７上のカ
バーＰＳＧ膜１０を選択的にエツチングしてＡｌ配線６
のボンディング・パッド部９を表出する慾１２を形成す
ることによや、半導体装置基板が完成する。なお前述し
たように１本発明の工程を経て形成されたカバーＰＳＧ
膜１０内には不連続成長面が形成されていないので、上
記窓明けに際してのウェット・エツチングに於て異常浸
蝕が行われることがなく、従ってボンディング・パッド
と半導体基板間の）四−トは発生しない。
（ｇ） 発明の詳細
な説明したように本発明によれば表面に急峻な突起部が
なく平坦な表面會南するアルミニウム配線が形成され、
該アルミニウム配線上に形成されるカバー絶縁膜も不連
続成長面を内蔵しない均一な膜となる。従ってカバー絶
縁膜の耐湿性が向上すると同時に、ボンディング・パッ
ド窓明けに際してのボンディング・パッド基板間のシー
ートも防止されるので、半導体装置の製造歩留まりや信
頼性を向上することができる０
なく平坦な表面會南するアルミニウム配線が形成され、
該アルミニウム配線上に形成されるカバー絶縁膜も不連
続成長面を内蔵しない均一な膜となる。従ってカバー絶
縁膜の耐湿性が向上すると同時に、ボンディング・パッ
ド窓明けに際してのボンディング・パッド基板間のシー
ートも防止されるので、半導体装置の製造歩留まりや信
頼性を向上することができる０
第１図乃至第８図は本発明の一実施例に於ける工程断面
図である０ 図に於て、１は半導体基板、２は機能領域、３はフィー
ルド酸化膜、４は下層りん珪酸ガラス膜。 ５は電極窓、６′はアルミニウム層、６はアルミニウム
配線、７はアルミニウム突起、８はネガｅレジスト層、
９はボンディング・ノ（ラドｇ、１０はカバー９ん珪酸
ガラス膜、１１はフォト・レジスト膜。 １２はボンディング・パッド表出窓會示す。 第１ 圀 第２口 第５ｍ
図である０ 図に於て、１は半導体基板、２は機能領域、３はフィー
ルド酸化膜、４は下層りん珪酸ガラス膜。 ５は電極窓、６′はアルミニウム層、６はアルミニウム
配線、７はアルミニウム突起、８はネガｅレジスト層、
９はボンディング・ノ（ラドｇ、１０はカバー９ん珪酸
ガラス膜、１１はフォト・レジスト膜。 １２はボンディング・パッド表出窓會示す。 第１ 圀 第２口 第５ｍ
Claims (1)
- 電極窓が形成され九第１の絶縁Ｍを上面に有する半導体
被処理基板上にアルミニウムを主成分とする配線材料層
を形成し、次いで咳半導体被処理基板を前記配着材料の
融点未満の温度に加熱して配線材料層に突起を発生させ
、次いで該配線材料層の突起部を選択的に除去し、次い
で該配線材料層を選択エツチングして配線パターンを形
成し、次いで該配線ノリーンを有する半導体被処理基板
上に第２の絶縁膜を形成する工Ｓを有することを特徴と
する半導体装置の製造方法◇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP839382A JPS58125848A (ja) | 1982-01-22 | 1982-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP839382A JPS58125848A (ja) | 1982-01-22 | 1982-01-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58125848A true JPS58125848A (ja) | 1983-07-27 |
Family
ID=11691943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP839382A Pending JPS58125848A (ja) | 1982-01-22 | 1982-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125848A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984060A (en) * | 1987-09-24 | 1991-01-08 | Tadahiro Ohmi | Semiconductor device wirings with hillocks |
| JPH0322434A (ja) * | 1989-06-19 | 1991-01-30 | Nec Corp | 半導体装置の製造方法 |
-
1982
- 1982-01-22 JP JP839382A patent/JPS58125848A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984060A (en) * | 1987-09-24 | 1991-01-08 | Tadahiro Ohmi | Semiconductor device wirings with hillocks |
| WO1993013555A1 (en) * | 1987-09-24 | 1993-07-08 | Tadahiro Ohmi | Semiconductor device |
| JPH0322434A (ja) * | 1989-06-19 | 1991-01-30 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0345895B2 (ja) | ||
| JPS5815250A (ja) | 半導体装置の製造方法 | |
| JPH04229616A (ja) | 半導体層構造に開口を製造する方法 | |
| JPH01199456A (ja) | 半導体集積回路の製造方法 | |
| JPS58125848A (ja) | 半導体装置の製造方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JPS6320383B2 (ja) | ||
| JPS6027187B2 (ja) | 半導体装置の製造方法 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JP4207272B2 (ja) | 電子ビーム描画用アパーチャ | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS59178732A (ja) | 半導体装置の製造方法 | |
| JPS61216329A (ja) | 半導体装置の製造方法 | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| JPH08204015A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS5918632A (ja) | 半導体装置の電極形成方法 | |
| JPS59232443A (ja) | 半導体装置の製造方法 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPS58220448A (ja) | 半導体装置の製造方法 | |
| JPS5923106B2 (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPH065585A (ja) | 半導体装置の製造方法 | |
| JPS61174638A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS61113259A (ja) | 半導体装置の製造方法 |