JPH0345895B2 - - Google Patents

Info

Publication number
JPH0345895B2
JPH0345895B2 JP58139525A JP13952583A JPH0345895B2 JP H0345895 B2 JPH0345895 B2 JP H0345895B2 JP 58139525 A JP58139525 A JP 58139525A JP 13952583 A JP13952583 A JP 13952583A JP H0345895 B2 JPH0345895 B2 JP H0345895B2
Authority
JP
Japan
Prior art keywords
polyimide
lift
integrated circuit
metal
hydrazine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58139525A
Other languages
English (en)
Other versions
JPS5944830A (ja
Inventor
Miruguramu Arubin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS5944830A publication Critical patent/JPS5944830A/ja
Publication of JPH0345895B2 publication Critical patent/JPH0345895B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は集積回路構成体の製造方法に関するも
のであつて、更に詳細には、リフトオフ技術を使
用して後にリフトオフ物質を除去することによつ
てこの様な構成体の表面上に金属導電線を製造す
る方法に関するものである。
集積回路構成体の表面上に所望の物質領域を形
成する為に使用されるリフトオフ技術は公知であ
る。種々のリフトオフ方法に関する概説が“微細
金属線パターニング用のリフトオフ技術（Lift−
Off Techniques for Fine−Line Metal
Patterning）”、J.Frary及びP.Seese共著、セミコ
ンダクタ・インターナシヨナル、1981年12月、70
−89頁の文献に記載されている。
従来の集積回路製造技術に於いては、エツチン
グ技術を使用して集積回路構成体の表面上に所望
の物質からなるパターンを形成している。この様
な方法は種々の欠点を有しており、その適用が制
限され、特に極めて小さな領域を有する集積回路
構成体の製造に於いては然りである。例えば、付
着された物質のエツチングによる完全な除去を確
保する為に、パターンを常に多少とも過剰にエツ
チングせねばならず、その結果特定の線間隔に対
し線幅が減少されることになる。この様な問題点
はプラズマ乃至は反応性イオンエツチングを使用
することによつて緩和することが可能ではある
が、これらの方法に於いては、更に別の解決すべ
き問題として化学汚染問題を発生する。
リフトオフ方法を使用することによつてこれら
の欠点の多くを解消することが可能である。例え
ば、リフトオフ方法によれば、集積回路構成体そ
れ自身がプラズマ乃至は反応性イオンエツチング
に露呈されることがないので、活性デバイスに対
する放射線損傷を極力回避することが可能とな
る。更に、リフトオフ方法は集積回路の製造に於
いて通常使用される多くの物質をパターン形成す
る為の広範囲の温度範囲に亘つて使用することが
可能なものである。
典型的にはポリイミドであるリフトオフ物質
は、リフトオフ物質それ自身の正確なパターン形
成を行なうことを可能とする為にその下側に存在
する集積回路へ強固に付着されるものでなければ
ならず、従つて処理工程の最終段階に於いて集積
回路の表面からリフトオフ物質を完全に除去する
ことが困難であることが多い。この様な困難性
は、リフトオフ物質を集積回路の表面へ付着させ
る為に接着剤を使用する場合及びポリイミドそれ
自身が略不溶解性である場合には更に助長され
る。この様にリフトオフ物質が完全に除去されな
い場合には、短絡回路が形成されたり、又は集積
回路構成体の表面を〓後の処理工程から部分的に
隠蔽することにより歩留りが低下することとな
る。
本発明は、以上の点に鑑みなされたものであつ
て、上述した如き従来技術の欠点を解消した改良
型リフトオフ方法を提供することを目的とする。
本発明の１態様によれば、半導体構成体へ付着し
ているポリイミド領域を除去する方法を提供する
ものであつて、半導体構成体及びポリイミド領域
を450℃乃至490℃の間の温度へ加熱し、前記構成
体を塩化メチレン又はエチレンジアミン／ヒドラ
ジンの一方の溶液内に浸漬し、且つ前記溶液及び
半導体構成体を超音波処理することを特徴とする
ものである。
以下、添付の図面を参考に、本発明の具体的実
施の態様について詳細に説明する。第１図はシリ
コンウエハ１０と、ポリイミド層１２と、二酸化
シリコン層１４と、ホトレジスト層１５とを有す
る集積回路構成体の断面を示している。基板乃至
はウエハ１０は、典型的には、部分的に完成され
た集積回路構成体であつて、能動電子コンポーネ
ントを有すると共に受動電子コンポーネントを有
しており、且つ電気的導電性物質からなる層及び
その他の所望領域を有している。明らかな如く、
基板１０の特定的な特性は本発明にとつて重要な
ものではなく、本発明の方法に於いて使用する事
が可能な構成体を提供するに過ぎないものであ
る。
好適実施例に於いては、基板１０はシリコン基
板を有している。先ず、この基板を５乃至６ナノ
メータの厚さを接着促進剤でコーテイングする。
この様な接着促進剤としては、例えば、
Petrarchシステムズによつて製造されている
HMDSや又はDu Pontによつて製造されている
VM−651等がある。スピニング操作する事によ
つてこれらの接着促進剤の何れかを付与する。そ
うすることにより、〓後に付着させる層と基板１
０の表面１１との間の付着乃至は接着特性を改善
することが可能となる。適宜のポリイミド物質１
２を1.5乃至4.0μｍの厚さヘスピニング操作する
ことによつて付着させる。好適実施例に於いて
は、この場合に使用するポリイミド物質１２は、
Du Pont製のDI−2555又はチバガイギー製のXV
−218−HPを有するものである。スピニング操
作によつてポリイミドをウエハ上へ付与した後
に、該物質を空気中においてゆつくりと300℃の
温度へ加熱し且つ30分間略その温度状態を維持す
ることによつて養生させる。
次いで、真空蒸着又はプラズマを使用した化学
蒸着の何れかを使用することによつてポリイミド
１２の上表面上へ約1300Åの厚さに二酸化シリコ
ン１４を付着形成させる。二酸化シリコン１４の
厚さは後述する特定のプラズマエツチング工程に
よつて決定されるものではあるが、0.1乃至0.3μ
ｍの間の厚さとすることが適切であるということ
が判明した。
二酸化シリコン１４の上表面上にポジテイブの
ホトレジスト層を従来技術を使用して0.5乃至
1.0μｍの厚さに付着形成させる。次いで、ホトレ
ジスト１５を約６分間90℃の温度へ焼成する事に
よつて養生させる。好適実施例に於いては、ホト
レジスト１５はShipleyカンパニー、インコーポ
レイテツドによつて製造されているAZ−1450Jで
あり、約0.5μｍの厚さとする。
次いで、従来の集積回路製造装置、例えば、
Mannステツパを使用してホトレジスト１５を露
光させる。ホトレジストを現像し且つ135℃の温
度で30分間堅焼する。周知のプラズマ乃至は反応
性イオンエツチング装置を使用して、ホトレジス
トを除去した箇所において二酸化シリコン１４を
エツチング除去する。好適実施例に於いては、こ
の工程をCF4プラズマを使用して行なう。次い
で、酸素プラズマを使用してポリイミドをエツチ
ングし、その結果得られる構成体を30秒間塩酸内
に浸漬して残留物を除去する。本発明方法の段階
に於ける構成体の構造を第２図に示してある。
次いで、第３図に示した如く、所望の物質１８
を構成体の全面に亘つて付着形成させる。典型的
には、この物質１８は、下側に存在する基板１０
の種々の領域間の接続体を形成する為に使用され
る電気的導電性物質である。この付着工程の期間
中、構成体を340℃前後の温度とさせることが可
能である。第３図に示した如く、金属１８は基板
１０の上のみならず二酸化シリコン１４の上にも
付着される。この金属は任意の所望の厚さとする
ことが可能であるが、構成体の表面全体に亘つて
連続的なコーテイングを形成することがなく、図
示した様に開口を部分的にのみ充填する様な十分
に薄い厚さのものとすることが必要である。勿
論、金属１８の厚さを厚くしたい場合には、ポリ
イミド１２を厚く付着形成すれば良い。通常、ポ
リイミド１２は所望の金属１８の厚さよりも25％
以上大きな厚さに形成される。第３図に示した様
に金属を形成する為には、金属はウエハ１０の上
表面１１に対して略垂直に付着させることが必要
である。この様にして、ポリイミド１２上の金属
１８と基板１０上の金属１８からなる種々の領域
が不連続的に形成される。
次で、本構成体を約１時間乾燥窒素内において
450℃−490℃の温度へ加熱させる。この加熱処理
は、接着剤層の分子間に存在するポリマー結合及
び接着剤層とポリイミド物質との間の結合を破壊
する為のものである。注意すべきことであるが、
結合破壊工程と干渉することなしに部分的に水素
を含有させることが可能であり、且つ、部分的に
水素を含有させた場合には、付着させた金属のコ
ンタクトを構成する〓後の通常の処理工程に於け
る450乃至490℃の温度において水素アニールを起
こさせることが可能となる。
次いで、ポリイミド１２と、二酸化シリコン１
４と、二酸化シリコン１４の上に付着されている
不要の金属１８とからなるリフトオフ構成体を除
去する。この場合に、以下に記載する２つの方法
の何れかを使用して達成することが可能である。
第１の方法に於いては、本構成体を約30分間湿潤
剤を有する沸騰蒸溜水内に浸漬させる。次いで、
該構成体を10分間塩化メチレン内で超音波洗浄さ
せる。この様な沸騰処理及び超音波処理のサイク
ルを必要な回数だけ繰返し行ない、リフトオフ物
質を除去する。その結果得られる構造を第４図に
示してある。
HMDSを使用した場合のリフトオフ物質を除
去する為の２番目の技術に於いては、本構成体を
沸騰蒸溜水内に浸漬し、次いで容積率が60対40の
割合で混合させたエチレンジアミンとヒドラジン
（64％水）の混合物内に約30℃の温度で浸漬させ
る。この溶液を超音波撹拌させる。その結果、ポ
リイミドは約30秒乃至10分間の間で完全に薄層化
破壊するが、金属１８は少なくとも15分間影響を
受けずに残存する。この場合に使用するエチレン
ジアミンは米国ウイスコンシン州ミルウオーキー
のAldrich会社から入手することが可能であり、
ヒドラジンは米国オハイオ州ノアウツドにある
Matheson Coleman and Bellから入手すること
が可能である。接着剤としてHMDSの代りに
VM−651を使用した場合には、リフトオフ物質
を除去する為には溶液を30分間70℃の温度へ加熱
させることが必要である。
以上、本発明の具体的構成について詳細に説明
したが、本発明はこれら具体例にのみ限定される
べきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論
である。
【図面の簡単な説明】
第１図はパターニングを行なう前の集積回路構
成体を示した断面図、第２図はパターニングを行
なつた後の状態を示した断面図、第３図は所望の
金属接続体を形成した後の状態を示した断面図、
第４図はリフトオフ物質の接着結合破壊処理を行
なつた後の状態を示した断面図、である。 （符号の説明）、１０：シリコンウエハ（基
板）、１２：ポリイミド層、１４：二酸化シリコ
ン層、１５：ホトレジスト層、１８：金属。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体構成体へ付着されているポリイミド領
    域を除去するリフトオフ方法において、前記構成
    体及び前記ポリイミド領域を450℃乃至490℃へ加
    熱し、前記構成体を塩化メチレン又はエチレンジ
    アミン／ヒドラジンのいずれか一方の溶液内に浸
    漬し、前記溶液及び前記半導体構成体を超音波処
    理し、その際に前記ポリイミド領域及びその上に
    形成された金属層を前記半導体構成体から除去す
    ることを特徴とする方法。 ２ 特許請求の範囲第１項において、前記加熱工
    程が乾燥窒素内において行なわれることを特徴と
    する方法。 ３ 特許請求の範囲第２項において、前記加熱工
    程が約１時間加熱する工程であることを特徴とす
    る方法。 ４ 特許請求の範囲第１項乃至第３項の内のいず
    れか１項において、前記構成体を浸漬する工程の
    前に前記構成体を水中で沸騰させることを特徴と
    する方法。 ５ 特許請求の範囲第４項において、前記水が湿
    潤剤を有することを特徴とする方法。 ６ 特許請求の範囲第１項乃至第５項の内のいず
    れか１項において、前記エチレンジアミン／ヒド
    ラジン溶液が約40％容積のヒドラジンを有するこ
    とを特徴とする方法。 ７ 特許請求の範囲第１項乃至第６項の内のいず
    れか１項において、前記加熱工程が水素を含有す
    る気体中において行なわれることを特徴とする方
    法。
JP58139525A 1982-08-02 1983-08-01 リフトオフ方法 Granted JPS5944830A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US404108 1982-08-02
US06/404,108 US4428796A (en) 1982-08-02 1982-08-02 Adhesion bond-breaking of lift-off regions on semiconductor structures

Publications (2)

Publication Number Publication Date
JPS5944830A JPS5944830A (ja) 1984-03-13
JPH0345895B2 true JPH0345895B2 (ja) 1991-07-12

Family

ID=23598195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58139525A Granted JPS5944830A (ja) 1982-08-02 1983-08-01 リフトオフ方法

Country Status (5)

Country Link
US (1) US4428796A (ja)
EP (1) EP0102281B1 (ja)
JP (1) JPS5944830A (ja)
CA (1) CA1192480A (ja)
DE (1) DE3379133D1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4456675A (en) * 1983-07-26 1984-06-26 International Business Machines Corporation Dry process for forming metal patterns wherein metal is deposited on a depolymerizable polymer and selectively removed
US4539222A (en) * 1983-11-30 1985-09-03 International Business Machines Corporation Process for forming metal patterns wherein metal is deposited on a thermally depolymerizable polymer and selectively removed
DE3604368A1 (de) * 1985-02-13 1986-08-14 Sharp K.K., Osaka Verfahren zur herstellung eines duennfilm-transistors
JPS61242044A (ja) * 1985-04-19 1986-10-28 Matsushita Electronics Corp 半導体装置の製造方法
US4853669A (en) * 1985-04-26 1989-08-01 Wisconsin Alumni Research Foundation Sealed cavity semiconductor pressure transducers and method of producing the same
US4744863A (en) * 1985-04-26 1988-05-17 Wisconsin Alumni Research Foundation Sealed cavity semiconductor pressure transducers and method of producing the same
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
US4715109A (en) * 1985-06-12 1987-12-29 Texas Instruments Incorporated Method of forming a high density vertical stud titanium silicide for reachup contact applications
US4886573A (en) * 1986-08-27 1989-12-12 Hitachi, Ltd. Process for forming wiring on substrate
JPH0626201B2 (ja) * 1987-10-15 1994-04-06 富士通株式会社 半導体装置の製造方法
EP0511691A3 (en) * 1988-07-13 1993-03-03 International Business Machines Corporation Wet etching of cured polyimide
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
US6989228B2 (en) 1989-02-27 2006-01-24 Hitachi, Ltd Method and apparatus for processing samples
US5868854A (en) * 1989-02-27 1999-02-09 Hitachi, Ltd. Method and apparatus for processing samples
US5232872A (en) * 1989-05-09 1993-08-03 Fujitsu Limited Method for manufacturing semiconductor device
US5006488A (en) * 1989-10-06 1991-04-09 International Business Machines Corporation High temperature lift-off process
US5140396A (en) * 1990-10-10 1992-08-18 Polaroid Corporation Filter and solid state imager incorporating this filter
US5059500A (en) * 1990-10-10 1991-10-22 Polaroid Corporation Process for forming a color filter
US5382315A (en) * 1991-02-11 1995-01-17 Microelectronics And Computer Technology Corporation Method of forming etch mask using particle beam deposition
US5244538A (en) * 1991-07-26 1993-09-14 Microelectronics And Computer Technology Corporation Method of patterning metal on a substrate using direct-write deposition of a mask
US5350487A (en) * 1993-05-03 1994-09-27 Ameen Thomas J Method of etching polyimide
US5925260A (en) * 1997-01-02 1999-07-20 Micron Technology, Inc. Removal of polyimide from dies and wafers
DE19717363C2 (de) * 1997-04-24 2001-09-06 Siemens Ag Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
US6656313B2 (en) * 2001-06-11 2003-12-02 International Business Machines Corporation Structure and method for improved adhesion between two polymer films
US20060108322A1 (en) * 2004-11-19 2006-05-25 Wei Wu Lift-off material

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873361A (en) 1973-11-29 1975-03-25 Ibm Method of depositing thin film utilizing a lift-off mask
US3988256A (en) * 1974-04-03 1976-10-26 Allied Chemical Corporation Photoresist stripper rinse
US4218283A (en) * 1974-08-23 1980-08-19 Hitachi, Ltd. Method for fabricating semiconductor device and etchant for polymer resin
JPS5127464A (ja) * 1974-08-23 1976-03-08 Hitachi Ltd Horiimidokeijushimakuno sentakutekietsuchinguhoho
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
US4218532A (en) 1977-10-13 1980-08-19 Bell Telephone Laboratories, Incorporated Photolithographic technique for depositing thin films
JPS5621332A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
JPS5874041A (ja) * 1981-10-29 1983-05-04 Hitachi Chem Co Ltd ポリイミド系樹脂用エツチング液
US4451971A (en) * 1982-08-02 1984-06-05 Fairchild Camera And Instrument Corporation Lift-off wafer processing

Also Published As

Publication number Publication date
EP0102281A2 (en) 1984-03-07
JPS5944830A (ja) 1984-03-13
US4428796A (en) 1984-01-31
EP0102281A3 (en) 1986-03-26
EP0102281B1 (en) 1989-02-01
CA1192480A (en) 1985-08-27
DE3379133D1 (en) 1989-03-09

Similar Documents

Publication Publication Date Title
JPH0345895B2 (ja)
EP0046525B1 (en) Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure
US4440804A (en) Lift-off process for fabricating self-aligned contacts
JP3630777B2 (ja) マルチチップ・モジュールの製造方法
US4631806A (en) Method of producing integrated circuit structures
JPS63501186A (ja) ポリイミド絶縁層中に垂直接続部を形成する方法
JPS59117115A (ja) 半導体装置の製造方法
GB2337826A (en) Semiconductor patterning method
JP3009032B2 (ja) 半導体装置の製造方法
JPH03198342A (ja) 半導体装置の製造方法
JPH0355833A (ja) 半導体装置の製造方法
JP3532972B2 (ja) 化合物半導体装置の製造方法
KR0126655B1 (ko) 금속배선 형성방법
JPH04307737A (ja) 半導体装置の製造方法
JP3036086B2 (ja) 半導体装置の製造方法
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
JPS5923106B2 (ja) 半導体装置の製造方法
JPS625639A (ja) リフトオフ法
JPS6019661B2 (ja) 電極形成法
JPH02272749A (ja) 半導体装置の金属配線を表面処理する方法
JP2877151B2 (ja) 半導体装置の製造方法
JPH05218272A (ja) リードフレームの製造方法
JPS6273744A (ja) 金属配線パタ−ンの形成方法
JPS6193629A (ja) 半導体装置の製造方法
JPS59178732A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees