JPS5923106B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5923106B2
JPS5923106B2 JP51122647A JP12264776A JPS5923106B2 JP S5923106 B2 JPS5923106 B2 JP S5923106B2 JP 51122647 A JP51122647 A JP 51122647A JP 12264776 A JP12264776 A JP 12264776A JP S5923106 B2 JPS5923106 B2 JP S5923106B2
Authority
JP
Japan
Prior art keywords
aluminum
electrode wiring
semiconductor device
aluminum electrode
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51122647A
Other languages
English (en)
Other versions
JPS5347766A (en
Inventor
健三 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP51122647A priority Critical patent/JPS5923106B2/ja
Publication of JPS5347766A publication Critical patent/JPS5347766A/ja
Publication of JPS5923106B2 publication Critical patent/JPS5923106B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法、特にアルミニウム電極
配線を外部電極に接続する接続部の形式方法に関する。
一般にＭＯＳとパイボーラーの半導体装置の製造におい
て、各半導体装置の動作領域に対する電気的接触と動作
領域相互間を接続するのにアルミニウム電極配線が使用
されている。
このアルミニウム電極配線は真空蒸着方法又はスパッタ
リング方法によつてアルミニウムを被着し、ホトエッチ
ング技術を用いて所望領域を形成し、更に５００℃前後
の温度で合金化処理を行なつている。次にこれらの比較
的薄くて軟らかなアルミニウム電極配線を損傷と汚れ等
から防止し、半導体装置の信頼性を向上させるためにア
ルミニウム電極配線上に絶縁膜を形成する。この絶縁膜
は気相成長法による気相成長酸化ケイ素膜が一般に使わ
れている。次に、アルミニウム電極配線の一部を外部電
極と接続させるためにアルミニウム電極配線上の気相成
長酸化ケイ素膜の一部をホトエッチングを用いて開口す
る。このエッチングには弗化水素酸（ＨＦ）と弗化アン
モニウム（ＮＨ４Ｆ）の水溶液とからなる緩衝液（以下
バッファ−弗酸という）によつて気相成長酸化ケイ素膜
直下のアルミニウム電極配線が露出する迄エッチングを
行なつている。このバッファ−弗酸エッチング液中のフ
ッ素イオンとアルミニウムは容易に結合して安定なアル
ミニウム弗化物を形成しやすい。又、アルミニ・ ウム
は両性のため酸性、アルカリ性の水溶液や水気とも化学
反応し何らかのアルミニウム酸化物を作りやすく、アル
ミニウム電極配線表面を変色させている。これらの絶縁
膜が存在するとアルミニウム電極配線を外部電極と接続
する部分での電気フ 伝導度と接続強度不良を越し歩留
と信頼性を低下させるような欠点があつた。本発明は上
記欠点を除去し、アルミニウム弗化物とアルミニウム酸
化物の不必要膜のないアルミニウム電極配線面を露出さ
せ、外部電極と接続す了 る部分の電気伝導度と接続強
度を増大させると共に確実な連結が得られ、信頼性の向
上を図ることができる半導体装置の製造方法を提供する
ものである。
本発明の方法は、半導体装置のアルミニウム電０極配線
から外部電極に取出す半導体装置の製造方法において、
該アルミニウム電極配線上に絶縁膜を被着する工程と上
記アルミニウム電極配線の一部表面を外部電極と接続す
るためにホトエッチング技術によつて該絶縁膜を選択エ
ッチングする工５程と、その後、上記露出されたアルミ
ニウム表面を弗酸と水を含む溶液中で処理した後、外部
電極金属と接触、加熱して接続部を形成することを特り
、徴とする。
本発明を実施例により説明する。
第１図〜第３図は本発明の方法を半導体装置の電極配線
に実施した場合の主な工程における断面図である。
半導体基板１の上にアルミニウム電極配線膜２を形成し
、その上にシラン（ＳｉＨ４）と酸素を用いる気相成長
法により酸化ケイ素膜３を形成する。
酸化ケイ素膜３はアルミニウム電極配線を損傷と汚れ等
から防止するために被着するものである（第１図）。次
に、半導体装置を外部電極と接触させるために、酸化ケ
イ素膜３の１部をホトエツチング技術を用いて開口する
。
この時、気相成長酸化ケイ素膜３上にホトレジスト膜４
を塗布し選択ガラスマスクによつてエツチングすべき領
域のレジスト膜を除去し、他の領域はレジスト膜で保護
し、耐エツチングマスクとして使用する。次にバツフア
一弗酸によつて酸化ケイ素膜３をエツチングする。エツ
チングが進行しアルミニウム電極配線２が露出するとバ
ツフア一弗酸中のフツ素イオンとアルミニウムが化学反
応し、アルミニウム弗化物５が生成する。この被膜は数
百オングストロームの膜厚である。このアルミニウム弗
化物が形成されると、いくらバツフア一弗酸でエツチン
グしてもア ニルミニウム電極配線２が容易にエツチン
グされなくなる（第２図）。次に弗酸と硫酸と水を含む
水溶液で外部電極とアルミニウム電極配線２とを接触さ
せる際、障害となるアルミニウム弗化物を除去する。
実験によ ５れば弗酸：硫酸：水＝１：１０：１００の
液で室温１５秒〜３０秒処理すると好結果が得られ、ア
ルミニウム弗化物５が除去される。この弗化物が除去さ
れたかどうかの判定は金属顕微鏡などで観察することに
より行うことができる。アルミニウ こム弗化物が残留
しているとアルミニウム表面は茶もしくは黒みがかつた
変色を呈している。本発明の弗酸と硫酸と水を含む水溶
液で処理するとこれらのアルミニウム弗化物が除去され
、変色のない白つぽいアルミニウム電極配線２が露出す
る（第 ４３図）。弗酸は酸化ケイ素あるいはアルミナ
のような酸化物の薄い被膜を除去する効果があるが、同
時にアルミニウム弗化物を生成する液でもある。
しかし、本発明の上記水溶液のように、希硫酸を多く加
えることによりアルミニウム弗化物を生成する要因が打
ち消される。希硫酸はアルミニウム弗化物と何らかのア
ルミニウム酸化物の除去に効果がある。
本発明の上記水溶液の気相成長酸化ケイ素膜に対するエ
ツチング速度は室温で１分間に２５オングストローム程
度である。本発明の弗酸と硫酸と水を含む水溶液はアル
ミ弗化物の除去効果のみならず、水気、塩素系、フエノ
ール系などによりアルミニウムに生じた酸化物又は変色
した被膜の除去にも効果があり、外部電極と接触させる
前に本発明にかかる弗酸一硫酸水溶液で処理すれば上記
不要被膜は容易に溶解除去される。
本発明の方法は水溶液に超音波を加えるか又は液を攪拌
することによつて一層均一性良く不必要な絶縁膜が除去
される。
又、この水溶液で処理するに当つては外部電極と接触す
る部分以外はレジスト膜で被覆しておくことが望しい。
これは何らかのピンホールが気相成長酸化ケイ素膜３に
発生していると、その部分に上記水溶液がしみ込み気相
成長酸化ケイ素膜３直下のアルミニウム電極を侵すこと
があるからである。上記実施例ではアルミニウム電極配
線上に気相成長酸化ケイ素膜を形成した場合について説
明したが、この他、陽極化成法によつて生成したアルミ
ナ膜に外部電極との接触形成するために開口する場合、
レジストを選択マスクとしてバツフア一弗酸でエツチン
グ後、上記水溶液で処理すると不必要なアルミニウム弗
化物、酸化物などの絶縁物を除去することができる。
又この他、バツフア一弗酸で外部電極と接触する部分の
窓開けをする前に本発明にかかる弗酸一硫酸水溶液に１
５秒〜３０秒間浸漬することによつて、上記窓開け部に
レジスト又は有機薬品等の被膜が形成されてエツチング
の妨害となる被膜も除去でき、均一なエツチングを得る
ことができる。以上詳細に説明したように、アルミニウ
ム電極配線を外部電極と接触させ加熱を行なう前に本発
明の弗酸と硫酸と水を含む水溶液で処理することによつ
て、アルミニウム電極配線表面にはほとんどの絶縁膜が
残つておらず、外部電極と接触、すなわちボンデングに
おいて接続強度が強く、電気伝導性の良い信頼性と歩留
の高い半導体装置が得られる。
【図面の簡単な説明】 第１図〜第３図は本発明の方法を半導体装置の電極配線
に実施した場合の主な工程における断面図である。 １・・・・・・半導体基板、２・・・・・・アルミニウ
ム電極配線、３・・・・・・気相成長酸化ケイ素膜、４
・・・・・ルジスト膜、５・・・・・・アルミニウム弗
化物。

Claims (1)

    【特許請求の範囲】
  1. １ アルミニウム電極配線上に絶縁膜を被着する工程と
    、上記アルミニウム電極配線表面のうち外部電極と接続
    する部分を露出させる工程と、露出されたアルミニウム
    表面を弗酸と硫酸と水を含む溶液中で処理する工程と、
    露出部に外部電極を接続する工程とを含むことを特徴と
    する半導体装置の製造方法。
JP51122647A 1976-10-13 1976-10-13 半導体装置の製造方法 Expired JPS5923106B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51122647A JPS5923106B2 (ja) 1976-10-13 1976-10-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51122647A JPS5923106B2 (ja) 1976-10-13 1976-10-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5347766A JPS5347766A (en) 1978-04-28
JPS5923106B2 true JPS5923106B2 (ja) 1984-05-30

Family

ID=14841134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51122647A Expired JPS5923106B2 (ja) 1976-10-13 1976-10-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5923106B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278390A (ja) * 1985-09-30 1987-04-10 中川　秀一 窓

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607061B2 (ja) * 1997-10-29 2005-01-05 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278390A (ja) * 1985-09-30 1987-04-10 中川　秀一 窓

Also Published As

Publication number Publication date
JPS5347766A (en) 1978-04-28

Similar Documents

Publication Publication Date Title
US4087367A (en) Preferential etchant for aluminium oxide
US5933757A (en) Etch process selective to cobalt silicide for formation of integrated circuit structures
KR100242144B1 (ko) 반도체 기판으로부터의 드라이 에칭 및 포토레지스트 잔류물 제거용 박리액, 및 이 박리액을 사용하는 배선 패턴의 형성방법
KR970009862B1 (ko) 반도체 소자 제조 방법
JPH0345895B2 (ja)
US4040893A (en) Method of selective etching of materials utilizing masks of binary silicate glasses
JPS5923106B2 (ja) 半導体装置の製造方法
US3436285A (en) Coatings on germanium bodies
US7419768B2 (en) Methods of fabricating integrated circuitry
JPS62281332A (ja) エツチング方法
JPS6317348B2 (ja)
JPH0311093B2 (ja)
JP2753379B2 (ja) 半導体装置の製造方法
JPS594027A (ja) 半導体装置の製造方法
JP3123065B2 (ja) 半導体装置の製造方法
JPH07249607A (ja) 半導体装置の製造方法
JPH0867993A (ja) 半導体装置の製造方法及び半導体装置の検査方法
JPH0464459B2 (ja)
JPS58125848A (ja) 半導体装置の製造方法
JPH01241131A (ja) レジスト残査の除去方法
JP3824517B2 (ja) 半導体基材上への金属酸化物薄膜の形成方法
JP3065726B2 (ja) 半導体装置の製造方法
JPH01251742A (ja) 表面処理方法
JPH02183541A (ja) 半導体装置の製造方法
JPH05304129A (ja) シリコン酸化膜ドライエッチングの後処理方法