JP2753379B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2753379B2 JP2753379B2 JP2166593A JP16659390A JP2753379B2 JP 2753379 B2 JP2753379 B2 JP 2753379B2 JP 2166593 A JP2166593 A JP 2166593A JP 16659390 A JP16659390 A JP 16659390A JP 2753379 B2 JP2753379 B2 JP 2753379B2
- Authority
- JP
- Japan
- Prior art keywords
- hydrofluoric acid
- contact hole
- ions
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の製造方法に係り、素子の電極を
湿式処理で形成するための方法に関する。
湿式処理で形成するための方法に関する。
従来の半導体装置の金属電極形成方法は、特開昭58−
158916号公報、特開昭59−72131号公報に記載のよう
に、真空中で金属を蒸気化して半導体表面に堆積する真
空蒸着法や、イオンを形成すべき金属材料のターゲット
に打ち付け、スパッタ蒸発したターゲット金属を半導体
表面に沈着させて薄膜を形成するスパッタ蒸着法、そし
て加熱された試料台にSi基板を設置して反応ガスを流入
し、化学反応あるいは熱分解によって生成物を薄膜とし
て半導体表面に形成するCVD法のように、ドライ法によ
る金属薄膜の形成が行なわれていた。
158916号公報、特開昭59−72131号公報に記載のよう
に、真空中で金属を蒸気化して半導体表面に堆積する真
空蒸着法や、イオンを形成すべき金属材料のターゲット
に打ち付け、スパッタ蒸発したターゲット金属を半導体
表面に沈着させて薄膜を形成するスパッタ蒸着法、そし
て加熱された試料台にSi基板を設置して反応ガスを流入
し、化学反応あるいは熱分解によって生成物を薄膜とし
て半導体表面に形成するCVD法のように、ドライ法によ
る金属薄膜の形成が行なわれていた。
上記従来技術は、全てドライ法によりパターンを形成
しているが、金属の形成を真空中で行なわなければな
らず、装置が複雑かつ処理に時間を要する。処理槽内
の汚染が大きいなどの問題があった。またこれらの方法
はシリコンウエハ表面の全面に一様に金属を蒸着及び沈
着させて形成するため、シリコンウエハ表面の任意の部
分に選択的に適当な量を正確に形成することができなか
った。また最近の高集積半導体装置では金属電極を形成
するコンタクトホールのアスペクト比が大きくなったた
め、段差のつき回り性が低下してきており、接続信頼性
上問題があった。
しているが、金属の形成を真空中で行なわなければな
らず、装置が複雑かつ処理に時間を要する。処理槽内
の汚染が大きいなどの問題があった。またこれらの方法
はシリコンウエハ表面の全面に一様に金属を蒸着及び沈
着させて形成するため、シリコンウエハ表面の任意の部
分に選択的に適当な量を正確に形成することができなか
った。また最近の高集積半導体装置では金属電極を形成
するコンタクトホールのアスペクト比が大きくなったた
め、段差のつき回り性が低下してきており、接続信頼性
上問題があった。
本発明の目的は湿式処理にてコンタクトホール部に正
確な電極形成を行う手段を提供することにより、簡単な
設備で簡便かつ低コストかつ汚染の少ない電極形成を可
能にするとともに、電極部での接続信頼性を向上し、高
性能な半導体素子の形成を可能にしようとするものであ
る。
確な電極形成を行う手段を提供することにより、簡単な
設備で簡便かつ低コストかつ汚染の少ない電極形成を可
能にするとともに、電極部での接続信頼性を向上し、高
性能な半導体素子の形成を可能にしようとするものであ
る。
上記目的を達成するため、金属電極との接続部となる
Si面が露出したSiウエハをCuイオン等を含有する希フッ
酸溶液中に浸漬し、Cu等とSi面の反応により該Si面上に
該イオンを析出せしめることにより、真空や大がかりな
成膜装置が不要な湿式処理により、簡便かつ清浄な条件
下で接続部のみに電極形成を可能にしたものである。
Si面が露出したSiウエハをCuイオン等を含有する希フッ
酸溶液中に浸漬し、Cu等とSi面の反応により該Si面上に
該イオンを析出せしめることにより、真空や大がかりな
成膜装置が不要な湿式処理により、簡便かつ清浄な条件
下で接続部のみに電極形成を可能にしたものである。
また接続用のコンタクトホールを有するSiウエハにあ
らかじめドーズ量1013〜1015atom/cm2の希ガスイオンを
照射し注入することにより、Si面に欠陥を形成し、希フ
ッ酸に浸漬したときのCu等の析出核を緻密に分布せし
め、析出したCu等とSiの密着度を向上させたものであ
る。
らかじめドーズ量1013〜1015atom/cm2の希ガスイオンを
照射し注入することにより、Si面に欠陥を形成し、希フ
ッ酸に浸漬したときのCu等の析出核を緻密に分布せし
め、析出したCu等とSiの密着度を向上させたものであ
る。
また開口した電極形成接続部がｎ型でかつ該ｎ領域が
ｐ型領域と接合を形成している場合、希フッ酸浸漬時に
半導体のバンドギャップエネルギ以上のエネルギを有す
る光を照射することにより光起電力を生ぜしめ、ｎ型表
面層の電位を低下させることにより、Cu等の析出速度を
早めるものである。
ｐ型領域と接合を形成している場合、希フッ酸浸漬時に
半導体のバンドギャップエネルギ以上のエネルギを有す
る光を照射することにより光起電力を生ぜしめ、ｎ型表
面層の電位を低下させることにより、Cu等の析出速度を
早めるものである。
また該希フッ酸溶液中にフッ化アンモニウムを１〜20
％の濃度となるように添加することにより、該フッ酸溶
液に浸漬中にコンタクトホール周辺の層間絶縁膜に用い
られる酸化膜等がエッチングされ、形状に著しい変化を
きたすものを防止するものである。
％の濃度となるように添加することにより、該フッ酸溶
液に浸漬中にコンタクトホール周辺の層間絶縁膜に用い
られる酸化膜等がエッチングされ、形状に著しい変化を
きたすものを防止するものである。
またコンタクトホール形成時にウエハ面を被覆してい
たホトレジストを残存させたまま希フッ酸液に浸漬する
ことにより、層間絶縁等のための酸化膜表面をフッ酸に
よるエッチングから防ぐものである。
たホトレジストを残存させたまま希フッ酸液に浸漬する
ことにより、層間絶縁等のための酸化膜表面をフッ酸に
よるエッチングから防ぐものである。
またタングステンなどの選択CVDの前処理としてCu等
にイオンを含んだフッ酸液中にウエハを浸漬し、コンタ
クトホール底面に薄い金属層を形成することにより、CV
Dによる成膜時の選択性を向上させようとするものであ
る。
にイオンを含んだフッ酸液中にウエハを浸漬し、コンタ
クトホール底面に薄い金属層を形成することにより、CV
Dによる成膜時の選択性を向上させようとするものであ
る。
Cu等のSiより標準電極電位の高い金属イオンを含んだ
希フッ酸中に金属電極を形成する際の接続面が開口露出
しているSiウエハを浸漬させる。それによってCu等は露
出接続面のSi上に酸化還元反応により析出するので、ウ
エット処理による電極形成ができる。
希フッ酸中に金属電極を形成する際の接続面が開口露出
しているSiウエハを浸漬させる。それによってCu等は露
出接続面のSi上に酸化還元反応により析出するので、ウ
エット処理による電極形成ができる。
また希フッ酸溶液にウエハを浸漬する前に、ウエハに
1013〜1015atom/cmの希ガスイオンを打ち込む。これに
より、Si面に適度な欠陥が形成され、希フッ酸溶液に浸
漬した際のCu等の析出核が増加する。これによりSiと金
属の密着性が向上する。
1013〜1015atom/cmの希ガスイオンを打ち込む。これに
より、Si面に適度な欠陥が形成され、希フッ酸溶液に浸
漬した際のCu等の析出核が増加する。これによりSiと金
属の密着性が向上する。
また接続面がｎ型でかつ該ｎ領域がｐ型と接合を形成
しているウエハをCu等のイオンを含む希フッ酸液に浸漬
する際、半導体のバンドギャップエネルギ以上の光を照
射する。これにより接合部を境に光起電力が発生し、ｎ
型表面の電位が低下するためCu等の析出速度が早くな
る。
しているウエハをCu等のイオンを含む希フッ酸液に浸漬
する際、半導体のバンドギャップエネルギ以上の光を照
射する。これにより接合部を境に光起電力が発生し、ｎ
型表面の電位が低下するためCu等の析出速度が早くな
る。
またCu等を含んだフッ酸溶液にフッ化アンモニウムを
所定量添加する。これにより酸化膜に対するエッチング
速度が制御され、コンタクトホールの形状の変化を防止
できる。
所定量添加する。これにより酸化膜に対するエッチング
速度が制御され、コンタクトホールの形状の変化を防止
できる。
またコンタクトホール形成時のホトレジストをそのま
ま残存させる。これにより層間絶縁膜などの酸化膜表面
がフッ酸から保護される。
ま残存させる。これにより層間絶縁膜などの酸化膜表面
がフッ酸から保護される。
またタングステンなどの選択CVDに先立ち、フッ酸溶
液中でコンタクトホール底面にCuを析出させる。CuはSi
より酸化されにくいため、選択CVDの際の選択性が向上
する。
液中でコンタクトホール底面にCuを析出させる。CuはSi
より酸化されにくいため、選択CVDの際の選択性が向上
する。
以下、本発明の実施例を金属イオンがCuである場合に
ついて図面を用いて説明する。
ついて図面を用いて説明する。
第１図は本発明に係る原理であるCuイオンを含んだ希
フッ酸中でのSiウエハ面へのCu析出量の測定結果であ
る。図中、実線は表面がSiの場合、破線はSiO2,Si3N4の
場合である。Si表面への吸着量がSiO2,Si3N4など半導体
装置を構成する他の物質面に比べて著しく多く、CuがSi
面に選択的に析出することは明らかである。第２図はCu
イオンを含んだ希フッ酸水溶液中にSiウエハを浸漬した
ときのSi面へのCu析出量を経時的に測定したものであ
る。Si表面に存在する自然酸化膜が除去され、活性なSi
面が露出する１分前後を境にCuの急速な析出があり、短
時間で膜形成が進むことがわかる。
フッ酸中でのSiウエハ面へのCu析出量の測定結果であ
る。図中、実線は表面がSiの場合、破線はSiO2,Si3N4の
場合である。Si表面への吸着量がSiO2,Si3N4など半導体
装置を構成する他の物質面に比べて著しく多く、CuがSi
面に選択的に析出することは明らかである。第２図はCu
イオンを含んだ希フッ酸水溶液中にSiウエハを浸漬した
ときのSi面へのCu析出量を経時的に測定したものであ
る。Si表面に存在する自然酸化膜が除去され、活性なSi
面が露出する１分前後を境にCuの急速な析出があり、短
時間で膜形成が進むことがわかる。
第３図は、本発明の実施例の説明図である。Si基板１
の表面を覆う層間絶縁膜２に穿たれたコンタクトホール
３を有する半導体ウエハ４をCuイオンを1ppm以上含有す
る0.5％〜５％程度の濃度の希フッ酸水溶液５に浸漬す
ると、コンタクトホール部３にCu6が選択的に析出し電
極を形成する。析出を終了したSiウエハ４は純水でリン
スしてフッ酸分を除き乾燥する。これによりコンタクト
ホール部にCu電極６が形成される。
の表面を覆う層間絶縁膜２に穿たれたコンタクトホール
３を有する半導体ウエハ４をCuイオンを1ppm以上含有す
る0.5％〜５％程度の濃度の希フッ酸水溶液５に浸漬す
ると、コンタクトホール部３にCu6が選択的に析出し電
極を形成する。析出を終了したSiウエハ４は純水でリン
スしてフッ酸分を除き乾燥する。これによりコンタクト
ホール部にCu電極６が形成される。
第４図は希ガスイオン打込の効果に関する説明図であ
る。希フッ酸水溶液５に浸漬する前にイオン打込みを行
っていないSiウエハ４は、その表面の欠陥８の密度、固
定電荷分布、結晶面などの表面状態により、第４図
（ａ）に示すように大きな粒子状にCu6′が析出するこ
とがある。このためAr等の希ガスイオンを1013〜1015at
om/cm2程度照射すると、表面に適当な密度で欠陥８が生
成し、第４図（ｂ）に示すように緻密にCu6″が析出
し、基板１での接続部が機械強度、電気特性の両面で安
定化し、接続信頼性が向上する。
る。希フッ酸水溶液５に浸漬する前にイオン打込みを行
っていないSiウエハ４は、その表面の欠陥８の密度、固
定電荷分布、結晶面などの表面状態により、第４図
（ａ）に示すように大きな粒子状にCu6′が析出するこ
とがある。このためAr等の希ガスイオンを1013〜1015at
om/cm2程度照射すると、表面に適当な密度で欠陥８が生
成し、第４図（ｂ）に示すように緻密にCu6″が析出
し、基板１での接続部が機械強度、電気特性の両面で安
定化し、接続信頼性が向上する。
第５図は光起電力による電極形成促進方法の説明図で
ある。コンタクトホール３の露出したSi面がｎ又はn+領
域９である場合、該ｎ領域又はn+とｎの連続領域が第５
図に示す様にｐ領域10と接合11を形成している場合、希
フッ酸水溶液５に浸漬したSiウエハ４に半導体のバンド
ギャップエネルギ（Siの場合約1.1ev）以上のエネルギ
を有する光12を照射すると、接合部11を境にｎ領域９は
負、ｐ領域は正に電位がシフトして光起電力を生ずるた
め、開口したコンタクトホール３のｎ領域９の表面への
Cuイオンの析出が促進され、より短時間でかつ正確にCu
電極６が形成される。
ある。コンタクトホール３の露出したSi面がｎ又はn+領
域９である場合、該ｎ領域又はn+とｎの連続領域が第５
図に示す様にｐ領域10と接合11を形成している場合、希
フッ酸水溶液５に浸漬したSiウエハ４に半導体のバンド
ギャップエネルギ（Siの場合約1.1ev）以上のエネルギ
を有する光12を照射すると、接合部11を境にｎ領域９は
負、ｐ領域は正に電位がシフトして光起電力を生ずるた
め、開口したコンタクトホール３のｎ領域９の表面への
Cuイオンの析出が促進され、より短時間でかつ正確にCu
電極６が形成される。
第６図はコンタクトホール及び酸化膜の変形防止方法
の効果を説明するための説明図である。Siウエハ４の表
面が酸化膜13で覆われている場合、希フッ酸５に浸漬し
たときに酸化膜13がエッチングされるため、浸漬時間に
対しエッチング速度が早いとコンタクトホール３′と酸
化膜表面が第６図破線に示すように変形する。希フッ酸
水溶液にフッ化アンモニウムを１〜20％程度の濃度とな
る様添加することで、このエッチング量を自然酸化膜の
厚さ程度に微量に制御できるので、エッチングの影響な
しにCu電極６を形成できる。
の効果を説明するための説明図である。Siウエハ４の表
面が酸化膜13で覆われている場合、希フッ酸５に浸漬し
たときに酸化膜13がエッチングされるため、浸漬時間に
対しエッチング速度が早いとコンタクトホール３′と酸
化膜表面が第６図破線に示すように変形する。希フッ酸
水溶液にフッ化アンモニウムを１〜20％程度の濃度とな
る様添加することで、このエッチング量を自然酸化膜の
厚さ程度に微量に制御できるので、エッチングの影響な
しにCu電極６を形成できる。
第７図は酸化膜エッチング防止方法に関する説明図で
ある。Siウエハ４にコンタクトホール３を形成する場
合、コンタクトホール３外のSiウエハ４を被覆する各種
の膜14を保護するために、コンタクトホール３以外のウ
エハ表面をホトレジスト15で被覆する。このホトレジス
ト15をつけたままCuイオンを含んだ希フッ酸溶液５に浸
漬することにより、酸化膜等の表面被覆膜14をフッ酸５
のエッチングから保護することができる。
ある。Siウエハ４にコンタクトホール３を形成する場
合、コンタクトホール３外のSiウエハ４を被覆する各種
の膜14を保護するために、コンタクトホール３以外のウ
エハ表面をホトレジスト15で被覆する。このホトレジス
ト15をつけたままCuイオンを含んだ希フッ酸溶液５に浸
漬することにより、酸化膜等の表面被覆膜14をフッ酸５
のエッチングから保護することができる。
第８図は選択CVDの前処理への応用に関する説明図で
ある。タングステンなどの金属電極を選択CVDで形成す
ることにより、前述した実施例のいずれかの方法でコン
タクトホール３にあらかじめ薄いCu層６を形成すること
により、CVDにおけるSiの表面酸化膜による妨害を除き
選択性の高い電極16が形成できる。
ある。タングステンなどの金属電極を選択CVDで形成す
ることにより、前述した実施例のいずれかの方法でコン
タクトホール３にあらかじめ薄いCu層６を形成すること
により、CVDにおけるSiの表面酸化膜による妨害を除き
選択性の高い電極16が形成できる。
第９図は配線接続方法の説明図である。電極形成後Al
17などの配線材料膜をスパッタリングなどにより形成
し、更に写真蝕刻法などにより配線を形成することで、
被覆段差性、接続信頼性の高い接続配線を形成できる。
17などの配線材料膜をスパッタリングなどにより形成
し、更に写真蝕刻法などにより配線を形成することで、
被覆段差性、接続信頼性の高い接続配線を形成できる。
以上述べてきたごとく、Cu等のイオンを含んだ希フッ
酸中にコンタクトホールが開口したウエハを浸漬するこ
とにより電極形成をウエット法で正確に形成できる。こ
のとき使われているイオンはCuにとどまらず、Au,Ptな
どのSiより標準電位の高い金属ならいずれも同様の処理
により電極形成が可能である。
酸中にコンタクトホールが開口したウエハを浸漬するこ
とにより電極形成をウエット法で正確に形成できる。こ
のとき使われているイオンはCuにとどまらず、Au,Ptな
どのSiより標準電位の高い金属ならいずれも同様の処理
により電極形成が可能である。
本発明により、ウエット法で簡便、低コストかつ正確
に半導体装置のコンタクトホール部に金属電極を形成で
き、しかも希フッ酸により自然酸化膜が除去されている
状態で直接Si面に電極が形成されるため、極めて高い接
続信頼性が得られる。
に半導体装置のコンタクトホール部に金属電極を形成で
き、しかも希フッ酸により自然酸化膜が除去されている
状態で直接Si面に電極が形成されるため、極めて高い接
続信頼性が得られる。
第１図は本発明に係る半導体装置の製造方法の原理説明
図、第２図は本発明に係る電極形成反応の速度図、第３
図は本発明に係る電極形成方法の説明図、第４図はイオ
ン打込みによる効果説明図、第５図は光起電力によるｎ
型領域への電極形成促進方法の説明図、第６図はフッ化
アンモニウムによるコンタクトホール及び酸化膜の変形
防止法の説明図、第７図は、ホトレジストにより酸化膜
エッチング防止を行う方法の説明図、第８図はタングス
テン等の選択CVDの前処理への応用説明図、第９図は配
線接続方法の説明図である。 １……基板、２……酸化膜、３……コンタクトホール、
４……Siウエハ、５……Cuイオンを含んだ希フッ酸水溶
液、６……Cu電極、７……フッ酸槽、８……欠陥、９…
…ｎ型領域、10……ｐ型領域、11……pn接合部、12……
光、12′……光源、13……酸化膜、14……表面被覆膜、
15……ホトレジスト、16……金属電極、17……配線。
図、第２図は本発明に係る電極形成反応の速度図、第３
図は本発明に係る電極形成方法の説明図、第４図はイオ
ン打込みによる効果説明図、第５図は光起電力によるｎ
型領域への電極形成促進方法の説明図、第６図はフッ化
アンモニウムによるコンタクトホール及び酸化膜の変形
防止法の説明図、第７図は、ホトレジストにより酸化膜
エッチング防止を行う方法の説明図、第８図はタングス
テン等の選択CVDの前処理への応用説明図、第９図は配
線接続方法の説明図である。 １……基板、２……酸化膜、３……コンタクトホール、
４……Siウエハ、５……Cuイオンを含んだ希フッ酸水溶
液、６……Cu電極、７……フッ酸槽、８……欠陥、９…
…ｎ型領域、10……ｐ型領域、11……pn接合部、12……
光、12′……光源、13……酸化膜、14……表面被覆膜、
15……ホトレジスト、16……金属電極、17……配線。
Claims (3)
- 【請求項１】半導体基板と金属配線回路の接続におい
て、表面が絶縁膜で覆われかつその表面にSi基板面まで
開口した接続用のコンタクトホールを有するSi半導体基
板に、ドーズ量1013〜1015atom/cm2の希ガスイオンを打
ち込みCu析出核を形成した後、Cuイオンを1ppm以上含有
するHF濃度0.5〜５％のフッ酸溶液に上記Si半導体基板
を浸漬し、コンタクトホール接続部にCuを析出させて金
属電極を形成することを特徴とする半導体装置の製造方
法。 - 【請求項２】上記HF濃度0.5〜５％のフッ酸溶液に、フ
ッ化アンモニウムを濃度１〜20％になるように添加し、
Si半導体基板を被覆する絶縁膜がシリコンの酸化膜であ
る場合、フッ酸によるシリコン酸化膜のエッチング速度
を一定に制御することを特徴とする請求項１記載の半導
体装置の製造方法。 - 【請求項３】絶縁膜表面へのコンタクトホール形成時
に、絶縁膜表面を被覆していたホトレジストを残存させ
たままCuイオンを含んだフッ酸溶液に浸漬し、フッ酸の
エッチング作用から絶縁膜表面を保護することを特徴と
する請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166593A JP2753379B2 (ja) | 1990-06-27 | 1990-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166593A JP2753379B2 (ja) | 1990-06-27 | 1990-06-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0457323A JPH0457323A (ja) | 1992-02-25 |
| JP2753379B2 true JP2753379B2 (ja) | 1998-05-20 |
Family
ID=15834162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166593A Expired - Fee Related JP2753379B2 (ja) | 1990-06-27 | 1990-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2753379B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2795529B2 (ja) | 1990-09-20 | 1998-09-10 | 株式会社日立製作所 | 半導体装置の製造方法および製造装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2783004B2 (ja) * | 1990-11-14 | 1998-08-06 | 日本電気株式会社 | 金属薄膜の形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5266374A (en) * | 1975-11-28 | 1977-06-01 | Nippon Denso Co Ltd | Galvanization of non electrolytic nickel for semiconductor substrate |
| JPS591667A (ja) * | 1982-05-20 | 1984-01-07 | ゼネラル・エレクトリツク・カンパニイ | シリコンに対する白金の無電解めつき法 |
| JPS61104616A (ja) * | 1984-10-29 | 1986-05-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63105972A (ja) * | 1986-10-22 | 1988-05-11 | Canon Inc | 金属膜形成法 |
-
1990
- 1990-06-27 JP JP2166593A patent/JP2753379B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2795529B2 (ja) | 1990-09-20 | 1998-09-10 | 株式会社日立製作所 | 半導体装置の製造方法および製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0457323A (ja) | 1992-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11264518B2 (en) | Etching of solar cell materials | |
| CN109314043B (zh) | 在石墨烯薄片上沉积钝化层 | |
| CA1061915A (en) | Method of fabricating metal-semiconductor interfaces | |
| US4330569A (en) | Method for conditioning nitride surface | |
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| US4766084A (en) | Process for the production of an electric contact on a HgCdTe substrate with a P conductivity and application to the production of an N/P diode | |
| EP0078173B1 (en) | Process for fabricating a semiconductor device having a phosphosilicate glass layer | |
| CN117116813B (zh) | 离子注入机台的温控能力检测方法及装置 | |
| JP2753379B2 (ja) | 半導体装置の製造方法 | |
| US4476621A (en) | Process for making transistors with doped oxide densification | |
| US4536223A (en) | Method of lowering contact resistance of implanted contact regions | |
| US3903324A (en) | Method of changing the physical properties of a metallic film by ion beam formation | |
| US4452881A (en) | Method of adjusting the edge angle in polysilicon | |
| RU2687501C1 (ru) | Способ изготовления фотоэлектрического преобразователя с антиотражающим покрытием | |
| JP3109083B2 (ja) | シリコン酸化膜のエッチング液およびシリコン酸化膜のエッチング方法 | |
| JPS6047738B2 (ja) | 半導体装置のコンタクト形成方法 | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| JPS594027A (ja) | 半導体装置の製造方法 | |
| KR950000848B1 (ko) | 초고집적 회로의 배리어 금속 형성방법 | |
| JPS5922322A (ja) | 半導体装置とその製造方法 | |
| JPH0114701B2 (ja) | ||
| JPS6266629A (ja) | 薄膜形成方法 | |
| JPH07193204A (ja) | 半導体基板の製造方法 | |
| JPS60233824A (ja) | 半導体基板の処理方法 | |
| JP2795529B2 (ja) | 半導体装置の製造方法および製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |