JPS60233824A - 半導体基板の処理方法 - Google Patents

半導体基板の処理方法

Info

Publication number
JPS60233824A
JPS60233824A JP8888784A JP8888784A JPS60233824A JP S60233824 A JPS60233824 A JP S60233824A JP 8888784 A JP8888784 A JP 8888784A JP 8888784 A JP8888784 A JP 8888784A JP S60233824 A JPS60233824 A JP S60233824A
Authority
JP
Japan
Prior art keywords
etching
substrate
nh4oh
contamination
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8888784A
Other languages
English (en)
Other versions
JPH0712038B2 (ja
Inventor
Keiji Nishimoto
西本 佳嗣
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59088887A priority Critical patent/JPH0712038B2/ja
Publication of JPS60233824A publication Critical patent/JPS60233824A/ja
Publication of JPH0712038B2 publication Critical patent/JPH0712038B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体基板の処理方法に関し、例えばプラズマ
エツチングのようなドライエツチングによって半導体基
板中に生じた汚染や結晶欠陥等を除去するための表面処
理に用いて特に好適なものである。
背景技術とその問題点 反応性イオンエツチング(以下、[RIgJと記す。)
や反応性又は通常のイオンミIJンク等による加工時に
半導体基板中に生じる放射線損傷や有機物若しくは負金
属等による汚染は、加工の異方エツチング性、材質の選
択エッチ性、微細加工性及び適度のプロセス速度(エッ
チレート)確保のためには避けかたい副産物でるる。し
かも、上記の汚染及び放射線損傷が原因となって、半導
体デバイスの°電気的特性上、下記のような種々の好ま
しくない結果をもたらすことか一般に知られている。
例えば、8i基板における5i(J2薄膜のエツチング
を例にとると、 (1) コンタクト抵抗の増大と非オーミツク化及びコ
ンタクト抵抗のICチップ内及びウェハ内分布のバラツ
キ増大化。例えば、AD変換器において、ICチップ内
のコンタクト抵抗値のバラツキがAD変換器の動作特性
を大きく左右し、歩留にも影4を与える(単体のトラン
ジスタとしては動作するか、ICとしては動作しない鬼
121 Si中のキャリア寿命の減少。
(31pn接合のリーク′1流増大及び8i02−8i
界面電荷密度の増大。
(4)その他、Si中の欠陥等に敏感なデバイス、例え
ばCODやレーザでも、電気的活性な領域に放射線損傷
や汚染が達するような構造にして使用L7C場合、RI
B等のエツチング後に何も対策をとらないと、その動作
特性に影響か出る。
又、RIB等のドライエッチによって汚染やSi中の結
晶欠陥が生じることは、RIB後にSiを酸化して酸化
誘起積層欠陥(以下、「08FJと記す。)を調べると
、08Fか多数発生することからも明らかである。
上記の問題点を解決する手段として次のような方法か考
えられる。
以下、Si(多結晶8iの場合も含む。以下同じ。)基
板上に5in2膜を形成した構造のデノ(イスの几■E
処理を例にとって説明する。
(A) RIE処理条件を、損傷及び汚染の少ない栄件
に設定する。しかしながら、この方法では、微細加工化
に必要なエツチングの異方性、材質選択エッチ性、エツ
チング均一性及び適度のフーロセス速度を同時に満たす
RIE条件を得ることが、1(I13装置の構造依存性
がめるものの、2″l[HIl、’t’16・ □ (El 8i02のエツチングを行う際、数100程度
の8i02を残して)LIE処理を止め、他の損傷及び
汚染の少ないエツチング方法で残りの8i02をエッチ
オフする。しかしながら、この方法では、いかにコント
ロールしてウエノ・内の均一性よく8i02を残すかと
いう再現性、プロセス安定性に問題かある。
(CI 5i02 、!: 8iとの間にエツチング後
(ツファ層を設け、RIflによる汚染及び欠陥をこの
〕(ツファ層で吸収する。この方法は特定の構造の半導
体デバイスに対しては非常に有用であるか、一般的には
バッファ層の形成及び除去等のプロセス工程の増加を招
く。
発明の目的 本発明は上記の問題点に鑑みてなされたものであって、
RIE等のドライエツチングによって半導体基板中に生
′また汚染や結晶欠陥等を効果的に除去することかでき
るような半導体基板の処理方法を提供しようとするもの
である。
発明の概要 上記の目的は本発明によシ次のようにして達成される。
即ち、本発明において扛、半導体基板の表面を、アンモ
ニア水(NH40H) と過酸化水素水(H2O2) 
とをNHa OH/H2O2= 2/1〜2.9570
.05の割合で含有する水溶液によって処理する。
このような構成によって半導体基板を損傷及び汚染する
ことなくその表面をエツチングすることかできる。
実施例 本発明は次のような知見に基いてなδれたもQである、 即ち、既述したSi基板上に5iU2膜の形成された構
造のデバイスのRIE処理において、RIEによって5
i02を完全にエッチオフした後に、下地のSi表面又
は81中に生じた汚染及び欠陥層(〜数10OA)を、
アンモニア水と過酸化水素水との混合水溶液を昇温又は
煮沸状態で用いてエッチオフL7C6この結果、5io
2の微細加工条件を満たした葦まで、半導体デバイスの
電気特性の劣化、特にコンタクト抵抗に関する問題を解
決することができた。
アンモニア水(NH4OH)と過酸化水素水(H202
)と水(H20)との混合溶液を室温、昇温又は煮沸状
態で用いる8i処理はウェハの洗浄工程の1つとして一
般に知られ゛ている。しかしながら、この公知の8i基
板処理は、例えば8iウエハの通常の有1a%I汚染や
、Si粒子、ゴミ、ダスト等のSi表面に付着したパー
ティクルを除去するのか目的であり、酸化、蒸着、エピ
タキシャル処理等の前処理としてのウェハ洗浄に用いら
れる。従って、この洗浄でエツチングされるSiの量は
極力少なくすることが望ましく、通常除去される8i深
さは、数λ〜数十λ程度であり、このため溶液組成も、
NlH40Hを少なくし、酸化作用を持つH2O2を多
くした混合比を用いる。混合比としては通常NH4OH
:H2O2:H2O−1:2ニア又は=1:1:5が多
く用いられる。
本発明による半導体基板処理は、次の点で、上述した公
知の8i基板処理と明確に区別されるべきものである。
即ち、本発明の方法は、通常の有機物汚染やl金蔵汚染
等だけではなく、例えば、RIE等のドライエツチング
によって生じた基板光面近傍の結晶欠陥層を除去するた
めに積極的に半導体基板の素面をエツチング除去するも
のである。このため)こ、例えは81基板の好ましいエ
ツチング量は100〜500八程度でおる。この81エ
ツチング量は、5in2の1(IE処処理区生じるSi
中の汚染及び欠陥の深さに対応するものでメ漫、汚染及
び欠陥層の深さは、IMMA、AI8%l’lB8等の
牌析手段で知り得た。
そして、本発明tこおいては、半導体プロセス上適当な
時間内に充分コントロール良く所定量の半導体基板をエ
ツチング除去するためIこ、従来公知の溶液組成と比較
してNH40Hの混入量かH2O2のそれに対してかな
)多い。即ち、処理水溶液中のNH4OHとH2O2と
の比NHa OH/ H2O2扛V1〜2.9510.
05の範囲か良く、2.570.05〜2.9570.
05の範囲であるのがより好ましい。又、この処理水溶
液は、室温で用いても良いが、昇温又は煮沸状態(約7
5〜100C)で使用するのがより好ましい。
以下、本発明を具体的な実験例について説明する。
実験例1 本発明による処理水溶液の組成とSi基板のエツチング
深さとの関係を第1図に示す。この第1図のa % 6
点における水溶液組成は、夫々、NH4OH:H2O2
’ H2O” 1 ’ 2 ’ 7 (a)、2 : 
1 : 7 (b)、2.5 : 0.5 ニア (C
1,2,85: 0.15 : 7 (dl、2.95
 : 0.05 : 7 (C1でろる。尚、処理水溶
液は煮沸状態で8i基板を10分間処理した。
−般ニNH4OHは8iのエッチャントとして働き、H
2O2は酸化作用によE Siエツチングの抑制剤とし
て働いている。そして、この第1図の結果から、H2O
の割合が7の場合、充分コントロール良く、実用上問題
のない時間でエツチングできる処理水溶液の混合比とし
て、N)L40H: )1202: H20二2:1ニ
ア〜2.95 : 0.05 : 7の範囲であること
か分る。但し、これはH2Oの混合比が7の場合である
が、H2Oの混合比はこれ以外でも良い。又、H2Oの
混合比が7の場合でも、NH4OH: H2O2= ;
? : 1未満の場合についても、長時間エツチングす
れば、所望(100〜500大の範囲)のSi除去も可
能であるが、長時間エツチングする場合の欠点として、
煮沸して使用した場合、エツチング途中で処理水溶液の
組成が(例えば、H2O2の熱分解や各成分の蒸発によ
って)変化して、エツチングのコントロール性に欠ける
ことがめる。
以上の結果から、NH4OHとH2O2との混合比はN
H4OH: H2O2= 2/1〜2.9510.05
の範囲であるのか良いことか分る。
第2図に、P(100)ウエノ・及び、イオン注入とそ
の後のアニールによって形成したPウエノ為(N(10
0)基板にP層形成:BF2.5 Q KeV、5X1
0G )及びN ウーCノCP(100)基板GnN層
形成: As 、 5QKeV、 5xI Q cm 
) の3柚類ノ試料ヲNaOH: H2O2: H2O
= 2.85二〇、15ニアの処理水溶液(75C以上
)で処理した時の処理時間とエツチング量との関係を示
す。又、上記3棟類の試料をRIBプラズマ(OF4と
H2との混合ガス使用、300W)に10分間さらした
後、上記と同様の表面処理を施した時の処理時間と上記
処理水溶液によるエツチング量との関係も示されている
この結果、上記組成の水溶液によって、SiウェハのN
型、P型、不純物濃度、1(、In処理の有無(R,I
nによる汚染及び欠陥の有無)に関係なく略同じ処理時
間で同程度のSi層か除去できることか分った。
NaOH: H2O2: H2O= 2.85 : 0
−15 ’ 7の処理水溶液(煮沸状態)でSi及びド
ープ処理し′fcSi02を10分間処理した時にエツ
チングされた量を測定した結果を表1に示す。
この結果、層間絶縁膜としてのドープされた酸化につい
ては、アニール処理が施されていれば、本実験例の処理
水溶液によって、例えばVLSI等に必要な微細加工条
件を光分に満たすものでおることが分る。
尚、本実験例において線、NH4OH,H2O2、H2
Oとして夫々次のようなものを用いた。
H2O:DI水、フィルターリング済 H2O2:H2O231%き有、電子工業用NH4OH
: NH329%、特級 実験例2 Si基板上に8i02が形成された構造の試料に1(I
E熱処理よって小中に生じ′fc8iの結晶欠陥、若し
くは以後の熱処理で生じyc、si中に結晶欠陥を生じ
る核となりうる汚染か本発明の処理によって除去嘔れる
ことを詞べた。小中の結晶欠陥は、R,IE後の酸化処
理によって発生する(J8Fをライトエッチによって眺
査した。
先ず、試料の作成方法を説明する。出発材料として8〜
12Ω備のPCI DO)基板に熱酸化によって650
λの5iQ2を形成したもの(試料A08F−1)を用
いた。これをRIE処理(OPa/H2,6pa、 3
00W) L72: (試料AO8F−2)。但し、8
i02が完全にエッチオフされ、更にSiか5分間RI
Bされるような条件(5分間オーバーエッチ条件)で行
った。次に、ホトレジストの剥離と汚染の軽減化のため
に02プラズマでアッシングした後、H2SO4,!:
 HNO3の混酸煮沸によってライトエッチし、Si上
の5i02 (自然酸化膜)を除去した(試料A 08
 F −3)。次いで、NH4OH: H2O2’H2
0= 2.85 : 0.15 : 7 の処理水溶液
(煮沸状態)によって10分間処理し、約300AのS
iをエツチング除去した。次いで、上記と同様の混酸煮
沸によってライトエッチした(試料A08F−4)。
試料Fi、上記プロセスによって作製した08F−1〜
4の4枚で、このうちo s lI” −1は几xgの
汚染及び欠陥がない試料で、以後の08F−2〜4との
比較のための試料である。又08F−4は本発明による
処理の効果を調べるための試料である。
施した。その結果、次のようになった。
試料4 08F量 08F−108Fなし 08F−22X1G’個/cIn2 08F−3、4X10’個/cIL2 08F−408Fなし この結果から分るように、本発明による処理(NH4O
H:H2O2:H20=2.85 : 0.15 : 
7.10分)で、約300Aの8iをエッチオフしたも
のは、B、I]13/によって生じた汚染及び結晶欠陥
層が明らかに除去され、几IBを施こす前の状態、即ち
、08F−1と同程度の良好な結晶状態に回復した。
実験例3 8i02の几Iffにより層間絶縁膜をエツチングして
、下地のN +、散層、P“拡散層又はリンをドープし
た多結晶8iにコンタクトホール(1,5μ×1.5μ
、2.0μX2.0μ又扛2.5μ×2.5μの3種)
を形成し、M(1%8i含有)によってコンタクトを形
成した場合のコンタクト抵抗について調べた。
コンタクト抵抗の測定に用いたパターン例を第3図に示
す。図中、A、Dは端子であり、M(1チ8i含有)に
よって形成されている。又、斜線を施した部分2杜下地
で647、N拡散層、V拡散層又は多結晶8iでめる。
参照符号1はコンタクトホールである。
コンタクト抵抗の測定は4端子法、即ち、端子A−B間
に定電流(I = 1.0111A )を流し端子C−
0間での電位差を測定する方法で行なった。
本発明による処理の有用性を調べるために、8iU2の
HIE処理後にNHaOH: H2O2: H2O= 
2.85 : 0.15 ニア(煮沸状態)で10分間
処理(〜300Aの81をエッチオフ)シ友ものと、本
発明による処理を施嘔ないものとのコンタクト抵抗を比
較検討した。
試料は、N拡散層とM(i%8i含有、以下同様)との
組合せ(RIff処理のみで本発明による処理i施さな
かったもの: f、RIFi処理後に本発明の処理を施
したもの:f′、以下同様)、多結晶SiとMとの組合
せ(g%g’)、P拡散層とMとの組合せ(h、h’)
について夫々調べた。RIE及びその後の処理方法は上
記実験例2の場合と同様であった。但し、RIBは10
分間オーバーエッチ条件で行ツタ。又N層は、Mを5Q
KeV、5X10 catでイオン注入した後、100
011:’、20分のアニ・−ル処理で形成した。一方
、P層は、BF2を5QKeV、5xlOmでイオン注
入し、1000C,20分のアニール処理で形成した。
更に、リンIをドープした多結晶8iは、純粋多結晶8
i3000AにP2Oの熱拡散処理を施して形成したも
のである。
第4図に各試料のコンタクト抵抗値(ウェハ内50ケ所
での測定値の平均)を、又第5図に各ウェハ内における
コンタクト抵抗のばらつき(2σ/Rで定義したもの。
但し、σ:標準偏差、R:平均値)を夫々示す。
これら第4図及び第5図から明らかなように、N”−M
、P”−Ail、リンをドープした多結晶8i−A/の
各サイズ(1,5μ〜2.5μ)において、本発明によ
る処理を施した試料で、 (1) コンタクト抵抗の高抵抗化の防止及びオーミン
ク性 (2) コンタクト抵抗のウエノ1内(ウニノー間も)
均一性の向上 が実証された。又、上記の試料作成において、几工E条
件は、故意に8i面が10分間RIBプラズマにさらさ
れる条件(10分間オー)(−エッチ条件)で行ったが
、それにもかかわらず上記+1)及び+21の効果が認
められた。従って、)t、IBi件かオーバーエッチの
全くないジャストエッチ条件でおれば、これらの効果か
当然得られることは明らかである。
それ故、本発明による光面処理には、例えばRIE条件
の不安定性(10分間楊度以内のオーツ(−エツチ)要
素をも補うことができるという効果もめる。
RIB後に本発明による表面処理を施した場合の他の電
気的特性、即ちPN接合のI−V特性及び少数キャリア
のライフタイムを夫々測定したか、特に異常扛認められ
ず、mos FET及びリング・オンレータの特性にお
いても、正常lこ動作していることが確認された。
発明の効果 以上説明したように、本発明においては、アンモニア水
(NH4OH)と過酸化水素水(H2O2)とをNHa
 OH/ L 02 = 2/1〜2.9570.05
 の割合で含有する水浴液によって半導体基板の表・面
を処理する。
従って、再現性より、シかも充分なコントロール性を有
して、半導体基板の微小な深さく例えはめる。しかも、
RIB等のドライエツチングに比べて半導体基板の損傷
及び汚染が少ない。このため、uIm等のドライエツチ
ングで生じた汚染及び結晶欠陥の除去に使用することが
できる。
更に、本発明による方法は、几In等のドライエツチン
グと組み合せて用いることにより、エツチングの異方性
や材質選択エッチ性等の微細加工条件を満たしたままで
、半導体デバイスの良好な電気特性(例えば、接触抵抗
の低減、バラツキの低減、接合リーク電流の低減)を得
ることができる。
【図面の簡単な説明】
第1図はNH4OH/H2O2の混合比とSt基板のエ
ツチング深さとの関係を示すグラフ、第2図は処理時間
とエツチング量との関係を示すグラフ、第3図はコンタ
クト抵抗を測定するためのノくターンを示す概略平面図
、第4図はコンタクト抵抗の変化を示すグラフ、第5図
はコンタクト抵抗のばらつきを示すグラフである。 尚、図面に用いた符号において、 1 ・・・・・・・・・・・・コンタクトホール2 ・
・・・・・・・・・・・下地 A、D ・・・・・・端子 である。 代理人 土星 勝 〃 常 包 芳 男 第1図 第3図 第2図 戸(let))九/1: OAIAfJL@ RrE蝋
θ (/I If A 21 Ji7 NJ!HIM (す) 第4図 コシタフ/−#ti c)ゎ、り 第5図

Claims (1)

    【特許請求の範囲】
  1. アンモニア水(NHaO14) と過酸化水素水(H2
    02)とをNH4OH/H2O2= 2/1〜2.95
    10.05の割合でさ有する水溶液によって半導体基板
    の表面を処理することを特徴とする半導体基板の処理方
    法。
JP59088887A 1984-05-02 1984-05-02 半導体基板の処理方法 Expired - Lifetime JPH0712038B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59088887A JPH0712038B2 (ja) 1984-05-02 1984-05-02 半導体基板の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59088887A JPH0712038B2 (ja) 1984-05-02 1984-05-02 半導体基板の処理方法

Publications (2)

Publication Number Publication Date
JPS60233824A true JPS60233824A (ja) 1985-11-20
JPH0712038B2 JPH0712038B2 (ja) 1995-02-08

Family

ID=13955484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59088887A Expired - Lifetime JPH0712038B2 (ja) 1984-05-02 1984-05-02 半導体基板の処理方法

Country Status (1)

Country Link
JP (1) JPH0712038B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281429A (ja) * 1988-09-16 1990-03-22 Sony Corp シリコンのエッチング方法
JPH02165641A (ja) * 1988-12-20 1990-06-26 Sanyo Electric Co Ltd 電界効果トランジスタの製造方法
JPH05206105A (ja) * 1991-09-25 1993-08-13 Mitsubishi Materials Corp エッチング液

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5142474A (en) * 1974-10-09 1976-04-10 Hitachi Ltd Kagobutsuhandotaino shorihoho
JPS5574136A (en) * 1978-11-28 1980-06-04 Nec Home Electronics Ltd Formation of ohmic electrode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5142474A (en) * 1974-10-09 1976-04-10 Hitachi Ltd Kagobutsuhandotaino shorihoho
JPS5574136A (en) * 1978-11-28 1980-06-04 Nec Home Electronics Ltd Formation of ohmic electrode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281429A (ja) * 1988-09-16 1990-03-22 Sony Corp シリコンのエッチング方法
JPH02165641A (ja) * 1988-12-20 1990-06-26 Sanyo Electric Co Ltd 電界効果トランジスタの製造方法
JPH05206105A (ja) * 1991-09-25 1993-08-13 Mitsubishi Materials Corp エッチング液

Also Published As

Publication number Publication date
JPH0712038B2 (ja) 1995-02-08

Similar Documents

Publication Publication Date Title
JP2581268B2 (ja) 半導体基板の処理方法
TWI404134B (zh) 半導體裝置之製造方法及半導體表面上之微型粗糙度之降低方法
US5803980A (en) De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue
JPS60233824A (ja) 半導体基板の処理方法
JP2776583B2 (ja) 半導体基板の処理液及び処理方法
US5930650A (en) Method of etching silicon materials
JPH0133933B2 (ja)
JPS60247928A (ja) 半導体基板の洗浄方法
JP3296268B2 (ja) 半導体装置の製造方法
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
EP0767487A1 (en) Improvements in or relating to semiconductor device fabrication
JPH05166777A (ja) 半導体ウェーハの洗浄方法
KR100275959B1 (ko) 중금속불순물 게터링방법
JPH0656846B2 (ja) 半導体基体の処理方法
KR100235944B1 (ko) 반도체소자의 세정 방법
JPH07153728A (ja) 温純水洗浄によるシリコンウエーハの表面処理方法
KR0147417B1 (ko) 반도체 소자의 식각 피해영역 제거방법
JPH0513386A (ja) 半導体装置の製造方法
JPS594117A (ja) 半導体装置の製造方法
US20040253830A1 (en) [method for removing silicon nitride film]
JP2685401B2 (ja) 酸化ケイ素単離領域の形成方法
US20020055196A1 (en) Method of power IC inspection
JPH0496329A (ja) 半導体装置の製造方法
JPH0218579B2 (ja)
JP2808933B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term