JPH02165641A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH02165641A JPH02165641A JP32106688A JP32106688A JPH02165641A JP H02165641 A JPH02165641 A JP H02165641A JP 32106688 A JP32106688 A JP 32106688A JP 32106688 A JP32106688 A JP 32106688A JP H02165641 A JPH02165641 A JP H02165641A
- Authority
- JP
- Japan
- Prior art keywords
- source
- electrode
- recess part
- drain
- currents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000005669 field effect Effects 0.000 title claims description 5
- 238000004140 cleaning Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005259 measurement Methods 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 238000007664 blowing Methods 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 abstract 2
- 235000011114 ammonium hydroxide Nutrition 0.000 abstract 2
- 239000007788 liquid Substances 0.000 abstract 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- FEWJPZIEWOKRBE-JCYAYHJZSA-M L-tartrate(1-) Chemical compound OC(=O)[C@H](O)[C@@H](O)C([O-])=O FEWJPZIEWOKRBE-JCYAYHJZSA-M 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はリセス部を備えた電界効果トランジスタの製造
方法に関する。
方法に関する。
（ロ）従来の技術
従来、電界効果トランジスタ、例えば（：、ａＡｓＭＥ
Ｓ ＦＥＴは半絶縁性ＧａＡｓ基板と、この基板上に
形成されたｎ形動作層と、この動作上に形成されたオー
ム性接触のソース電極及びドレイン電極と、このソース
電極及びドレイン電極間の動作層上に形成されたショッ
トキ接触のゲート電極とから成る。
Ｓ ＦＥＴは半絶縁性ＧａＡｓ基板と、この基板上に
形成されたｎ形動作層と、この動作上に形成されたオー
ム性接触のソース電極及びドレイン電極と、このソース
電極及びドレイン電極間の動作層上に形成されたショッ
トキ接触のゲート電極とから成る。
ところで、上述のＧａＡｓ ＭＥＳ ＦＥＴでは、
良好な電力利得、雑音指数等を得るには最適のソース・
ドレイン電極間電流が存在し、この電流は主としてゲー
ト電極下の動作層の膜厚によって決定される。よって、
所望のソース・ドレイン電極間電流を得るためにソース
電極及びドレイン電極間の動作層をエツチングしてリセ
ス部を形成し、このリセス部上にゲート電極を形成する
リセス構造が一般的に用いられている。
良好な電力利得、雑音指数等を得るには最適のソース・
ドレイン電極間電流が存在し、この電流は主としてゲー
ト電極下の動作層の膜厚によって決定される。よって、
所望のソース・ドレイン電極間電流を得るためにソース
電極及びドレイン電極間の動作層をエツチングしてリセ
ス部を形成し、このリセス部上にゲート電極を形成する
リセス構造が一般的に用いられている。
（ハ）発明が解決しようとする課題
ＧａＡ３を数分のオーダで空気に曝すと、該ＧａＡｓ表
面に自然酸化膜が成長することがわかっている。このた
め、良好なショットキ特性を得るためにはリセス部形成
後、直ちにゲー）Ｓ極を形成する必要がある。
面に自然酸化膜が成長することがわかっている。このた
め、良好なショットキ特性を得るためにはリセス部形成
後、直ちにゲー）Ｓ極を形成する必要がある。
しかしながら、従来の技術では所望のソース・ドレイン
電極間電流に設定したリセス部を得るためにリセス部形
成後、数分間の測定が必要である。従って、この測定中
にリセス部上に自然酸化膜が成長し、このリセス部上に
形成されるゲートを極のショットキ特性が劣化するとい
う問題がある。
電極間電流に設定したリセス部を得るためにリセス部形
成後、数分間の測定が必要である。従って、この測定中
にリセス部上に自然酸化膜が成長し、このリセス部上に
形成されるゲートを極のショットキ特性が劣化するとい
う問題がある。
本発明は上述の事情に鑑み為されたものであり、所望の
ソース・ドレイン電極間電流に設定したリセス部を形成
するも良好なショットキ特性を得ることができる電界効
果トランジスタの製造方法を提供することを目的とする
。
ソース・ドレイン電極間電流に設定したリセス部を形成
するも良好なショットキ特性を得ることができる電界効
果トランジスタの製造方法を提供することを目的とする
。
（ニ）課題を解決するための手段
本発明は半絶縁性ＧａＡｓ基板上に動作層を形成する第
１の工程と、前記動作層上にソース電極及びドレイン電
極を形成する第２の工程と、前記ソース電極及びドレイ
ン電極間の動作層をエツチングしてリセス部を形成し、
ソース・ドレイン電極間電流を測定する第３の工程と、
前記リセス部表面をＮＨ，ＯＨ系溶液で洗浄する第４の
工程と、前記リセス部上にゲート電極を形成する第５の
工程と、を含むことを特徴とする電極効果トランジスタ
の製造方法である。
１の工程と、前記動作層上にソース電極及びドレイン電
極を形成する第２の工程と、前記ソース電極及びドレイ
ン電極間の動作層をエツチングしてリセス部を形成し、
ソース・ドレイン電極間電流を測定する第３の工程と、
前記リセス部表面をＮＨ，ＯＨ系溶液で洗浄する第４の
工程と、前記リセス部上にゲート電極を形成する第５の
工程と、を含むことを特徴とする電極効果トランジスタ
の製造方法である。
（ホ）作用
本発明に用いるＮ Ｈ＝ ＯＨ系溶液はＧａＡｓをエツ
チングすることなく、ＧａＡｓ表面に形成された自然酸
化膜のみを除去することができる。
チングすることなく、ＧａＡｓ表面に形成された自然酸
化膜のみを除去することができる。
（へ）実施例
本発明方法をＧａＡｓ ＭＥＳ ＦＥＴの作製に適
用した実施例について第１図（ａ）乃至（ｅ）を参照し
つつ説明する。
用した実施例について第１図（ａ）乃至（ｅ）を参照し
つつ説明する。
半絶縁性ＧａＡｓ基板（１）上に気相成長法等によりｎ
形動作層（２）を３０００人成長する。続いてこのｎ形
動作層（２）上にオーミック電極が形成される予定の場
所に開孔を有する７オトレジストを形成し、該７オトレ
ジストをマスクとしてＡｕ・Ｇ ｅ ／ Ｎ ｉ ／
Ａ ｕ等のオーミック電極金属を３０００人蒸着し、リ
フトオフ法によりソース電極（３）及びドレイン電極（
４）を形成する（第１図（ａ））。
形動作層（２）を３０００人成長する。続いてこのｎ形
動作層（２）上にオーミック電極が形成される予定の場
所に開孔を有する７オトレジストを形成し、該７オトレ
ジストをマスクとしてＡｕ・Ｇ ｅ ／ Ｎ ｉ ／
Ａ ｕ等のオーミック電極金属を３０００人蒸着し、リ
フトオフ法によりソース電極（３）及びドレイン電極（
４）を形成する（第１図（ａ））。
次に、ゲート電極が形成される予定の場所に０．５μｍ
幅の開化（６）を有するＤｅｅｐ ＵＶ７オトレジス
ト（５）を形成する（第１図（ｂ））。
幅の開化（６）を有するＤｅｅｐ ＵＶ７オトレジス
ト（５）を形成する（第１図（ｂ））。
そして、この開孔（６）から動作層（２）をリン酸：酒
石酸二過酸化水素＝１＋５０：２（体積比）の工・１チ
ンダ液でエツチングし、リセス部（７）を形成する（第
１図（Ｃ））。そして、この状態でソース電極（３）と
ドレイン電極（４）間に電圧を印加してソース・ドレイ
ン電極間電流を測定する。ここで測定したソース・ドレ
イン電極間電流が所望の値になるまで前記エツチング液
でのエツチング及び測定をくり返す。
石酸二過酸化水素＝１＋５０：２（体積比）の工・１チ
ンダ液でエツチングし、リセス部（７）を形成する（第
１図（Ｃ））。そして、この状態でソース電極（３）と
ドレイン電極（４）間に電圧を印加してソース・ドレイ
ン電極間電流を測定する。ここで測定したソース・ドレ
イン電極間電流が所望の値になるまで前記エツチング液
でのエツチング及び測定をくり返す。
ソース・ドレイン電極間電流を所望の値に設定した後、
リセス部（７）表面をＮＨ，ＯＨ： Ｈ，０＝１：１５
（体積比）の洗浄液で洗浄しく具体的には洗浄液に１分
間浸漬する）、リセス部（７）表面に測定中に形成され
た自然酸化膜を除去する。
リセス部（７）表面をＮＨ，ＯＨ： Ｈ，０＝１：１５
（体積比）の洗浄液で洗浄しく具体的には洗浄液に１分
間浸漬する）、リセス部（７）表面に測定中に形成され
た自然酸化膜を除去する。
そして、純水洗浄５分間及びＮ、ガスによる吹き飛ばし
１分間を行った後、５００人のＴｉ、５５００人のＡ２
よりなるゲート電極金属（８）を蒸着する（第１図（ｄ
））。
１分間を行った後、５００人のＴｉ、５５００人のＡ２
よりなるゲート電極金属（８）を蒸着する（第１図（ｄ
））。
最後に７オトレジスト（５）を除去することによりゲー
ト電極（９）を形成する（第１図（ｅ））。
ト電極（９）を形成する（第１図（ｅ））。
−敏にＧａＡｓ ＭＥＳ ＦＥＴのゲート電極の電
流（Ｉ）、電圧（Ｖ）特性はｌｏｇ ！ｏｃｑ Ｖ／ｎ
ｋ Ｔで示される。ただし、ｑは電荷、ｋはボルツマ
ン定数、Ｔは絶対温度、ｎは１以上の数字（理想的接合
ではｎ＝１となる）である。
流（Ｉ）、電圧（Ｖ）特性はｌｏｇ ！ｏｃｑ Ｖ／ｎ
ｋ Ｔで示される。ただし、ｑは電荷、ｋはボルツマ
ン定数、Ｔは絶対温度、ｎは１以上の数字（理想的接合
ではｎ＝１となる）である。
上述の方法で作製したＧａＡｓ ＭＥＳ ＦＥＴでは
１．０８〜１．１１のｎが得られ、はぼ理想的なショッ
トキ接合が形成されていることを確認した。
１．０８〜１．１１のｎが得られ、はぼ理想的なショッ
トキ接合が形成されていることを確認した。
（ト）発明の効果
本発明は以上の説明から明らかな如く、ソース・ドレイ
ン電極間電流を所望の値に設定したりセス部形成後、Ｎ
Ｈ，ＯＨ系の洗浄液を用いてリセス部表面を洗浄するこ
とによりショットキ特性を劣化させる該リセス部表面の
自然酸化膜を除去することができる。
ン電極間電流を所望の値に設定したりセス部形成後、Ｎ
Ｈ，ＯＨ系の洗浄液を用いてリセス部表面を洗浄するこ
とによりショットキ特性を劣化させる該リセス部表面の
自然酸化膜を除去することができる。
よって、所望のソース・ドレイン電流に設定したリセス
部を形成するも良好なショットキ特性を得ることができ
る。
部を形成するも良好なショットキ特性を得ることができ
る。
第１図（ａ）乃至（ｅ）は本発明の一実施例を説明する
ための工程説明図である。 （１）・・・半絶縁性ＧａＡｓ基板、（２）・・・動作
層、（３）・・・ソース電極、（４）・・・ドレイン電
極、（７）・・・Ｊセス部、（９）・・・ゲート電極。
ための工程説明図である。 （１）・・・半絶縁性ＧａＡｓ基板、（２）・・・動作
層、（３）・・・ソース電極、（４）・・・ドレイン電
極、（７）・・・Ｊセス部、（９）・・・ゲート電極。
Claims (1)
- 【特許請求の範囲】 １、半絶縁性ＧａＡｓ基板上に動作層を形成する第１の
工程と、前記動作層上にソース電極及びドレイン電極を
形成する第２の工程と、前記ソース電極及びドレイン電
極間の動作層をエッチングしてリセス部を形成し、ソー
ス・ドレイン電極間電流を測定する第３の工程と、前記
リセス部表面をＮＨ＿４ＯＨ系溶液で洗浄する第４の工
程と、前記リセス部上にゲート電極を形成する第５の工
程と、を含むことを特徴とする電極効果トランジスタの
製造方法。 ２、前記ソース・ドレイン電極間電流が所定の値になる
まで第３の工程をくり返すことを特徴とする請求項１記
載の電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32106688A JPH02165641A (ja) | 1988-12-20 | 1988-12-20 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32106688A JPH02165641A (ja) | 1988-12-20 | 1988-12-20 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02165641A true JPH02165641A (ja) | 1990-06-26 |
Family
ID=18128425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32106688A Pending JPH02165641A (ja) | 1988-12-20 | 1988-12-20 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02165641A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5484740A (en) * | 1994-06-06 | 1996-01-16 | Motorola, Inc. | Method of manufacturing a III-V semiconductor gate structure |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52117060A (en) * | 1976-03-25 | 1977-10-01 | Ibm | Method of cleaning silicon wafers |
| JPS58147123A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | 半導体層のエツチング処理方法 |
| JPS5935480A (ja) * | 1982-08-24 | 1984-02-27 | Fujitsu Ltd | 半導体装置 |
| JPS59130478A (ja) * | 1983-01-17 | 1984-07-27 | Nec Corp | 電界効果トランジスタの製造方法 |
| JPS60233824A (ja) * | 1984-05-02 | 1985-11-20 | Sony Corp | 半導体基板の処理方法 |
| JPS60247928A (ja) * | 1984-05-23 | 1985-12-07 | Seiko Instr & Electronics Ltd | 半導体基板の洗浄方法 |
-
1988
- 1988-12-20 JP JP32106688A patent/JPH02165641A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52117060A (en) * | 1976-03-25 | 1977-10-01 | Ibm | Method of cleaning silicon wafers |
| JPS58147123A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | 半導体層のエツチング処理方法 |
| JPS5935480A (ja) * | 1982-08-24 | 1984-02-27 | Fujitsu Ltd | 半導体装置 |
| JPS59130478A (ja) * | 1983-01-17 | 1984-07-27 | Nec Corp | 電界効果トランジスタの製造方法 |
| JPS60233824A (ja) * | 1984-05-02 | 1985-11-20 | Sony Corp | 半導体基板の処理方法 |
| JPS60247928A (ja) * | 1984-05-23 | 1985-12-07 | Seiko Instr & Electronics Ltd | 半導体基板の洗浄方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5484740A (en) * | 1994-06-06 | 1996-01-16 | Motorola, Inc. | Method of manufacturing a III-V semiconductor gate structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3734586B2 (ja) | 半導体装置及びその製造方法 | |
| US4742025A (en) | Method of fabricating a semiconductor device including selective etching of a silicide layer | |
| JPH02165641A (ja) | 電界効果トランジスタの製造方法 | |
| KR900008408B1 (ko) | Iii-v족 화합물 반도체소자의 전극 형성방법 | |
| JPH04326518A (ja) | 半導体装置の洗浄方法 | |
| KR100283027B1 (ko) | 이종 접합 반도체 소자의 ＧａＡｓ/ＡｌＧａＡｓ 선택적 식각방법 및 이를 이용한 비정형 고 전자 이동도 트랜지스터의 제조방법 | |
| JPH02215160A (ja) | 半導体装置の製造方法 | |
| JP3340868B2 (ja) | 超電導ベーストランジスタ及びその製造方法 | |
| JP2000124408A (ja) | 半導体装置の製造方法 | |
| JPH0445532A (ja) | 半導体装置の製造方法 | |
| JPH04107928A (ja) | 半導体装置の製造方法 | |
| RU795311C (ru) | Способ изготовлени транзисторных структур | |
| JPH1154474A (ja) | 化合物半導体のエッチング方法 | |
| JPH0574814A (ja) | シヨツトキ・ゲート形電界効果トランジスタの製造方法 | |
| JPH09260403A (ja) | 半導体装置の製造方法 | |
| JPH05234982A (ja) | 化合物半導体基板のエッチング方法 | |
| JPH03185843A (ja) | ＧａＡｓ電界効果型トランジスタの製造方法 | |
| JPS6167274A (ja) | 半導体装置の製造方法 | |
| JPH029451B2 (ja) | ||
| JPH06124963A (ja) | 電界効果トランジスタの製造方法 | |
| JPS639982A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS635572A (ja) | 接合型電解効果トランジスタの製造方法 | |
| JPS6327863B2 (ja) | ||
| JPH05144800A (ja) | 半導体装置の製造方法 | |
| JPH04367234A (ja) | 電界効果トランジスタの製造方法 |