KR900008408B1 - Iii-v족 화합물 반도체소자의 전극 형성방법 - Google Patents

Abstract

내용 없음.

Description

III-V족 화합물 반도체소자의 전극 형성방법

제1도 내지 제6도는 본 발명의 방법을 예시하는 공정설명도.

제7도는 본 발명의 방법으로 얻은 전극의 접촉저항의 티탄층 두께의 의존성을 예시하는 그래프도.

제8도 내지 제11도는 종래의 방법을 예시하는 공정설명도.

* 도면의 주요부분에 대한 부호의 설명

1 : P형 GaAs 기판 2 : P형 GaAlAs 층

3 : n형 GaAlAs 층 4 : 웨이퍼(waper)

5 : 티탄층 6 : 금과 규소의 합금층

7 : 금층 8 : 포토레지스트(photoresist)

본 발명은 III-V족 화합물 반도체 소자의 전극 형성방법에 관한 것이다. 더 상세히 설명하면, GaAs 또는 GaAlAs 등의 화합물 반도체 기판 위에 형성된 금(Au)를 주체로 하는 합금막을 상기의 기판을 손상시키는 일이 없이 쉽게 포토에칭(photoetching)법에 의하여 패턴(pattern)으로 가공하는 전극형성 방법에 관한 것이다.

종래에는 GaAs 등의 III-V족 화합물 반도체는 가시광 및 적의의 발광 다이오우드 혹은 FET와 IC등의 디바이스(device)등은 대단히 광범위한 디바이스 재료로서 주목되고 있다. 그런데 상기 GaAs와 GaAlAs등의 화합물 반도체에 사용되는 전극 재료로서는 특히 상기 반도체 기판 위에 오옴 접촉(ohmic contact)를 형성하는 전극 재료로서는 흔히 금(Au)를 주체로 하는 합금이 사용되고 있지만, 통상 GaAs와 GaAlAs 등의 기판 표면에 이들 전극 재료를 소망하는 형상으로 형성하는데는 다음과 같은 전극형성방법이 사용되고 있다.

즉, 제8도 내지 제11도에 표시한 바와같이 우선 표면을 화학 약품에 의하여 처청정화한 반도체 기판(9)표면에 진공증착법 혹은 스퍼터링(sputtering)법에 의하여 금을 주체로 하는 전극 재료의 박막(10)을 형성하고(제8도), 다음에는 이 표면에 포토에칭법에 의한 포토레지스트막(8)을 사용하여 소망하는 전극의 패턴을 형성하고(제9도), 그 후에 이 포토레지스트막(8)을 에칭마스크로 하여 금을 주체로 하는 박막(10)을 화학약품에 의하여 에칭(eatching)하여 제거하고(제10도), 이어서 포토레지스트막(8)을 제거하므로서 소망하는 전극의 패턴을 형성하는 방법이다(제11도).

그러나 상술한 방법에 있어서 금을 주체로 하는 합금막을 전극 패턴으로 제거 형성하기 위한 화학약품 즉 에칭액으로서는 일반적으로 요오드(I)와 요오드화 암모늄과 물을 혼합한 약액이 사용되지만 이 에칭액은 이 합금막 뿐만 아니라, GaAs와 GaAlAs 까지도 에칭하는 특성을 가지고 있으며, 특히 GaAlAs에 대하여는10㎛/min 정도의 큰 에팅 속도를 가지고 있다.

그 때문에 GaAs나 특히 GaAlAs의 기판 위의 상술한 합금막을 상기와 같은 방법으로 에칭할 때에는 에칭액으로 기판 표면도 에칭되어 버리고, 기판 표면이 거칠어지거나, 정밀도가 매우 좋은 전극이 형성될 수 없는 등의 문제점이 있었다.

본 발명은 상술한 문제점을 감안하여 이루어진 것이고, 기판 표면에 나쁜 영향을 주는 일이 없이 오옴 접촉하는 전극을 형성하는 방법을 제공하는 것이다. 이리하여 본 발명에 의하면 III-V족 화합물 반도체 기판의 전극 형성면 위에 미리 티탄(Ti)층을 형성한 후에 금을 주체로 하는 합금층을 형성하고, 이 합금층을 소정 패턴으로 에칭하여 오믹 접촉할 수 있는 전극을 설정하고, 그 후에 이 전극부 이외의 기판 위의 티탄층을 제거함 특징으로 하는 III-V족 화합물 반도체 소자의 전극형성방법이 제공된다.

본 발명에 사용하는 티탄층은 금을 주체로 하는 합금층의 포토에칭시에 사용되는 에칭액에 내성을 가지며, 또한 불화수소산 수용액(HF)등에 의하여 간편하게 제거되고, 또한 상술한 반도체 기판과 상술한 전극과의 사이에 개재하더라도 이를 전기적 특성을 변화시키지 않고 오옴 접촉의 형성을 가능케 할 수 있는 것이다.

상기 티탄층의 형성은 이 분야에서 공지의 방법이 예컨데, 스퍼터링법, 진공증착법 등에 의하여 실시된다.

상기 티탄층의 막두께는 상술한 기판과 상술한 전극과의 오옴 접촉의 형성을 저해하지 않는 정도로 조정되지만 600Å 이하가 적합하며, 500Å 이하가 바람직하다. 더욱 바람직하기는 100-300Å이다. 100Å 이하에서는 포토에칭시에 에칭액에 의한 기판표면 보호에 불안함이 있어서 바람직하지 않다.

상기 티탄층을 제거하는 사이에는 상기 수용액은 반도체 기판에는 실질상으로 나쁜 영향을 주지 않는다. 본 발명의 방법에 사용되는 포토에칭시의 에칭액은 이 분야에서 공지인 요오드 및 요오드화 암모늄으로 형성되는 수용액이 사용된다.

본 발명의 방법에 사용되는 전극 재료, 포토레지스트(photoresist), 그들의 형성법, 포토에칭 및 레지스트박리등은 이 분야에서 공지의 재료 및 방법이 사용된다. III-V족 화합물 반도체 기판의 전극 형성면에 티탄으로 형성되는 막을 형성하고, 나아가서 그 위에 오믹 접촉을 하는 전극막을 형성하여 포토에칭에 의하여 이 전극막을 패턴화할 때에 상기 티탄층이 상술한 에칭액의 상기 반도체 기판 표면으로의 직접 접촉을 방지하므로, 이 기판 표면에 거칠어지지 않는다.

즉, 본 발명에 의하면 티탄층이 실질적으로 포토에칭되지 않고 일종의 마스킹(masking)재로서 작용한다.

그 후에 희석된 불화수소산 수용액(HF) 중에 상기 반도체 기판을 침지(浸漬)하면 노출된 티탄층은 불화수소산 수용액에 직접 접촉하여 간편하게 제거된다.

이하 본 발명의 실시예를 예시 도면에 의해 상세히 설명하지만 이것에 의하여 본 발명이 한정되는 것은 아니다.

실시예 1

제1도 내지 제6도는 본 발명의 방법에 의하여 n형 GaAlAs 웨이퍼(waper)의 표면에 오옴 접촉 전극을 형성하여 가시광 발광다이오우드를 제작하는 공정 설명도를 표시하고 있다.

제1도에 표시하는 바와같이 우선 P형 GaAs 기판(1) 위에 액상 성장법에 의하여 P형 GaAs 층(2) 및 n형 GaAlAs 층(3)을 차례로 성장시켜서 P-n 접합을 형성한 웨이퍼(4)를 얻는다.

다음에는 상기 웨이퍼(4)를 황산과 과산화수소를 사용한 에칭액인, 예컨데, 황산 : 과산화수소수 : 물=8 : 1 : 1의 혼합액을 사용하여 에칭을 실시하고, 기판 표면의 더러워진 것을 제거한다.

그 후에 이 에칭된 n형 GaAlAs층(3)의 표면에 제2도에 표시하는 바와같이 스퍼터링법을 사용하여 티탄층(5)을 100-300Å 정도의 두께로 형성하고 이어서 전극 층으로서 금과 규소와의 합금층(6) 및 금층(7)을 합하여 3000-5000Å의 두께로 형성한다.

다음은 제3도에 표시하는 바와같이 이 전극층 표면에 포토레지스트(8)을 도포하고 프리베이킹(PRE-BAKING)을 한 후에 소정의 패턴을 노광 장치에 의하여 노광하고 현상 베이킹을 하므로서 포토레지스트의 패턴닝을 실시한다.

그리고 다음에는 제4도에 표시하는 바와같이 금(Au)과 규소(Si)와의 합금층(6) 및 금(7)을 금의 에칭액 즉, 요오드(I)와 요오드화 암모늄의 수용액을 사용하여 에칭하고 불필요한 부분을 제거한다.

이때에 티탄층은 금의 에칭액에는 거의 에칭되지 않기 때문에 웨이퍼(4) 표면은 티탄층(5)이 노출된 상태가 된다.

다음은 제5도에 표시하는 바와같이 상술한 웨이퍼 위에 노출한 티탄층(5)을 20배로 희석한 불화수소산수용액에 10초 정도 침지하여 티탄층(5)을 제거한다. 그리고 그 후에 제6도와 같이 전극 표면에 형성한 포토레지스트(8)를 박리액을 사용하여 제거하고, 불활성 가스 중에서 400 내지 500℃의 열처리를 실시하여 오옴 접촉 전극을 형성한다.

이때에 전극의 접촉 저항을 전극간의 저항에 의하여 평가하지만, 상술한 티탄층(5)을 설치하지 않는 경우와 비교하여 하등에 변하는 점은 없고, 전극의 접촉 저항에는 티탄층(5)이 아무런 영향을 주지 않음을 알수있다.

실시예 2

이 실시예는 GaAlAs의 웨이퍼(4)를 사용한 가시광발광 다이오우드의 P형 GaAlAs 층(2)에 오옴 접촉 전극을 형성하는 방법에 적용한 실시예이다.

실시예 1과 마찬가지로 액상 성장법에 의하여 형성한 P형 GaAlAs 층(2) 표면을 에칭액으로 청정화한 후이 면에 티탄층(5)을 스퍼터링법에 의하여 100 내지 300Å의 두께로 형성하고, 이어서 전극 층으로서 금(Au)과 아연(Zn)의 합금층(6)을 마찬가지로 스퍼터링법에 의하여 3000 내지 5000Å의 두께는 형성한다.

그 후에 실시예 1과 동일한 절차에 의한 포토에칭법을 사용하고, 금과 아연의 합금층(6)을 요오드(I)와 요오드화 암모늄 수용액에 의하여, 그리고 티탄층(5)을 희석한 불화수소산 수용액에 의하여 각각 에칭하여 전극 패턴을 형성하고 그 후에 불활성 가스 중에서 400 내지 500℃의 열처리를 실시하고 오옴 접촉 전극을 형성하였다.

이상과 같이 하여 형성한 전극은 웨이퍼(4) 표면을 거칠게 함이 없이 충분히 낮은 접촉저항을 얻을 수 있고 실시예 1과 동일한 효과를 얻을 수 있다. 이상 설명한 바와같이 본 발명의 방법에 의하면 형성된 전극의 접촉 저항에는 아무런 영향을 주지 않고, 또한 종래의 제조방법에서는 불가피하였던 웨이퍼 표면의 에칭에 의한 거칠어짐을 방지하고, 나아가서 전극의 패턴 정밀도를 좋게 할 수가 있고, 따라서 소자 특성의 안정화를 기할 수가 있었다.

또한 웨이퍼 표면에 티탄으로 형성되는 보호막의 두께와 이 막위에 형성된 오옴 접촉 전극간에 10mA의 전류를 흐르게 한 경우의 전극간의 저항 변화와의 관계를 측정하여 제7도에 표시하는 바와 같은 결과를 얻었다.

본 발명의 방법에 의하면 반도체 기판상에 사전에 티탄으로 형성되는 보호막의 막두께를 조절하여 형성하므로서 그 후에는 종래와 같이 전극형성을 실시하더라도 전극 에칭시에 기판 표면의 거칠어짐이 발생함이 없이 종래와 동등한 오옴 접촉 전극을 형성할 수 있다. 또한 상술한 에칭이 쉽게 실시될 수 있기 때문에 전극의 형상도 양호한 정밀도로 완성할 수가 있다.

Claims (3)

1. P형 GaAs 기판(1)상에, P형 GaAlAs 층(2) 및 n형 GaAlAs 층(3)를 순차적으로 성장시켜서 웨이퍼(4)를 형성하고, 상기 웨이퍼(4)의 표면에 티탄(Ti)층(5)을 형성하고, 상기 티탄층(5) 상에 금(Au)를 주체로 하는 합금층(6) 및 금층(7)를 형성하고, 상기 금층(7)의 표면에 포토레지스터(8)을 도포한 후, 상기 각층을 포토에칭으로 패턴닝하여 오옴 접촉할 수 있는 전극을 설정하고, 이 전극 부분 이외의 기판상의 티탄층(5)와 상기 포토레지스트(8)을 제거하여 소정 전극 패턴을 형성하는 것을 특징으로 하는 한 III-V족 화합물 반도체 소자의 전극 형성방법.
2. 제l항에 있어서, 티탄층(5)의 막두께가 600Å 이하인 것을 특징으로 하는 III-V족 화합물 반도체 소자의 전극형성방법.
3. 제1항에 있어서, 티탄층(5)의 제거가 불화수소산 수용액(HF) 수용액에 의하여 실시되는 것을 특징으로 하는 III-V족 화합물 반도체 소자의 전극형성방법.

Images