JPS58220446A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS58220446A JPS58220446A JP57103330A JP10333082A JPS58220446A JP S58220446 A JPS58220446 A JP S58220446A JP 57103330 A JP57103330 A JP 57103330A JP 10333082 A JP10333082 A JP 10333082A JP S58220446 A JPS58220446 A JP S58220446A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- groove
- substrate
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、グイ型構造を有する化合物半導体装置の製造
方法の改良に関する。
方法の改良に関する。
周知の如く、化合物半導体装置は発光ダイオード、半導
体レーザ等の発光素子を中心として開発が進められてき
ているが、近年エピタキシャル成長法の改善や基板結晶
性の改善により、素子の高性能化が進みつつある。とこ
ろで、この素子の材料としては、ＧａＰ 、 ＧａＡｓ
Ｐ等種々のものが挙げられるが、とくにＧａＡｓを基板
とするＧａ １−ｘＡｌｘＡ ｓ系の素子は、ＧａＡｓ
との格子整合が良く、液相成長法によシ容易に製造し得
ることから半導体レーザや赤外発光ダイオード等として
広く用いられる。
体レーザ等の発光素子を中心として開発が進められてき
ているが、近年エピタキシャル成長法の改善や基板結晶
性の改善により、素子の高性能化が進みつつある。とこ
ろで、この素子の材料としては、ＧａＰ 、 ＧａＡｓ
Ｐ等種々のものが挙げられるが、とくにＧａＡｓを基板
とするＧａ １−ｘＡｌｘＡ ｓ系の素子は、ＧａＡｓ
との格子整合が良く、液相成長法によシ容易に製造し得
ることから半導体レーザや赤外発光ダイオード等として
広く用いられる。
従来、ＧａＡｓを基板とした化合物半導体装置例えば発
光ダイオードは、第１図（ａ）〜（ｅ）に示す如く製造
されでいた。
光ダイオードは、第１図（ａ）〜（ｅ）に示す如く製造
されでいた。
まず、ｐ型ＧａＡｓ基板１上に、液相エピタキシャル法
によりｐ型Ｇａ、−ＸＡｊｘＡｓ （ｚｋＱ、 ３５
）成長層２、ｎ型Ｇａ １１ＡｔｙＡＩ （ｙ〜０．６
０）成長層３を順次形成して化合物半導体基体４を形成
する（第１図（ａ）図示）、つづいて、ＧａＡｍ基板１
の裏面にＡｕＢｏ膜＜’ｖｉ極）６を、Ｇａ、、Ａｔｙ
Ａｉ＋成長層３０表面にＡｕＧｅ ＠ １７を夫々真空
蒸着法によシ蒸着した後、不活性ガス雰囲気中で熱処理
を施してオー１ツク接触とする（第１図（ｂ）図示）０
次に、前記ＡｕＧｅ膜６を常法によシバターニングして
ＡｕＧｅ−臂ターン（１１！極）７・・・を形成する（
第１図（ｃ）図示）。次いで、上面にＡｕＧ・ノ４ター
ン７・・・を有する基体４をブレードダイシング等によ
シ処理して分離溝８を形成しく第１図（ｄ）図示）、ひ
きつづき分離溝８に沿りて基体４を細断して所望の発光
ダイオードを製造する（第１図（ｅ）図示）。
によりｐ型Ｇａ、−ＸＡｊｘＡｓ （ｚｋＱ、 ３５
）成長層２、ｎ型Ｇａ １１ＡｔｙＡＩ （ｙ〜０．６
０）成長層３を順次形成して化合物半導体基体４を形成
する（第１図（ａ）図示）、つづいて、ＧａＡｍ基板１
の裏面にＡｕＢｏ膜＜’ｖｉ極）６を、Ｇａ、、Ａｔｙ
Ａｉ＋成長層３０表面にＡｕＧｅ ＠ １７を夫々真空
蒸着法によシ蒸着した後、不活性ガス雰囲気中で熱処理
を施してオー１ツク接触とする（第１図（ｂ）図示）０
次に、前記ＡｕＧｅ膜６を常法によシバターニングして
ＡｕＧｅ−臂ターン（１１！極）７・・・を形成する（
第１図（ｃ）図示）。次いで、上面にＡｕＧ・ノ４ター
ン７・・・を有する基体４をブレードダイシング等によ
シ処理して分離溝８を形成しく第１図（ｄ）図示）、ひ
きつづき分離溝８に沿りて基体４を細断して所望の発光
ダイオードを製造する（第１図（ｅ）図示）。
しかしながら、前述した製造方法では、基体４をグイシ
ングする際にダイシング面に加工歪が生じる。このため
得られた発光ダイオードの通電時に、ダイシング面特に
ｐｎ接合近傍の歪みが集中した部分より結晶欠陥が発生
し、これがｐｎ接合でのリーク電流の原因となりて発光
出力の低下をもたらすという欠点があった。なお、この
欠点を解消するために、ダイシング後ダイシング溝よっ
て生じた破損層を化学エツチング処理する方法が考えら
れる。しかし、歪を完全に除去するためには破損層を横
方向に５０μ程度除去することが必要なため、素子の表
面部も同時にエツチングするおそれがあって事実上行な
うことができず、歪を十分解消することができなかった
。
ングする際にダイシング面に加工歪が生じる。このため
得られた発光ダイオードの通電時に、ダイシング面特に
ｐｎ接合近傍の歪みが集中した部分より結晶欠陥が発生
し、これがｐｎ接合でのリーク電流の原因となりて発光
出力の低下をもたらすという欠点があった。なお、この
欠点を解消するために、ダイシング後ダイシング溝よっ
て生じた破損層を化学エツチング処理する方法が考えら
れる。しかし、歪を完全に除去するためには破損層を横
方向に５０μ程度除去することが必要なため、素子の表
面部も同時にエツチングするおそれがあって事実上行な
うことができず、歪を十分解消することができなかった
。
本発明は上記事情に鑑みてなされたもので、ｐｎ接合を
有する基体を分離する際、ｐｎ接合近傍に歪みが生ずる
のを防止した化合物半導体装置の製造方法を提供するこ
とを目的とするものである。
有する基体を分離する際、ｐｎ接合近傍に歪みが生ずる
のを防止した化合物半導体装置の製造方法を提供するこ
とを目的とするものである。
本発明は、化合物半導体基体上に分離溝形成予定部が除
去された保護膜ノ４ターンを形成した後、このパターン
をマスクとして前記基体をエツチングしてそのｐｎ接合
よシ深いエツチング溝を形成し、かかる後このエツチン
グ溝に沿ってグイシングしてエツチング溝とダイシング
溝からなる分離溝を形成することによりて、従来の如く
直接ブレードダイシングによシ分離溝を形成することに
起因するｐｎ接合近傍での歪みを防止することを図った
ものである。
去された保護膜ノ４ターンを形成した後、このパターン
をマスクとして前記基体をエツチングしてそのｐｎ接合
よシ深いエツチング溝を形成し、かかる後このエツチン
グ溝に沿ってグイシングしてエツチング溝とダイシング
溝からなる分離溝を形成することによりて、従来の如く
直接ブレードダイシングによシ分離溝を形成することに
起因するｐｎ接合近傍での歪みを防止することを図った
ものである。
説明する。
実施例１
〔１〕 まず、ｐ型Ｇ亀Ａｍ基板１１上に１液相エピ
タキシヤル法によシ厚さ１５μｍのｐ型Ｇａ ４−ｘＡ
ＺｘＡｓ （ｘ タ０−３５ ）成長層１２、厚さ２５
／１ｍのｎ型Ｇａ １−、Ａｊ、Ａｓ （ｙ ＃Ｑ、
６０ ）成長層１３を順次形成して化合物半導体基体１
４を形成した（第２図（ａ）図示）。つづいて、ＧａＡ
ｓ基板ノーの裏面にＡｕ）ｌｅ膜（電極）１５を１．
Ｇａ 、−ｙＡ’ｙＡ ｍ成長層１３の表面にＡｕＧ・
膜ＩＣを夫々真空蒸着法により蒸着した後、不活性ガス
雰囲気中で熱処理を施してオーミック接触とした（第２
図（ｂ）図示）。次に、前記ＡｕＧ・膜１６上に写真蝕
刻法によシ幅２０μｍの格子状の間隙部を有する３２０
μｍ角のレジストノ臂ターン（図示せず）を形成し、こ
のパターンをマスクとしてＡｕＧｅ膜Ｊ６をエラ：、・
、。
タキシヤル法によシ厚さ１５μｍのｐ型Ｇａ ４−ｘＡ
ＺｘＡｓ （ｘ タ０−３５ ）成長層１２、厚さ２５
／１ｍのｎ型Ｇａ １−、Ａｊ、Ａｓ （ｙ ＃Ｑ、
６０ ）成長層１３を順次形成して化合物半導体基体１
４を形成した（第２図（ａ）図示）。つづいて、ＧａＡ
ｓ基板ノーの裏面にＡｕ）ｌｅ膜（電極）１５を１．
Ｇａ 、−ｙＡ’ｙＡ ｍ成長層１３の表面にＡｕＧ・
膜ＩＣを夫々真空蒸着法により蒸着した後、不活性ガス
雰囲気中で熱処理を施してオーミック接触とした（第２
図（ｂ）図示）。次に、前記ＡｕＧ・膜１６上に写真蝕
刻法によシ幅２０μｍの格子状の間隙部を有する３２０
μｍ角のレジストノ臂ターン（図示せず）を形成し、こ
のパターンをマスクとしてＡｕＧｅ膜Ｊ６をエラ：、・
、。
チング除去して３２０μｍ角のＡｕＧｅパターン１７を
２０μ間隔で形成した。この後、前記レジストノ臂ター
ンを除去した後、ＡｕＧｅパターンノーのデンディング
／母ツド形成予定部上に写真蝕刻法によシ、レジストパ
ターン１８を形成した（第２図（ｅ）図示）。
２０μ間隔で形成した。この後、前記レジストノ臂ター
ンを除去した後、ＡｕＧｅパターンノーのデンディング
／母ツド形成予定部上に写真蝕刻法によシ、レジストパ
ターン１８を形成した（第２図（ｅ）図示）。
〔１１〕 次に、前記基体４をＡｕＧｅパターン１７
をマスクとしてリン酸、過酸化水素水及び水の混合液に
より、５０℃で５分間処理した。この時、ＡｔＩＧ＠パ
ターン１７よｎｉｉ出するＧａ、−ｙＡｊ、Ａｇ成長層
１３表面から、Ｇａ １−、ＡｔｙＡｓ成長層１３、Ｇ
ａ １− 、、Ａｔ、Ａ ｍ成長層１２及びＧａＡｓ基
板１１表面付近まで達する部分が等方的にエツチングさ
れてＵ字型のエツチング溝１９が形成され、Ｇａ 、−
ｙＡｔｙＡ ｍ成長層１３、Ｇａ １− ｘＡｌｘＡ−
成長層１２のｐｎ接合が各素子毎に分離された（第２図
（ｄ）図示）。つづいて、前記レジストパターン１８よ
＃）ｉ！出するＡｕＧｅ ／４ターン１７をエツチング
除去してＡｕＧｅからなる電極２０・・・を形成した（
第２図（ｅ）図示）。次いで、レジストパターン１８を
除去した後、前記エツチング溝１９に沿って基体１４を
ダイシングしてダイシング溝２１を設けることによシ前
記エツチング溝１９とダイシング溝２１からなる分離溝
２２を形成した（第２図（ｆ）図示）。最後に、分離溝
２２に沿って基体１４を割断し、所望の発光ダイオード
を製造した（第２図（ｇ）図示）。
をマスクとしてリン酸、過酸化水素水及び水の混合液に
より、５０℃で５分間処理した。この時、ＡｔＩＧ＠パ
ターン１７よｎｉｉ出するＧａ、−ｙＡｊ、Ａｇ成長層
１３表面から、Ｇａ １−、ＡｔｙＡｓ成長層１３、Ｇ
ａ １− 、、Ａｔ、Ａ ｍ成長層１２及びＧａＡｓ基
板１１表面付近まで達する部分が等方的にエツチングさ
れてＵ字型のエツチング溝１９が形成され、Ｇａ 、−
ｙＡｔｙＡ ｍ成長層１３、Ｇａ １− ｘＡｌｘＡ−
成長層１２のｐｎ接合が各素子毎に分離された（第２図
（ｄ）図示）。つづいて、前記レジストパターン１８よ
＃）ｉ！出するＡｕＧｅ ／４ターン１７をエツチング
除去してＡｕＧｅからなる電極２０・・・を形成した（
第２図（ｅ）図示）。次いで、レジストパターン１８を
除去した後、前記エツチング溝１９に沿って基体１４を
ダイシングしてダイシング溝２１を設けることによシ前
記エツチング溝１９とダイシング溝２１からなる分離溝
２２を形成した（第２図（ｆ）図示）。最後に、分離溝
２２に沿って基体１４を割断し、所望の発光ダイオード
を製造した（第２図（ｇ）図示）。
しかして、本発明方法によれば１分離溝２，２の形成に
あたって、予めＡｕＧ・ノ４ターン１７をマスクとして
ｐ型ＧａＡ−基板ＩＩとｐ型Ｇ’１−ｘＡ’ｘＡ ｓ成
長＃１２とｎ型Ｇ” 、−ｙＡ’ｙＡｓ成長層１３から
化合物半導体基体１４を混合液によルエッチングし、そ
のｐｎ接合よ）深いエツチング溝１９を形成するため、
ｐｎ接合が各素子毎になめらかに分離され、従来の如（
ｐｎ接合近傍に生ずる歪みを低減できる。また、後工程
の基体１４のダイシングに際しては、同上の理由からｐ
ｎ接合よシ深い基体１４部分のみダイシングすればよい
ため、ｐｎ接合に歪みを生じさせることが少く前記エツ
チング溝１９に沿って良好に分離溝２２を形成すること
ができる。このようなことから、本発明法によって得ら
れた発光ダイオードは従来法によるものと比べて大きな
発光出力を示した。
あたって、予めＡｕＧ・ノ４ターン１７をマスクとして
ｐ型ＧａＡ−基板ＩＩとｐ型Ｇ’１−ｘＡ’ｘＡ ｓ成
長＃１２とｎ型Ｇ” 、−ｙＡ’ｙＡｓ成長層１３から
化合物半導体基体１４を混合液によルエッチングし、そ
のｐｎ接合よ）深いエツチング溝１９を形成するため、
ｐｎ接合が各素子毎になめらかに分離され、従来の如（
ｐｎ接合近傍に生ずる歪みを低減できる。また、後工程
の基体１４のダイシングに際しては、同上の理由からｐ
ｎ接合よシ深い基体１４部分のみダイシングすればよい
ため、ｐｎ接合に歪みを生じさせることが少く前記エツ
チング溝１９に沿って良好に分離溝２２を形成すること
ができる。このようなことから、本発明法によって得ら
れた発光ダイオードは従来法によるものと比べて大きな
発光出力を示した。
事実、従来法によって得られた第１図（・）図示の発光
ダイオード（ＬＥＤ）と本発明によって得られた第２図
（ｇ）図示のＬＥＤを通ｉｔ流５０ ｍｅｌｔｓ２、通
電時間１０００時間で発光出力を測定したところ、第３
図及び第４図に示すような発光出力の特性図を得た。第
３図中の（４）は従来の第１図（・）図示のＬＥＤの発
光出力特性線、第４図中の（Ｂ）は本発明のＬＥＤの発
光出力特性線である。なお、第１図（ｅ）図示のＬＥＤ
の形状は３００Ｘ３００Ｘ３００〔ｐつであり、第２図
（ｇ）図示のそれは高さ３００μｍ１幅、奥行きは夫々
ＧａＡｓ基板１１下部で３００μｍ１１％ ＧａにｙＡ
’ｙＡ”成長層１３表面で２００μｍ。
ダイオード（ＬＥＤ）と本発明によって得られた第２図
（ｇ）図示のＬＥＤを通ｉｔ流５０ ｍｅｌｔｓ２、通
電時間１０００時間で発光出力を測定したところ、第３
図及び第４図に示すような発光出力の特性図を得た。第
３図中の（４）は従来の第１図（・）図示のＬＥＤの発
光出力特性線、第４図中の（Ｂ）は本発明のＬＥＤの発
光出力特性線である。なお、第１図（ｅ）図示のＬＥＤ
の形状は３００Ｘ３００Ｘ３００〔ｐつであり、第２図
（ｇ）図示のそれは高さ３００μｍ１幅、奥行きは夫々
ＧａＡｓ基板１１下部で３００μｍ１１％ ＧａにｙＡ
’ｙＡ”成長層１３表面で２００μｍ。
ＧａＡｓ基板１１とＧａ １−ＸＡｔＸＡ−成長層１２
界面で２５０μｍである。また、サンプル数は夫々２０
個用い、発光出力の平均値及びその出力範囲を求めた。
界面で２５０μｍである。また、サンプル数は夫々２０
個用い、発光出力の平均値及びその出力範囲を求めた。
前記特性図から明らかのように、従来法によるＬＥＤの
１００時間経過後の発光出力が約０．９０と低く、１０
００時間経過後は約０．６０に発光出力が著しく低下し
ているのに対し、本発明によるＬＥＤは初期値ないし１
００時間経過後の発光出力約１．０から１０００時間経
過後も約０．９０と、はとんど減少していないことが確
認できる。このことから、本発明によるＩＪＤが従来法
によるＬＥＤよシ一段と優れていることが確認できる。
１００時間経過後の発光出力が約０．９０と低く、１０
００時間経過後は約０．６０に発光出力が著しく低下し
ているのに対し、本発明によるＬＥＤは初期値ないし１
００時間経過後の発光出力約１．０から１０００時間経
過後も約０．９０と、はとんど減少していないことが確
認できる。このことから、本発明によるＩＪＤが従来法
によるＬＥＤよシ一段と優れていることが確認できる。
また、本発明によれば、保護膜ノＪ？ターンとしてＡｕ
Ｇ・ノ４ターン１７を用いているため、レジストノ臂タ
ーン１８をマスクとしてエツチング除去後、そのまま電
極２０・・・とじて用いることができる。
Ｇ・ノ４ターン１７を用いているため、レジストノ臂タ
ーン１８をマスクとしてエツチング除去後、そのまま電
極２０・・・とじて用いることができる。
実施例２
実施例１の第２図（ａ）〜（ｄ）と同様にして基体１４
にＵ字型のエツチング溝１９を形成した後、基体１４を
濃度３５％の濃硝酸液中で、２５℃。
にＵ字型のエツチング溝１９を形成した後、基体１４を
濃度３５％の濃硝酸液中で、２５℃。
１０秒の酸処理を施した。以後実施例１の第２図（ｅ）
ｔ （ｆ） ｅ （ｇ）と同様にして所望の発光ダイ
オードを製造した。かかる発光ダイオードは濃硝酸、”
ｊ 処理が施されているため、□実施例１０発光ダイオード
と比べ、エツチング溝１９部分の表面が粗面化されるた
め、乱反射による光の取出し効果が増加する。事実、こ
の発光ダイオードを、第２図（ｇ）図示の発光ダイオー
ドと同条件下で発光出力を測定したところ、実施例１に
よシ得られた発光ダイオードと比べて１００時間経過後
の発光出力は２０％程度大きく、かつ１００時間級八発
光出力特性線はｔ■同様の変化を示した。
ｔ （ｆ） ｅ （ｇ）と同様にして所望の発光ダイ
オードを製造した。かかる発光ダイオードは濃硝酸、”
ｊ 処理が施されているため、□実施例１０発光ダイオード
と比べ、エツチング溝１９部分の表面が粗面化されるた
め、乱反射による光の取出し効果が増加する。事実、こ
の発光ダイオードを、第２図（ｇ）図示の発光ダイオー
ドと同条件下で発光出力を測定したところ、実施例１に
よシ得られた発光ダイオードと比べて１００時間経過後
の発光出力は２０％程度大きく、かつ１００時間級八発
光出力特性線はｔ■同様の変化を示した。
なお、実施例２てはエツチング溝１９の酸処理を濃硝酸
を用いて行なったが、これに限らない。例えば、硝酸と
水の混合液、塩酸、塩酸と水の混合液を用いても同様の
効果が得られる。
を用いて行なったが、これに限らない。例えば、硝酸と
水の混合液、塩酸、塩酸と水の混合液を用いても同様の
効果が得られる。
実施例３
〔ｌ） まず、実施例１と同様にｐ型ＧａＡｓ基板１
１上に、ｐ型Ｇａ １−ＸＡＺｘＡｓ成長層１２、ｎ型
Ｇａ １−ｙＡ’ｙＡ ｓ成長層１３を順次形成して化
合物半導体基体１４を形成しく第５図（＆）図示）、更
にＧａＡｓ基板１１の裏面にＡｕＢｅ膜１５全１５ａ１
−、ＡｔｙＡ−成１層・１３の表面にＡｕＧ＠膜１６全
１６し、熱処理してオーミック接触とした（第５図（ｂ
）図示）。つづいて、前記ＡｕＧｖ膜１６のがンディン
グパッド形成予定部上に写真蝕刻法によりレジストノ臂
ターン１８を形成した（第５図（ｅ）図示）。次いで、
前記基体１４のＡｕＧｅ膜１６側から幅約ｌＯμｍ１所
望の深さでダイシングして溝２３を形成するとともに、
ＡｕＧ５ ／リーン２４を形成した（第５図（ｄ）図示
）。
１上に、ｐ型Ｇａ １−ＸＡＺｘＡｓ成長層１２、ｎ型
Ｇａ １−ｙＡ’ｙＡ ｓ成長層１３を順次形成して化
合物半導体基体１４を形成しく第５図（＆）図示）、更
にＧａＡｓ基板１１の裏面にＡｕＢｅ膜１５全１５ａ１
−、ＡｔｙＡ−成１層・１３の表面にＡｕＧ＠膜１６全
１６し、熱処理してオーミック接触とした（第５図（ｂ
）図示）。つづいて、前記ＡｕＧｖ膜１６のがンディン
グパッド形成予定部上に写真蝕刻法によりレジストノ臂
ターン１８を形成した（第５図（ｅ）図示）。次いで、
前記基体１４のＡｕＧｅ膜１６側から幅約ｌＯμｍ１所
望の深さでダイシングして溝２３を形成するとともに、
ＡｕＧ５ ／リーン２４を形成した（第５図（ｄ）図示
）。
〔１１〕 次に、実施例１と同様に基体１４をＡｕＧ
ｅパターン２４をマスクとしてリン酸、過酸化水素水及
び水の混合液による処理した。このエツチングにより、
前工程のダイシング時に生じたｐｎ接合での歪みが除去
されたなめらかな側面を有するエツチング溝１９′が形
成された（第５図（ｅ）図示）。つづいて、レジストパ
ターン１８をマスクトシテＡｕＧ・ノやターン２４をエ
ツチング除去してＡｕＧ５からなる電極２０・・・を形
成し、レジストパターン１８を除去した（第５図（ｆ）
図示）。次いで、前記エツチング溝１９′に沿って基体
１４をダイシングしてダイシング溝２ノを設けることに
よシ前記エツチング溝１９′とダイシング溝２１からな
る分離溝２２を形成した（第５図（ｇ）図示）。最後に
分離溝２２に沿って基体１４を割断し、所望の発光ダイ
オードを製造した（第５図（ｈ）図示）０本実施例によ
れば、実施例１と同様に良好な発光出力を有する発光ダ
イオードを得ることができた。
ｅパターン２４をマスクとしてリン酸、過酸化水素水及
び水の混合液による処理した。このエツチングにより、
前工程のダイシング時に生じたｐｎ接合での歪みが除去
されたなめらかな側面を有するエツチング溝１９′が形
成された（第５図（ｅ）図示）。つづいて、レジストパ
ターン１８をマスクトシテＡｕＧ・ノやターン２４をエ
ツチング除去してＡｕＧ５からなる電極２０・・・を形
成し、レジストパターン１８を除去した（第５図（ｆ）
図示）。次いで、前記エツチング溝１９′に沿って基体
１４をダイシングしてダイシング溝２ノを設けることに
よシ前記エツチング溝１９′とダイシング溝２１からな
る分離溝２２を形成した（第５図（ｇ）図示）。最後に
分離溝２２に沿って基体１４を割断し、所望の発光ダイ
オードを製造した（第５図（ｈ）図示）０本実施例によ
れば、実施例１と同様に良好な発光出力を有する発光ダ
イオードを得ることができた。
実施例４
実施例１で化合物半導体基体にエツチング溝を形成した
後、該基体の裏面を粘着シート上に貼着する。しかる後
、基体にダイシング溝を形成し、粘着シートを引き伸し
て各々の基体間を１００μｍ以上離した後、リン酸、過
酸化水素水及び水よシなるエツチング液によシダイシン
グ溝の内壁面をエツチング処理して所望の発光ダイオー
ドを製造した。
後、該基体の裏面を粘着シート上に貼着する。しかる後
、基体にダイシング溝を形成し、粘着シートを引き伸し
て各々の基体間を１００μｍ以上離した後、リン酸、過
酸化水素水及び水よシなるエツチング液によシダイシン
グ溝の内壁面をエツチング処理して所望の発光ダイオー
ドを製造した。
しかして、前述のようにして得られた発光ダイオードは
、基体のダイシング溝の内壁面がエツチング処理されて
いるため、実施例１の発光ダイオードと比べ、優れた発
光出力特性線を得た。即ち、例えば実施例１．の発光ダ
イオードの１０００時間経過後の発光出力が約０．９−
０でありたのに対し、本実施例の場合は第６図の発光出
力特性線に示す如く約０．９７であ少、若干の改善が確
認できる。
、基体のダイシング溝の内壁面がエツチング処理されて
いるため、実施例１の発光ダイオードと比べ、優れた発
光出力特性線を得た。即ち、例えば実施例１．の発光ダ
イオードの１０００時間経過後の発光出力が約０．９−
０でありたのに対し、本実施例の場合は第６図の発光出
力特性線に示す如く約０．９７であ少、若干の改善が確
認できる。
なお、上記実施例では保護膜パターンとしてＡｕＧ５パ
ターンを用いたが、これに限らず、金パターンあるいは
金を主体とする合金パターン例えばＡｕ８ｎパターン、
更には８１０２＠等からなる）４ターンを用いてもよい
◎ 〔発明の効果〕 以上詳述した如く本発明によれば、基体を分離する際、
ｐｎ接合近傍の歪を従来と比べて著しく低減し、長時間
にわたりて良好な発光出力を有するＬＥＤ等の化合物半
導体装置の製造方法を提供できるものである。
ターンを用いたが、これに限らず、金パターンあるいは
金を主体とする合金パターン例えばＡｕ８ｎパターン、
更には８１０２＠等からなる）４ターンを用いてもよい
◎ 〔発明の効果〕 以上詳述した如く本発明によれば、基体を分離する際、
ｐｎ接合近傍の歪を従来と比べて著しく低減し、長時間
にわたりて良好な発光出力を有するＬＥＤ等の化合物半
導体装置の製造方法を提供できるものである。
第１図（−〜（・）は従来の発光ダイオードの製造方法
を工程順に示す断面図、１．第２図（ａ）〜（ｇ）は集
、・″・− 施例１の発光ダイオードの製造方法を工程順に示す断面
図、第３図は第１図（・）図示の従来の発光ダイオード
の発光出力を示す特性図、第４図は第２図＜１１）図示
の発光ダイオードの発光出力を示す特性図、第５図（ａ
）〜（ｈ）は実施例３の発光ダイオードの製造方法を工
程順に示す断面図、第６図は実施例４の発光ダイオード
の発光出力を示す特性図である。 １１・・・ｐ ｆＪＩ ＧｍＡｍ基板、１２・・・ｐ型
Ｇ ａｌ−ＸＡＬｘＡ畠成長層、Ｉ Ｊ ＝ ｎ ＭＩ
Ｇａ１−、Ａｊ、Ａｓ層、１４ ・・・化合物半導体
基体、１５・・・ＡｔｃＢ・膜、１６・・・ＡｕＧ＠膜
、Ｊ７ｅｊ４・・・ＡｕＧ・ノ４ｐ−ノ、１８・・・レ
ジストノ母ターン、Ｉｌｉ、１９’・・・エツチング溝
、２０・・・ＡｕＧ・からなる電極、２１・・・ダイシ
ング溝、２２・・・分離溝、２３・・・溝。 出願人代理人 弁理士 鈴 江 武 彦第 （ａ） （ｂ） 了コ司 第３図 時間（時）−− 第４図 時間（吟）−一中 （ｄ） ８ （ｆ） フ０ （Ｊ） （ｈ）
を工程順に示す断面図、１．第２図（ａ）〜（ｇ）は集
、・″・− 施例１の発光ダイオードの製造方法を工程順に示す断面
図、第３図は第１図（・）図示の従来の発光ダイオード
の発光出力を示す特性図、第４図は第２図＜１１）図示
の発光ダイオードの発光出力を示す特性図、第５図（ａ
）〜（ｈ）は実施例３の発光ダイオードの製造方法を工
程順に示す断面図、第６図は実施例４の発光ダイオード
の発光出力を示す特性図である。 １１・・・ｐ ｆＪＩ ＧｍＡｍ基板、１２・・・ｐ型
Ｇ ａｌ−ＸＡＬｘＡ畠成長層、Ｉ Ｊ ＝ ｎ ＭＩ
Ｇａ１−、Ａｊ、Ａｓ層、１４ ・・・化合物半導体
基体、１５・・・ＡｔｃＢ・膜、１６・・・ＡｕＧ＠膜
、Ｊ７ｅｊ４・・・ＡｕＧ・ノ４ｐ−ノ、１８・・・レ
ジストノ母ターン、Ｉｌｉ、１９’・・・エツチング溝
、２０・・・ＡｕＧ・からなる電極、２１・・・ダイシ
ング溝、２２・・・分離溝、２３・・・溝。 出願人代理人 弁理士 鈴 江 武 彦第 （ａ） （ｂ） 了コ司 第３図 時間（時）−− 第４図 時間（吟）−一中 （ｄ） ８ （ｆ） フ０ （Ｊ） （ｈ）
Claims (1)
- 【特許請求の範囲】 １、 第１導電型の化合物半導体基体上に、直接もしく
は第１導電型の化合物半導体層を介して第２導電型の化
合物半導体層を形成した構造からなるｐｎ接合を有する
化合物半導体基体の一面に分離溝を形成し、この分離溝
に沿って割断して化合物半導体装置を製造するに際し、
前記化合物半導体基体上に分離溝形成予定部が除去され
た保護膜／４’ターンを形成する工程と、該パターンを
マスクとして前記基体をエツチングしてそのｐｎ接合よ
シ深いエツチング溝を形成する工程と、このエツチング
溝に沿ってダイシングしてエツチング溝とダイシング溝
からなる分離溝を形成する工程とを具備したことを特徴
とする化合物半導体装置の製造方法。 ２、 化合物半導体基体上に保護膜パターンを形成後、
該基体にエツチング溝を形成するのに先立ち、該基体に
細幅の溝を形成することを特徴とする特許請求の範囲第
１項記載の化合物半導体装置の製造方法。 ３、 化合物半導体基体が、第１導電型のＧａＡｓ基板
上に、第１導電型のＧａ １−ｘＡＺｘＡ ｍ層、第２
導電型のＧ’、−ｙＡ’ｙＡ ＠層（ｘ＜ｙ ）を順次
形成したものであることを特徴とする特許請求の範囲第
１項記載の化合物半導体装置の製造方法。 ４、 保護膜パターンが、オーミック電極となる金膜あ
るいは金を主体とする合金膜であることを特徴とする特
許請求の範囲第１項記載の化合物半導体装置の製造方法
。 ５、 エツチング溝の形成が、リン酸、過酸化水素水及
び水の混合液を用いることによシ行なわれることを特徴
とする特許請求の範囲第１項記載の化合物半導体装置の
製造方法。 ６、 エツチング溝の形成後、上記エツチング溝を粗面
化することを特徴とする特許請求の範囲第１項記載の化
合物半導体装置の製造方法。 ７、 エツチング溝の形成後、該エツチング溝を粗面化
するに際して硝酸、硝酸と水の混合液、塩酸、塩酸と水
の混合液のいずれか一つによシ再度エツチング溝周辺の
化合物半導体基体をエツチングすることを特徴とする特
許請求の範囲第６項記載の化合物半導体装置の製造方法
。 ８、 ダイシング溝の・形成後に、ダイシング溝側面を
エツチング処理することを特徴とする特許請求の範囲第
１項記載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57103330A JPS58220446A (ja) | 1982-06-16 | 1982-06-16 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57103330A JPS58220446A (ja) | 1982-06-16 | 1982-06-16 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58220446A true JPS58220446A (ja) | 1983-12-22 |
Family
ID=14351152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57103330A Pending JPS58220446A (ja) | 1982-06-16 | 1982-06-16 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58220446A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613428A (ja) * | 1984-06-15 | 1986-01-09 | New Japan Radio Co Ltd | 半導体基板の切断方法 |
| US4904617A (en) * | 1987-09-17 | 1990-02-27 | Siemens Aktiengesellschaft | Method for separating monolithically produced laser diodes |
| JPH03250687A (ja) * | 1990-01-16 | 1991-11-08 | Fuji Electric Co Ltd | 半導体レーザ素子チップの製造方法 |
| JPH04340287A (ja) * | 1991-01-22 | 1992-11-26 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法 |
| JP2017139477A (ja) * | 2012-11-23 | 2017-08-10 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 集合体を半導体チップに個片化する方法および半導体チップ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50105391A (ja) * | 1974-01-28 | 1975-08-20 | ||
| JPS5553474A (en) * | 1978-10-13 | 1980-04-18 | Exxon Research Engineering Co | Method of splitting wafer of semiconductor diode laser |
-
1982
- 1982-06-16 JP JP57103330A patent/JPS58220446A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50105391A (ja) * | 1974-01-28 | 1975-08-20 | ||
| JPS5553474A (en) * | 1978-10-13 | 1980-04-18 | Exxon Research Engineering Co | Method of splitting wafer of semiconductor diode laser |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613428A (ja) * | 1984-06-15 | 1986-01-09 | New Japan Radio Co Ltd | 半導体基板の切断方法 |
| US4904617A (en) * | 1987-09-17 | 1990-02-27 | Siemens Aktiengesellschaft | Method for separating monolithically produced laser diodes |
| JPH03250687A (ja) * | 1990-01-16 | 1991-11-08 | Fuji Electric Co Ltd | 半導体レーザ素子チップの製造方法 |
| JPH04340287A (ja) * | 1991-01-22 | 1992-11-26 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法 |
| JP2017139477A (ja) * | 2012-11-23 | 2017-08-10 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 集合体を半導体チップに個片化する方法および半導体チップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10453998B2 (en) | Vertical topology light emitting device | |
| KR100921457B1 (ko) | 수직 구조의 발광 다이오드 및 그 제조방법 | |
| JP2803742B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその電極形成方法 | |
| JP4189710B2 (ja) | 発光ダイオードの製造方法 | |
| US4080245A (en) | Process for manufacturing a gallium phosphide electroluminescent device | |
| TW200910636A (en) | A light-emitting device and the manufacturing method thereof | |
| JPS58220446A (ja) | 化合物半導体装置の製造方法 | |
| JP3489395B2 (ja) | 半導体発光素子 | |
| CN108831977B (zh) | 一种带光电隔离粗化层的发光二极管的制备方法 | |
| JP2000133837A (ja) | 半導体発光素子及びその製造方法 | |
| KR900008408B1 (ko) | Iii-v족 화합물 반도체소자의 전극 형성방법 | |
| JPS6155780B2 (ja) | ||
| JP2000349331A (ja) | 半導体発光素子の製造方法 | |
| TWI495144B (zh) | 發光元件及其製造方法 | |
| JPH06350136A (ja) | ＡｌＧａＩｎＰ系発光素子用チップの製造方法 | |
| JPS5843515A (ja) | 化合物半導体装置の製造方法 | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JP2004119949A (ja) | 化合物半導体発光素子及びその製造方法 | |
| JPH01223729A (ja) | 半導体装置の製造方法 | |
| JPS5821822A (ja) | 化合物半導体装置の製造方法 | |
| JPS5821821A (ja) | 化合物半導体装置の製造方法 | |
| JPS58219784A (ja) | 化合物半導体装置の製造方法 | |
| JPS59105385A (ja) | Ｓｉド−プ発光素子の製造方法 | |
| JPS5813037B2 (ja) | ハツコウソシ |