JP2000133837A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法Info
- Publication number
- JP2000133837A JP2000133837A JP30249698A JP30249698A JP2000133837A JP 2000133837 A JP2000133837 A JP 2000133837A JP 30249698 A JP30249698 A JP 30249698A JP 30249698 A JP30249698 A JP 30249698A JP 2000133837 A JP2000133837 A JP 2000133837A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- semiconductor light
- junction
- roughening
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】粗面加工によって光の外部取り出し効率を高め
た場合においても素子形状の画像認識を容易とするこ
と。 【構成】ＰＮ接合２に至るメサエッチングによって上面
５から側面６にわたる傾斜面７を形成したメサ型の半導
体発光素子１において、素子１の上面５を粗面加工が施
された凸凹面１３とし、素子１の前記傾斜面７を粗面加
工が施されない平滑面としたことを特徴とする。この素
子１は、半導体基板の素子上面となる側の面に粗面加工
１３を施した後、この面にＰＮ接合２に至る素子分離用
のメサエッチング処理を施し、エッチング溝に沿って個
々の素子に分離することで得られる。
た場合においても素子形状の画像認識を容易とするこ
と。 【構成】ＰＮ接合２に至るメサエッチングによって上面
５から側面６にわたる傾斜面７を形成したメサ型の半導
体発光素子１において、素子１の上面５を粗面加工が施
された凸凹面１３とし、素子１の前記傾斜面７を粗面加
工が施されない平滑面としたことを特徴とする。この素
子１は、半導体基板の素子上面となる側の面に粗面加工
１３を施した後、この面にＰＮ接合２に至る素子分離用
のメサエッチング処理を施し、エッチング溝に沿って個
々の素子に分離することで得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、光の外部取り出し
効率を向上させるための粗面加工が施された半導体発光
素子及びその製造方法に関する。
効率を向上させるための粗面加工が施された半導体発光
素子及びその製造方法に関する。
【０００２】
【従来の技術】光の外部取り出し効率を向上させるた
め、半導体発光素子の側面や上面に粗面加工を施すこと
は、例えば特開平６−１５１９５９号公報等にて提案さ
れている。ところで、半導体発光素子は、半導体基板
（半導体ウエハ）を利用して同一構造のものを複数形成
しておき、それを個々の素子に分割して製造されるが、
個々の素子に分割する前に個々の素子の特性検査を可能
とするために、素子が組み込まれた半導体基板の表面に
ＰＮ接合に至るメサエッチングを行って素子の形状に応
じた素子分離用溝を形成することがある。このような素
子分離用溝が形成された基板の前記溝を含む部分に対し
て、上記のような粗面加工が施されると、画像認識装置
によって観察される基板上面が図３（ｂ）に示すよう
に、電極８以外の部分が黒い状態（ハッチングで示す領
域）となり、素子の外形形状の認識が困難になりやす
い。このような状態は、分離後の素子の状態においても
同様である。
め、半導体発光素子の側面や上面に粗面加工を施すこと
は、例えば特開平６−１５１９５９号公報等にて提案さ
れている。ところで、半導体発光素子は、半導体基板
（半導体ウエハ）を利用して同一構造のものを複数形成
しておき、それを個々の素子に分割して製造されるが、
個々の素子に分割する前に個々の素子の特性検査を可能
とするために、素子が組み込まれた半導体基板の表面に
ＰＮ接合に至るメサエッチングを行って素子の形状に応
じた素子分離用溝を形成することがある。このような素
子分離用溝が形成された基板の前記溝を含む部分に対し
て、上記のような粗面加工が施されると、画像認識装置
によって観察される基板上面が図３（ｂ）に示すよう
に、電極８以外の部分が黒い状態（ハッチングで示す領
域）となり、素子の外形形状の認識が困難になりやす
い。このような状態は、分離後の素子の状態においても
同様である。
【０００３】
【発明が解決しようとする課題】そこで本発明は、上記
の点を考慮してなされたもので、粗面加工によって光の
外部取り出し効率を高めた場合においても画像認識装置
による素子形状の認識を容易とすることを課題の１つと
する。また、半導体基板に形成した素子の分離をスクラ
イブ・ブレークによって行う場合の作業性を良好とする
ことを課題の１つとする。
の点を考慮してなされたもので、粗面加工によって光の
外部取り出し効率を高めた場合においても画像認識装置
による素子形状の認識を容易とすることを課題の１つと
する。また、半導体基板に形成した素子の分離をスクラ
イブ・ブレークによって行う場合の作業性を良好とする
ことを課題の１つとする。
【０００４】
【課題を解決するための手段】本発明の半導体発光素子
は、ＰＮ接合に至るメサエッチングによって上面から側
面にわたる傾斜面を形成したメサ型の半導体発光素子に
おいて、素子の上面を粗面加工が施された凸凹面とし、
素子の前記傾斜面を粗面加工が施されない平滑面とした
ことを特徴とする。
は、ＰＮ接合に至るメサエッチングによって上面から側
面にわたる傾斜面を形成したメサ型の半導体発光素子に
おいて、素子の上面を粗面加工が施された凸凹面とし、
素子の前記傾斜面を粗面加工が施されない平滑面とした
ことを特徴とする。
【０００５】本発明の半導体発光素子の製造方法は、Ｐ
Ｎ接合及び電極が形成された半導体基板の素子上面とな
る側の面に粗面加工を施した後、この面に前記ＰＮ接合
に至る素子分離用のメサエッチング処理を施し、前記メ
サエッチングに沿って個々の素子に分離することを特徴
とする。
Ｎ接合及び電極が形成された半導体基板の素子上面とな
る側の面に粗面加工を施した後、この面に前記ＰＮ接合
に至る素子分離用のメサエッチング処理を施し、前記メ
サエッチングに沿って個々の素子に分離することを特徴
とする。
【０００６】
【発明の実施の形態】以下本発明の実施例について図面
を参照して説明する。図１に示すように、本発明の実施
例に係る半導体発光素子１は、ＰＮ接合２が上面近傍に
位置するように、Ｎ層３とＰ層４を上下に積層している
とともに、ＰＮ接合２に至るメサエッチングによって上
面５から側面６にわたって円弧状の傾斜面７を素子外形
に沿って環状に形成したメサ型の素子形状としている。
素子１の上下の面には、金などを主体とする金属電極
８，９を形成しているが、素子の上面５に位置する電極
８は、同図（ｂ）に示すように、素子上面５の半導体
層、この例ではＮ層３の一部が露出するように素子上面
５の面積よりも小さな面積に形成している。素子上面５
から露出する半導体層３の表面は、光の取り出し効率を
高めるための粗面加工が施されて微少な凸凹が形成され
た面１３としているが、前記傾斜面７の表面は、上記の
ような粗面加工は施されず、エッチング処理によって凸
凹のない平滑面としている。
を参照して説明する。図１に示すように、本発明の実施
例に係る半導体発光素子１は、ＰＮ接合２が上面近傍に
位置するように、Ｎ層３とＰ層４を上下に積層している
とともに、ＰＮ接合２に至るメサエッチングによって上
面５から側面６にわたって円弧状の傾斜面７を素子外形
に沿って環状に形成したメサ型の素子形状としている。
素子１の上下の面には、金などを主体とする金属電極
８，９を形成しているが、素子の上面５に位置する電極
８は、同図（ｂ）に示すように、素子上面５の半導体
層、この例ではＮ層３の一部が露出するように素子上面
５の面積よりも小さな面積に形成している。素子上面５
から露出する半導体層３の表面は、光の取り出し効率を
高めるための粗面加工が施されて微少な凸凹が形成され
た面１３としているが、前記傾斜面７の表面は、上記の
ような粗面加工は施されず、エッチング処理によって凸
凹のない平滑面としている。
【０００７】次に、上記素子１の製造方法について、図
２を参照して説明する。まず、Ｐ層４とＮ層３を上下に
積層形成したＧａＡｌＡｓ等の化合物半導体基板（半導
体ウエハ）１０を準備する（同図（ａ）参照）。次に、
この基板１０の上下の面の各々に電極材料１１，１２を
蒸着などによって成膜し（同図（ｂ）参照）、その後、
基板１０上面の電極材料１１をパターニング処理して図
１（ｂ）に示すような上面電極８を形成する（同図
（ｃ）参照）。
２を参照して説明する。まず、Ｐ層４とＮ層３を上下に
積層形成したＧａＡｌＡｓ等の化合物半導体基板（半導
体ウエハ）１０を準備する（同図（ａ）参照）。次に、
この基板１０の上下の面の各々に電極材料１１，１２を
蒸着などによって成膜し（同図（ｂ）参照）、その後、
基板１０上面の電極材料１１をパターニング処理して図
１（ｂ）に示すような上面電極８を形成する（同図
（ｃ）参照）。
【０００８】次に、半導体基板１０の素子１上面５とな
る側の面のみを露出させ、その面を硝酸溶液等の処理溶
液に所定時間（数秒間）浸すことにより、半導体層３の
表面に微少な凸凹面１３を形成する粗面加工（フロスト
処理）を行う。硝酸溶液による処理の後、必要に応じて
塩酸溶液に数秒間浸す後処理を行うことが望ましい。次
に、半導体基板１０の表面に素子分離用の溝を形成する
部分を残してそれ以外の部分を被うようにレジストを塗
布した後、リン酸系あるいはヨウ素系のエッチング溶液
に所定時間浸してメサエッチングを行い、ＰＮ接合２に
至る深さが３０〜４０μｍの素子分離用の溝１４を形成
する（同図（ｅ）参照）。この溝１４の表面は、上記の
ような粗面ではなく、凸凹がない平滑面に形成される。
上記のように粗面加工後にメサエッチングするので、メ
サエッチング後に粗面加工する場合に比べて粗面加工の
ためのマスキングを簡素化することができる このように基板１０上面に粗面加工を施した後、素子分
離用の溝１４を形成することにより、この基板１０のカ
メラ認識画像は、図３（ａ）に示すように、粗面加工し
た部分１３が黒く、電極８とメサエッチングした部分１
４が白くなり、同図（ｂ）に示す従来例に比べて、各素
子の平面形状を示す輪郭が極めて明瞭になる。素子分離
溝の形成後、電極９を共通電極とし、電極８に順次所定
の電圧を印加して通電させ、その通電に基づく発光状態
の検査等を行うが特性検査工程が実行される。
る側の面のみを露出させ、その面を硝酸溶液等の処理溶
液に所定時間（数秒間）浸すことにより、半導体層３の
表面に微少な凸凹面１３を形成する粗面加工（フロスト
処理）を行う。硝酸溶液による処理の後、必要に応じて
塩酸溶液に数秒間浸す後処理を行うことが望ましい。次
に、半導体基板１０の表面に素子分離用の溝を形成する
部分を残してそれ以外の部分を被うようにレジストを塗
布した後、リン酸系あるいはヨウ素系のエッチング溶液
に所定時間浸してメサエッチングを行い、ＰＮ接合２に
至る深さが３０〜４０μｍの素子分離用の溝１４を形成
する（同図（ｅ）参照）。この溝１４の表面は、上記の
ような粗面ではなく、凸凹がない平滑面に形成される。
上記のように粗面加工後にメサエッチングするので、メ
サエッチング後に粗面加工する場合に比べて粗面加工の
ためのマスキングを簡素化することができる このように基板１０上面に粗面加工を施した後、素子分
離用の溝１４を形成することにより、この基板１０のカ
メラ認識画像は、図３（ａ）に示すように、粗面加工し
た部分１３が黒く、電極８とメサエッチングした部分１
４が白くなり、同図（ｂ）に示す従来例に比べて、各素
子の平面形状を示す輪郭が極めて明瞭になる。素子分離
溝の形成後、電極９を共通電極とし、電極８に順次所定
の電圧を印加して通電させ、その通電に基づく発光状態
の検査等を行うが特性検査工程が実行される。
【０００９】特性検査工程の後、素子分離工程が行われ
る。素子分離工程は、スクライブ（ケガキ）装置を用い
て、素子分離用の溝１４に沿ってケガキ線を形成し、加
圧してこのケガキ線に沿って個々の素子１への分離を行
うスクライブ・ブレーク、あるいはダイシング装置を用
いて、基板１０を素子分離用の溝１４に沿って順次切る
ことにより個々の素子１への分離を行うダイシングによ
って行われる（図３（ｆ）参照）。ここで、上記装置が
画像認識装置を備え、画像認識を行いながら素子分離溝
に沿ってケガキ線形成あるいはダイシングを行うに際し
て、上記のように素子１の輪郭を構成する傾斜面７が平
滑面となっているので、その内側の凸凹面１３とのコン
トラストが良くなり、素子外形を明瞭に認識することが
できる。そのため、画像認識装置を備えた装置による素
子分離を確実に行うことができる。また、スクライブ装
置を用いて素子分離溝１４にケガキ線を形成して素子分
離を行う場合、素子分離溝が平滑面となっているので、
素子分離溝に粗面加工が施されている場合に比べて、ケ
ガキ線をより深く確実に形成することができる。
る。素子分離工程は、スクライブ（ケガキ）装置を用い
て、素子分離用の溝１４に沿ってケガキ線を形成し、加
圧してこのケガキ線に沿って個々の素子１への分離を行
うスクライブ・ブレーク、あるいはダイシング装置を用
いて、基板１０を素子分離用の溝１４に沿って順次切る
ことにより個々の素子１への分離を行うダイシングによ
って行われる（図３（ｆ）参照）。ここで、上記装置が
画像認識装置を備え、画像認識を行いながら素子分離溝
に沿ってケガキ線形成あるいはダイシングを行うに際し
て、上記のように素子１の輪郭を構成する傾斜面７が平
滑面となっているので、その内側の凸凹面１３とのコン
トラストが良くなり、素子外形を明瞭に認識することが
できる。そのため、画像認識装置を備えた装置による素
子分離を確実に行うことができる。また、スクライブ装
置を用いて素子分離溝１４にケガキ線を形成して素子分
離を行う場合、素子分離溝が平滑面となっているので、
素子分離溝に粗面加工が施されている場合に比べて、ケ
ガキ線をより深く確実に形成することができる。
【００１０】また、上記のような画像コントラスト向上
による効果は、基板１０状態の場合のみならず、素子に
分離した後にも発揮される。例えば、素子１を自動ボン
ディング装置を用いて組み立てる場合などにおいても、
素子の平面形状を示す輪郭が明瞭化されることにより、
ボンディング装置が素子の位置を正確に識別することが
できるようになる。
による効果は、基板１０状態の場合のみならず、素子に
分離した後にも発揮される。例えば、素子１を自動ボン
ディング装置を用いて組み立てる場合などにおいても、
素子の平面形状を示す輪郭が明瞭化されることにより、
ボンディング装置が素子の位置を正確に識別することが
できるようになる。
【００１１】上記半導体発光素子１は、例えばＰ層４と
して厚さが１４０〜１５０μｍのＧａＡｌＡｓクラッド
層３ａと、厚さが１μｍ前後のＧａＡｌＡｓ活性層３ｂ
を備え、Ｎ層３として厚さが２０〜２５μｍのＧａＡｌ
Ａｓクラッド層を備えて構成することができるが、本発
明はこれに限られるものではない。例えば、化合物半導
体を用いた発光素子全般に適用することができる。ま
た、ＰＮ層３，４の上下関係を変更した場合においても
適用することができる。
して厚さが１４０〜１５０μｍのＧａＡｌＡｓクラッド
層３ａと、厚さが１μｍ前後のＧａＡｌＡｓ活性層３ｂ
を備え、Ｎ層３として厚さが２０〜２５μｍのＧａＡｌ
Ａｓクラッド層を備えて構成することができるが、本発
明はこれに限られるものではない。例えば、化合物半導
体を用いた発光素子全般に適用することができる。ま
た、ＰＮ層３，４の上下関係を変更した場合においても
適用することができる。
【００１２】
【発明の効果】以上説明したように本発明によれば、粗
面加工によって光の外部取り出し効率を高めた場合にお
いても画像認識による素子形状の認識を確実に行うこと
ができる。また、本発明によれば基板に複数形成した素
子の分離をスクライブ・ブレークによって行う場合のケ
ガキ線形成を確実に行って素子分離時の作業性を良好と
することができる。
面加工によって光の外部取り出し効率を高めた場合にお
いても画像認識による素子形状の認識を確実に行うこと
ができる。また、本発明によれば基板に複数形成した素
子の分離をスクライブ・ブレークによって行う場合のケ
ガキ線形成を確実に行って素子分離時の作業性を良好と
することができる。
【図１】本発明の素子の一実施例を示す断面図（ａ）と
平面図（ｂ）である。
平面図（ｂ）である。
【図２】本発明の素子の製造工程を方法を示す断面図で
ある。
ある。
【図３】素子分離前の基板上面のカメラ認識画像を示
し、（ａ）は本発明の製造工程途中のものを示し、
（ｂ）は従来の製造工程途中のものを示す説明図であ
る。
し、（ａ）は本発明の製造工程途中のものを示し、
（ｂ）は従来の製造工程途中のものを示す説明図であ
る。
１ 半導体発光素子 ２ ＰＮ接合 ７ 傾斜面 ８ 電極 １０ 半導体基板（半導体ウエハ） １３ 凸凹面（粗面加工部分） １４ 素子分離用溝
Claims (2)
- 【請求項１】 ＰＮ接合に至るメサエッチングによって
上面から側面にわたる傾斜面を形成したメサ型の半導体
発光素子において、素子の上面を粗面加工が施された凸
凹面とし、素子の前記傾斜面を粗面加工が施されない平
滑面としたことを特徴とする半導体発光素子。 - 【請求項２】 ＰＮ接合及び電極が形成された半導体基
板の素子上面となる側の面に粗面加工を施した後、この
面に前記ＰＮ接合に至る素子分離用のメサエッチング処
理を施し、前記メサエッチングに沿って個々の素子に分
離することを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30249698A JP2000133837A (ja) | 1998-10-23 | 1998-10-23 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30249698A JP2000133837A (ja) | 1998-10-23 | 1998-10-23 | 半導体発光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000133837A true JP2000133837A (ja) | 2000-05-12 |
Family
ID=17909667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30249698A Pending JP2000133837A (ja) | 1998-10-23 | 1998-10-23 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000133837A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100565895B1 (ko) | 2005-08-25 | 2006-03-31 | 에피밸리 주식회사 | 반도체 발광소자 |
| US7208334B2 (en) | 2004-03-31 | 2007-04-24 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device, acid etching resistance material and copolymer |
| KR100826412B1 (ko) | 2006-11-03 | 2008-04-29 | 삼성전기주식회사 | 질화물 반도체 발광 소자 및 제조방법 |
| JP2009177212A (ja) * | 2009-05-11 | 2009-08-06 | Sanyo Electric Co Ltd | 発光素子およびその製造方法 |
| JP2011223049A (ja) * | 2005-02-23 | 2011-11-04 | Cree Inc | 高光抽出ｌｅｄ用の基板除去方法 |
| US8598607B2 (en) | 2006-03-07 | 2013-12-03 | Lg Electronics Inc. | Light emitting device and method of manufacturing the same |
| CN104103726A (zh) * | 2013-04-08 | 2014-10-15 | 晶元光电股份有限公司 | 发光二极管及其制造方法 |
-
1998
- 1998-10-23 JP JP30249698A patent/JP2000133837A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208334B2 (en) | 2004-03-31 | 2007-04-24 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device, acid etching resistance material and copolymer |
| US7445881B2 (en) | 2004-03-31 | 2008-11-04 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device, acid etching resistant material and copolymer |
| US7714316B2 (en) | 2004-03-31 | 2010-05-11 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device, acid etching resistance material and copolymer |
| JP2011223049A (ja) * | 2005-02-23 | 2011-11-04 | Cree Inc | 高光抽出ｌｅｄ用の基板除去方法 |
| KR100565895B1 (ko) | 2005-08-25 | 2006-03-31 | 에피밸리 주식회사 | 반도체 발광소자 |
| US8598607B2 (en) | 2006-03-07 | 2013-12-03 | Lg Electronics Inc. | Light emitting device and method of manufacturing the same |
| US8643035B2 (en) | 2006-03-07 | 2014-02-04 | Lg Electronics Inc. | Light emitting device and method of manufacturing the same |
| US8912556B2 (en) | 2006-03-07 | 2014-12-16 | Lg Electronics Inc. | Light emitting device and method of manufacturing the same |
| US9343624B2 (en) | 2006-03-07 | 2016-05-17 | Lg Electronics Inc. | Light emitting device and method of manufacturing the same |
| KR100826412B1 (ko) | 2006-11-03 | 2008-04-29 | 삼성전기주식회사 | 질화물 반도체 발광 소자 및 제조방법 |
| JP2009177212A (ja) * | 2009-05-11 | 2009-08-06 | Sanyo Electric Co Ltd | 発光素子およびその製造方法 |
| CN104103726A (zh) * | 2013-04-08 | 2014-10-15 | 晶元光电股份有限公司 | 发光二极管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100867541B1 (ko) | 수직형 발광 소자의 제조 방법 | |
| JP5095143B2 (ja) | 発光素子の製造方法 | |
| US20020076904A1 (en) | Separation method for gallium nitride devices on lattice-mismatched substrates | |
| JP2000091636A (ja) | 半導体発光素子の製法 | |
| JP5146817B2 (ja) | 半導体発光素子の製造方法 | |
| JP2001036129A (ja) | 発光ダイオード及びその製造方法 | |
| JP2000133837A (ja) | 半導体発光素子及びその製造方法 | |
| CN110571318B (zh) | 倒装发光元件 | |
| JP2005116615A (ja) | 半導体発光素子及びその製造方法 | |
| US3878008A (en) | Method of forming high reliability mesa diode | |
| JP2004228290A (ja) | 半導体発光素子及びその製造方法 | |
| CN112993116A (zh) | 发光器件制作方法、发光器件以及显示器件 | |
| JP2009283762A (ja) | 窒化物系化合物半導体ｌｅｄの製造方法 | |
| JPH10284760A (ja) | 受発光ダイオードアレイチップの製造方法 | |
| JP4542508B2 (ja) | 垂直型発光ダイオードおよびその製造方法 | |
| JPS58220446A (ja) | 化合物半導体装置の製造方法 | |
| KR101280958B1 (ko) | 반도체 소자 제조 방법 | |
| DE102018111954B4 (de) | Verfahren zur herstellung eines halbleiterbauelements mit isolierendem substrat und halbleiterbauelement mit isolierendem substrat und optoelektronische vorrichtung dieses umfassend | |
| US8648368B2 (en) | Optoelectronic component with a protected passivation layer | |
| US20180151787A1 (en) | Method of producing an optoelectronic component and optoelectronic component | |
| US10923400B2 (en) | Method for producing a plurality of components | |
| JP2010118572A (ja) | 半導体発光装置の製造方法 | |
| JP4013664B2 (ja) | 半導体発光素子の製造方法 | |
| JP2007115911A (ja) | 半導体レーザー素子、半導体レーザー素子の製造方法 | |
| JPH11345786A (ja) | 半導体発光素子の製造方法 |