JP2001036129A - 発光ダイオード及びその製造方法 - Google Patents
発光ダイオード及びその製造方法Info
- Publication number
- JP2001036129A JP2001036129A JP20339799A JP20339799A JP2001036129A JP 2001036129 A JP2001036129 A JP 2001036129A JP 20339799 A JP20339799 A JP 20339799A JP 20339799 A JP20339799 A JP 20339799A JP 2001036129 A JP2001036129 A JP 2001036129A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- emitting diode
- light emitting
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 電極保護を行なう必要なしに、半導体チップ
上面及び側面の凹凸化及び薄膜形成を同時に行なうこと
により、コストを低減するようにした発光ダイオード及
びその製造方法を提供する。 【解決手段】 ｐｎ接合を備え、ＧａＡｓ系のｎ層を上
面に配設した半導体チップ２０と、この半導体チップの
上面及び反対側の裏面に配設した電極１４，１５とを含
んでおり、この半導体チップ上面の電極１５以外の領域
及び側面Ａから光を取り出すように構成した発光ダイオ
ード１０において、電極１５以外の半導体チップ上面及
び側面Ａに、表面粗さが０．５乃至５．０μｍ程度の凹
凸面１７を設けると共に、その凹凸面１７に、半導体チ
ップ材料を含むヒ素化合物の薄膜１８を付着させる。
上面及び側面の凹凸化及び薄膜形成を同時に行なうこと
により、コストを低減するようにした発光ダイオード及
びその製造方法を提供する。 【解決手段】 ｐｎ接合を備え、ＧａＡｓ系のｎ層を上
面に配設した半導体チップ２０と、この半導体チップの
上面及び反対側の裏面に配設した電極１４，１５とを含
んでおり、この半導体チップ上面の電極１５以外の領域
及び側面Ａから光を取り出すように構成した発光ダイオ
ード１０において、電極１５以外の半導体チップ上面及
び側面Ａに、表面粗さが０．５乃至５．０μｍ程度の凹
凸面１７を設けると共に、その凹凸面１７に、半導体チ
ップ材料を含むヒ素化合物の薄膜１８を付着させる。
Description
【０００１】
【発明の属する技術分野】この発明は少なくともｎ型の
第一の半導体領域とｐ型の第二の半導体領域を有するｐ
ｎ接合を備えた発光ダイオード及びその製造方法に係
り、特に、光出射面を凹凸化処理して発光効率を高める
と共に、広角度で発光し得るようにした発光ダイオード
とその製造方法に関するものである。
第一の半導体領域とｐ型の第二の半導体領域を有するｐ
ｎ接合を備えた発光ダイオード及びその製造方法に係
り、特に、光出射面を凹凸化処理して発光効率を高める
と共に、広角度で発光し得るようにした発光ダイオード
とその製造方法に関するものである。
【０００２】
【従来の技術】従来、このような発光ダイオードは、半
導体基板上に、例えばエピタキシャル成長によって複数
の半導体層を積層させて、ｎ型の第一の半導体領域とｐ
型の第二の半導体領域を有する少なくとも１つのｐｎ接
合を備え、ＧａＡｓ系のｎ層又はｐ層が上面に配設され
た複数個の発光ダイオードチップを構成し、この半導体
チップの上面及び裏面に電極を形成した後、半導体基板
を切断することによって各半導体チップ毎に分離するこ
とにより、製造されている。
導体基板上に、例えばエピタキシャル成長によって複数
の半導体層を積層させて、ｎ型の第一の半導体領域とｐ
型の第二の半導体領域を有する少なくとも１つのｐｎ接
合を備え、ＧａＡｓ系のｎ層又はｐ層が上面に配設され
た複数個の発光ダイオードチップを構成し、この半導体
チップの上面及び裏面に電極を形成した後、半導体基板
を切断することによって各半導体チップ毎に分離するこ
とにより、製造されている。
【０００３】このような構成の発光ダイオードによれ
ば、電極間に駆動電圧を印加することによって半導体チ
ップ上面のｎ層又はｐ層及び側面のｐｎ接合部から光が
出射するようになっている。
ば、電極間に駆動電圧を印加することによって半導体チ
ップ上面のｎ層又はｐ層及び側面のｐｎ接合部から光が
出射するようになっている。
【０００４】ところで、このような構成の発光ダイオー
ドにおいて、その発光効率を高めるためには、従来、半
導体チップ表面の凹凸化、そして半導体チップ表面への
特定の屈折率を持つ薄膜形成が効果的であることが知ら
れている。例えばＧａＡｌＡｓ発光ダイオードの場合に
は、半導体チップの分離前に、ｐ側においては、マスク
等により電極を保護して、例えば９５：５の硝酸：硫酸
により凹凸化が行なわれ、またｎ側においては、同様に
マスク等により電極を保護して、例えば９０：１０の硝
酸：水により凹凸化が行なわれている。また、特定の屈
折率を持つ薄膜形成としては、半導体チップの半導体構
成物以外の組成物、例えば窒化シリコン，酸化シリコン
等により形成されていた。
ドにおいて、その発光効率を高めるためには、従来、半
導体チップ表面の凹凸化、そして半導体チップ表面への
特定の屈折率を持つ薄膜形成が効果的であることが知ら
れている。例えばＧａＡｌＡｓ発光ダイオードの場合に
は、半導体チップの分離前に、ｐ側においては、マスク
等により電極を保護して、例えば９５：５の硝酸：硫酸
により凹凸化が行なわれ、またｎ側においては、同様に
マスク等により電極を保護して、例えば９０：１０の硝
酸：水により凹凸化が行なわれている。また、特定の屈
折率を持つ薄膜形成としては、半導体チップの半導体構
成物以外の組成物、例えば窒化シリコン，酸化シリコン
等により形成されていた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うに凹凸化され、薄膜が形成された発光ダイオードにお
いては、凹凸化等の際にマスク等による電極保護が必要
であり、凹凸化等の処理後には、電極保護のためのマス
ク等の除去が必要になるため工程が複雑になって、その
ためにコストも高くなってしまう。また、凹凸化及び薄
膜形成が別工程であることから、工程数が多くなり、処
理時間も長くなることによってもコスト高の要因にな
る。さらに、凹凸化及び薄膜形成を行なった後に、半導
体チップの分離作業が必要になることから、半導体チッ
プ分離の際の切断箇所における凹凸化及び薄膜形成が不
可能であり、発光効率の向上が十分ではなくなってしま
う。
うに凹凸化され、薄膜が形成された発光ダイオードにお
いては、凹凸化等の際にマスク等による電極保護が必要
であり、凹凸化等の処理後には、電極保護のためのマス
ク等の除去が必要になるため工程が複雑になって、その
ためにコストも高くなってしまう。また、凹凸化及び薄
膜形成が別工程であることから、工程数が多くなり、処
理時間も長くなることによってもコスト高の要因にな
る。さらに、凹凸化及び薄膜形成を行なった後に、半導
体チップの分離作業が必要になることから、半導体チッ
プ分離の際の切断箇所における凹凸化及び薄膜形成が不
可能であり、発光効率の向上が十分ではなくなってしま
う。
【０００６】このため、半導体チップの分離後に凹凸化
及び薄膜形成を行なう方法も考えられるが、この場合、
電極保護のためのマスク等の電極保護材の取付け及び除
去が必要となり、作業が煩雑になってしまう。
及び薄膜形成を行なう方法も考えられるが、この場合、
電極保護のためのマスク等の電極保護材の取付け及び除
去が必要となり、作業が煩雑になってしまう。
【０００７】この発明は、以上の点にかんがみて、電極
保護を行なう必要なしに、半導体チップの上表面及び側
面の凹凸化及び薄膜形成を同時に行なうことにより、広
角度に発光し得ると共に、格段に発光効率を高めた発光
ダイオードを提供することを一目的としている。また、
この発明は、広角度で且つ高輝度に出射し得る発光ダイ
オードを得るにに際し、製造工程を削減し得ると共に、
コストを低減するようにした、優れた発光ダイオードの
製造方法を提供することを目的としている。
保護を行なう必要なしに、半導体チップの上表面及び側
面の凹凸化及び薄膜形成を同時に行なうことにより、広
角度に発光し得ると共に、格段に発光効率を高めた発光
ダイオードを提供することを一目的としている。また、
この発明は、広角度で且つ高輝度に出射し得る発光ダイ
オードを得るにに際し、製造工程を削減し得ると共に、
コストを低減するようにした、優れた発光ダイオードの
製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載した発明は、ｎ型の第一の半導体領
域とｐ型の第二の半導体領域とでｐｎ接合を形成するよ
うに配置された半導体チップと、この半導体チップの上
面及び反対側の裏面に配設された電極とを含んでおり、
半導体チップ上面の電極以外の領域及び側面から光を取
り出すように構成した発光ダイオードにおいて、上記電
極以外の半導体チップ上面及び／又は側面が、０．５乃
至５μｍ程度の凹凸面を有すると共に、少なくともその
凹凸面に上記半導体チップ材料を含む化合物の薄膜が付
着していることを特徴としている。この発光ダイオード
は、好ましくは、ｎ型の第一の半導体領域とｐ型の第二
の半導体領域をＧａＡｓ系半導体材料で形成しており、
また、前記半導体チップ上面をｎ型の第１の半導体領域
で形成したｎ層とすると共に、少なくとも上面側の該ｎ
型の第一の半導体領域が、その側縁部で凹凸面を有する
傾斜領域を備えるように形成されている。さらに、この
発光ダイオードは、好ましくは、前記薄膜が水酸化ヒ素
を主成分とするヒ素化合物で形成される。
め、請求項１に記載した発明は、ｎ型の第一の半導体領
域とｐ型の第二の半導体領域とでｐｎ接合を形成するよ
うに配置された半導体チップと、この半導体チップの上
面及び反対側の裏面に配設された電極とを含んでおり、
半導体チップ上面の電極以外の領域及び側面から光を取
り出すように構成した発光ダイオードにおいて、上記電
極以外の半導体チップ上面及び／又は側面が、０．５乃
至５μｍ程度の凹凸面を有すると共に、少なくともその
凹凸面に上記半導体チップ材料を含む化合物の薄膜が付
着していることを特徴としている。この発光ダイオード
は、好ましくは、ｎ型の第一の半導体領域とｐ型の第二
の半導体領域をＧａＡｓ系半導体材料で形成しており、
また、前記半導体チップ上面をｎ型の第１の半導体領域
で形成したｎ層とすると共に、少なくとも上面側の該ｎ
型の第一の半導体領域が、その側縁部で凹凸面を有する
傾斜領域を備えるように形成されている。さらに、この
発光ダイオードは、好ましくは、前記薄膜が水酸化ヒ素
を主成分とするヒ素化合物で形成される。
【０００９】また、請求項６に記載した発明では、半導
体基板上に複数の半導体層を積層させて、少なくともｎ
型の第一の半導体領域とｐ型の第二の半導体領域とがｐ
ｎ接合を形成するように配設された複数個の半導体チッ
プを形成する第一の段階と、上記半導体チップの上面及
び裏面に電極を形成する第二の段階と、上記半導体チッ
プの電極以外の上面領域及び／又は側面を表面粗さが
０．５乃至５．０μｍ程度となるように凹凸化すると共
に、その凹凸化した表面に半導体チップ材料を含む化合
物、好ましくは水酸化ヒ素の薄膜を付着させる第三の段
階とを含むように、発光ダイオードを製造することを特
徴としている。前記ｎ型の第一の半導体領域と前記ｐ型
の第二の半導体領域は、好ましくは、ＧａＡｓ系半導体
材料で形成され、前記凹凸化は、前記ｎ型の第１の半導
体領域で形成したｎ層で形成される。
体基板上に複数の半導体層を積層させて、少なくともｎ
型の第一の半導体領域とｐ型の第二の半導体領域とがｐ
ｎ接合を形成するように配設された複数個の半導体チッ
プを形成する第一の段階と、上記半導体チップの上面及
び裏面に電極を形成する第二の段階と、上記半導体チッ
プの電極以外の上面領域及び／又は側面を表面粗さが
０．５乃至５．０μｍ程度となるように凹凸化すると共
に、その凹凸化した表面に半導体チップ材料を含む化合
物、好ましくは水酸化ヒ素の薄膜を付着させる第三の段
階とを含むように、発光ダイオードを製造することを特
徴としている。前記ｎ型の第一の半導体領域と前記ｐ型
の第二の半導体領域は、好ましくは、ＧａＡｓ系半導体
材料で形成され、前記凹凸化は、前記ｎ型の第１の半導
体領域で形成したｎ層で形成される。
【００１０】この発明による発光ダイオードの製造方法
は、好ましくは、上記第三の段階において、凹凸化及び
薄膜形成を、電極と反応せず半導体チップ材料とのみ反
応する薬液、好ましくは硝酸水溶液によって行なうよう
にしている。
は、好ましくは、上記第三の段階において、凹凸化及び
薄膜形成を、電極と反応せず半導体チップ材料とのみ反
応する薬液、好ましくは硝酸水溶液によって行なうよう
にしている。
【００１１】この発明による発光ダイオードの製造方法
は、好ましくは、上記第三の段階の前に、半導体基板を
切断して各半導体チップ毎に分離する第四の段階を備え
ている。また、上記第四の段階にて、好ましくは、各半
導体チップを互いに切断面長以上の間隔を備えるように
配置している。この発明による発光ダイオードの製造方
法は、好ましくは、上記第四の段階にて、半導体基板の
裏面に粘着テープを貼着した後半導体基板の切断を行な
い、さらにその後、粘着テープを伸長することにより、
各半導体チップを互いに切断面長以上の、例えば３０μ
ｍ以上の間隔を備えるように構成している。
は、好ましくは、上記第三の段階の前に、半導体基板を
切断して各半導体チップ毎に分離する第四の段階を備え
ている。また、上記第四の段階にて、好ましくは、各半
導体チップを互いに切断面長以上の間隔を備えるように
配置している。この発明による発光ダイオードの製造方
法は、好ましくは、上記第四の段階にて、半導体基板の
裏面に粘着テープを貼着した後半導体基板の切断を行な
い、さらにその後、粘着テープを伸長することにより、
各半導体チップを互いに切断面長以上の、例えば３０μ
ｍ以上の間隔を備えるように構成している。
【００１２】上記発光ダイオードの製造方法にあって好
ましくは、上記第三の段階における凹凸化及び薄膜形成
が、少なくとも半導体チップの上面及び側面を、１５乃
至８０重量％の硝酸水溶液に１秒以上浸漬することによ
り行なわれる。上記薄膜は、凹凸化の際に硝酸水溶液中
に溶解した半導体チップ材料が硝酸水溶液中で反応して
化合物となって、凹凸化された半導体チップの上面及び
／又は側面に付着することにより形成される。
ましくは、上記第三の段階における凹凸化及び薄膜形成
が、少なくとも半導体チップの上面及び側面を、１５乃
至８０重量％の硝酸水溶液に１秒以上浸漬することによ
り行なわれる。上記薄膜は、凹凸化の際に硝酸水溶液中
に溶解した半導体チップ材料が硝酸水溶液中で反応して
化合物となって、凹凸化された半導体チップの上面及び
／又は側面に付着することにより形成される。
【００１３】上記構成によれば、光が出射する半導体チ
ップの電極を除く上面領域及び／又は側面を、電極と反
応しない薬液を使用して凹凸化すると共に、同時に薄膜
形成を行なうので、発光ダイオードの発光効率を効果的
に高めることができ、さらに工程数が少なくて済み、処
理時間が短くなるので生産効率が向上する。
ップの電極を除く上面領域及び／又は側面を、電極と反
応しない薬液を使用して凹凸化すると共に、同時に薄膜
形成を行なうので、発光ダイオードの発光効率を効果的
に高めることができ、さらに工程数が少なくて済み、処
理時間が短くなるので生産効率が向上する。
【００１４】上記第三の段階にて、凹凸化及び薄膜形成
が、電極と反応せず半導体チップ材料とのみ反応する薬
液、好ましくは硝酸水溶液によって行なわれる場合に
は、凹凸化及び薄膜形成の際に電極保護が不要となるの
で、電極保護材の取付け及び除去を行なう必要がなく、
工程が簡略化されコストを低減することができる。上記
第三の段階の前に、半導体基板を切断して各半導体チッ
プ毎に分離する第四の段階を備えており、上記第四の段
階にて、各半導体チップが互いに切断面長以上の間隔、
好ましくは３０μｍ以上の間隔を備えている場合には、
各半導体チップの間隔が切断代より大きくされるので、
凹凸化及び薄膜形成の際に薬液が半導体チップの間に容
易に進入することによって、半導体チップ側面の凹凸化
及び薄膜形成を確実に行なうことができる。上記第四の
段階にて、半導体基板の裏面に粘着テープが貼着された
後、半導体基板の切断が行なわれ、さらにその後、粘着
テープが伸長されることにより、各半導体チップが互い
に切断面長以上の間隔、例えば３０μｍ以上の間隔を備
える場合には、半導体チップの分離後に、粘着テープの
伸長によって各半導体チップが粘着テープにより相互に
連結された状態のままで、容易に所定の半導体チップ間
隔を設定することができる。従って、半導体チップの取
扱いが容易になる。上記第三の段階における凹凸化及び
薄膜形成が、少なくとも半導体チップの上面及び／又は
側面を、１５乃至８０重量％の硝酸水溶液に１秒乃至６
００秒の間浸漬することにより行なわれる場合には、所
望の表面粗さの凹凸化及び薄膜形成を実現することがで
きる。また、薄膜の形成において、凹凸化の際に硝酸水
溶液中に溶解した半導体チップ材料が硝酸水溶液中で反
応して化合物となって、凹凸化された半導体チップ上面
及び／又は側面に付着する場合には、凹凸化及び薄膜形
成が一種類の薬液、即ち硝酸水溶液のみによって行なわ
れ得るので、製造コストを低減することができる。
が、電極と反応せず半導体チップ材料とのみ反応する薬
液、好ましくは硝酸水溶液によって行なわれる場合に
は、凹凸化及び薄膜形成の際に電極保護が不要となるの
で、電極保護材の取付け及び除去を行なう必要がなく、
工程が簡略化されコストを低減することができる。上記
第三の段階の前に、半導体基板を切断して各半導体チッ
プ毎に分離する第四の段階を備えており、上記第四の段
階にて、各半導体チップが互いに切断面長以上の間隔、
好ましくは３０μｍ以上の間隔を備えている場合には、
各半導体チップの間隔が切断代より大きくされるので、
凹凸化及び薄膜形成の際に薬液が半導体チップの間に容
易に進入することによって、半導体チップ側面の凹凸化
及び薄膜形成を確実に行なうことができる。上記第四の
段階にて、半導体基板の裏面に粘着テープが貼着された
後、半導体基板の切断が行なわれ、さらにその後、粘着
テープが伸長されることにより、各半導体チップが互い
に切断面長以上の間隔、例えば３０μｍ以上の間隔を備
える場合には、半導体チップの分離後に、粘着テープの
伸長によって各半導体チップが粘着テープにより相互に
連結された状態のままで、容易に所定の半導体チップ間
隔を設定することができる。従って、半導体チップの取
扱いが容易になる。上記第三の段階における凹凸化及び
薄膜形成が、少なくとも半導体チップの上面及び／又は
側面を、１５乃至８０重量％の硝酸水溶液に１秒乃至６
００秒の間浸漬することにより行なわれる場合には、所
望の表面粗さの凹凸化及び薄膜形成を実現することがで
きる。また、薄膜の形成において、凹凸化の際に硝酸水
溶液中に溶解した半導体チップ材料が硝酸水溶液中で反
応して化合物となって、凹凸化された半導体チップ上面
及び／又は側面に付着する場合には、凹凸化及び薄膜形
成が一種類の薬液、即ち硝酸水溶液のみによって行なわ
れ得るので、製造コストを低減することができる。
【００１５】
【発明の実施の形態】以下、図面に示した実施形態に基
づいて、この発明を詳細に説明する。図１はこの発明に
よる発光ダイオードの一実施形態を示している。図１に
おいて、発光ダイオード１０は、ｐｎ接合の発光ダイオ
ードチップとして、ｐ型の半導体領域１２とその上に配
設されたｎ型の半導体領域１３とで形成された半導体チ
ップ２０と、これらを挟むように半導体チップ２０の上
面及び裏面に備えられた電極１４，１５と、から構成さ
れている。ここで、ｐｎ接合は半導体チップ２０の上面
及び下面に対して平行に形成されており、ｐｎ接合の端
部は半導体チップの側面に露出している。そして、この
ｐｎ接合を含む半導体チップ２０の側面は、斜めに切り
取られた傾斜面１６を備えたメサ構造に形成され、これ
によりｐｎ接合から出射する光に対する全反射を減少さ
せ、上方への光の取り出し量の増加を図っている。
づいて、この発明を詳細に説明する。図１はこの発明に
よる発光ダイオードの一実施形態を示している。図１に
おいて、発光ダイオード１０は、ｐｎ接合の発光ダイオ
ードチップとして、ｐ型の半導体領域１２とその上に配
設されたｎ型の半導体領域１３とで形成された半導体チ
ップ２０と、これらを挟むように半導体チップ２０の上
面及び裏面に備えられた電極１４，１５と、から構成さ
れている。ここで、ｐｎ接合は半導体チップ２０の上面
及び下面に対して平行に形成されており、ｐｎ接合の端
部は半導体チップの側面に露出している。そして、この
ｐｎ接合を含む半導体チップ２０の側面は、斜めに切り
取られた傾斜面１６を備えたメサ構造に形成され、これ
によりｐｎ接合から出射する光に対する全反射を減少さ
せ、上方への光の取り出し量の増加を図っている。
【００１６】上記ｐ型の半導体領域１２は、例えばＧａ
0.7 Ａｌ0.3 Ａｓの半導体材料に対して、不純物として
例えば１０-17 乃至１０-18 ／ｃｍ3 程度のＺｎ等を添
加したものである。また、上記ｎ型の半導体領域１３
は、例えばＧａ0.7 Ａｌ0.3 Ａｓの半導体材料に対し
て、不純物として例えば１０-17 乃至１０-18 ／ｃｍ3
程度のＴｅ等を添加したものである。ここで、上記ｐ型
の半導体領域１２及びｎ型の半導体領域１３は、その境
界において互いにｐｎ接合を形成している。なお、上記
ｐ型の半導体領域１２及びｎ型の半導体領域１３は、図
示しない半導体基板の例えば（１００）面上に順次に例
えばエピタキシャル成長によって積層して形成されるこ
とにより、その（１００）面が表面の方位と一致するよ
うになっている。
0.7 Ａｌ0.3 Ａｓの半導体材料に対して、不純物として
例えば１０-17 乃至１０-18 ／ｃｍ3 程度のＺｎ等を添
加したものである。また、上記ｎ型の半導体領域１３
は、例えばＧａ0.7 Ａｌ0.3 Ａｓの半導体材料に対し
て、不純物として例えば１０-17 乃至１０-18 ／ｃｍ3
程度のＴｅ等を添加したものである。ここで、上記ｐ型
の半導体領域１２及びｎ型の半導体領域１３は、その境
界において互いにｐｎ接合を形成している。なお、上記
ｐ型の半導体領域１２及びｎ型の半導体領域１３は、図
示しない半導体基板の例えば（１００）面上に順次に例
えばエピタキシャル成長によって積層して形成されるこ
とにより、その（１００）面が表面の方位と一致するよ
うになっている。
【００１７】さらに、上記発光ダイオード１０の表面
（上面）側において、電極１５を除く半導体チップ２０
の上面及び側面（図面にて、符号Ａで示す領域）が、凹
凸化処理されて凹凸面１７が形成されており、少なくと
もその凹凸面１７に半導体材料の組成の一部を含む化合
物、例えば水酸化ヒ素などを主組成とした薄膜１８が形
成されている。凹凸面１７は、半導体チップ２０の光を
出射する面に形成するのが効果的であり、通常は半導体
チップ２０の上面か側面の少なくとも一方に形成され
る。本実施の態様では、半導体チップ２０の上面と側
面、とくにメサ構造を形成する傾斜面１６に形成されて
いる。
（上面）側において、電極１５を除く半導体チップ２０
の上面及び側面（図面にて、符号Ａで示す領域）が、凹
凸化処理されて凹凸面１７が形成されており、少なくと
もその凹凸面１７に半導体材料の組成の一部を含む化合
物、例えば水酸化ヒ素などを主組成とした薄膜１８が形
成されている。凹凸面１７は、半導体チップ２０の光を
出射する面に形成するのが効果的であり、通常は半導体
チップ２０の上面か側面の少なくとも一方に形成され
る。本実施の態様では、半導体チップ２０の上面と側
面、とくにメサ構造を形成する傾斜面１６に形成されて
いる。
【００１８】この凹凸面１７は、半導体チップ２０の上
面及び／又は側面の内部に窪みを形成することにより凹
凸構造が形成され、その窪みの深さは例えば０．５乃至
５．０μｍ程度の表面粗さとなるように例えば薬液処理
によるエッチングによって行なわれる。また、少なくと
もその凹凸面１７に形成される水酸化ヒ素などを主組成
とした薄膜１８は、０．０１μｍ以上の厚さ、最適値と
しては０．０１μｍ〜５μｍ程度の厚さを有している。
図１に示す模式図では、薄膜１８は凹凸面１７のみなら
ず、両電極１４，１５を除く半導体チップ２０の全表面
に形成されているものとして描かれている。
面及び／又は側面の内部に窪みを形成することにより凹
凸構造が形成され、その窪みの深さは例えば０．５乃至
５．０μｍ程度の表面粗さとなるように例えば薬液処理
によるエッチングによって行なわれる。また、少なくと
もその凹凸面１７に形成される水酸化ヒ素などを主組成
とした薄膜１８は、０．０１μｍ以上の厚さ、最適値と
しては０．０１μｍ〜５μｍ程度の厚さを有している。
図１に示す模式図では、薄膜１８は凹凸面１７のみなら
ず、両電極１４，１５を除く半導体チップ２０の全表面
に形成されているものとして描かれている。
【００１９】上述した発光ダイオード１０は、本発明に
よる製造方法によれば以下のようにして製造される。即
ち、図２に示すフローチャートに従って、先ずステップ
ＳＴ１において、半導体基板上に、ｐ型の半導体領域１
２及びｎ型の半導体領域１３が順次に積層して形成され
る。続いて、ステップＳＴ２にて、半導体基板を取り除
いたｐ型の半導体領域１２の裏面とｎ型の半導体領域１
３の上面にて、半導体チップ領域に、それぞれ電極１
４，１５をパターン形成する。上述したステップＳＴ１
乃至ステップＳＴ２は、従来の発光ダイオードの製造方
法と同じである。
よる製造方法によれば以下のようにして製造される。即
ち、図２に示すフローチャートに従って、先ずステップ
ＳＴ１において、半導体基板上に、ｐ型の半導体領域１
２及びｎ型の半導体領域１３が順次に積層して形成され
る。続いて、ステップＳＴ２にて、半導体基板を取り除
いたｐ型の半導体領域１２の裏面とｎ型の半導体領域１
３の上面にて、半導体チップ領域に、それぞれ電極１
４，１５をパターン形成する。上述したステップＳＴ１
乃至ステップＳＴ２は、従来の発光ダイオードの製造方
法と同じである。
【００２０】次に、ステップＳＴ３にて、積層した半導
体を半導体チップ領域毎に切断して各半導体チップ２０
を分離する。この場合、切断作業の前に、裏面の電極１
４側には粘着テープ２１を貼着しておく。これにより、
切断後に各半導体チップ２０が切り離されずに、所定間
隔で一体に保持されるようになっている。
体を半導体チップ領域毎に切断して各半導体チップ２０
を分離する。この場合、切断作業の前に、裏面の電極１
４側には粘着テープ２１を貼着しておく。これにより、
切断後に各半導体チップ２０が切り離されずに、所定間
隔で一体に保持されるようになっている。
【００２１】その後、ステップＳＴ４にて、所謂エキス
パンドが行なわれる。これは、図３に示すように、粘着
テープ２１を矢印Ｘで示すように横方向に伸長させるこ
とにより行なわれる。これにより、粘着テープ２１が横
方向に延びて、各半導体チップ２０の間隔が拡げられ
る。ここで、各半導体チップ２０の間隔ｄは、後の凹凸
化処理にて、各半導体チップ２０の側面の凹凸化が容易
に行なわれ得るように、切断面長以上の間隔、例えば３
０μｍ以上にされる。
パンドが行なわれる。これは、図３に示すように、粘着
テープ２１を矢印Ｘで示すように横方向に伸長させるこ
とにより行なわれる。これにより、粘着テープ２１が横
方向に延びて、各半導体チップ２０の間隔が拡げられ
る。ここで、各半導体チップ２０の間隔ｄは、後の凹凸
化処理にて、各半導体チップ２０の側面の凹凸化が容易
に行なわれ得るように、切断面長以上の間隔、例えば３
０μｍ以上にされる。
【００２２】この状態から、ステップＳＴ５にて、凹凸
化処理及び薄膜形成工程が行なわれる。この工程におい
ては、先ず各半導体チップ２０が粘着テープ２１に固定
保持された状態で、少なくとも各半導体チップ２０の上
面及び側面の領域を、例えば１０秒間水洗する。続い
て、各半導体チップ２０の上面或いは側面、好ましくは
上面及び側面の領域が硝酸水溶液によって凹凸化処理さ
れる。この凹凸化は、少なくともｎ型の半導体領域１３
の上面と側面のｐｎ接合部を含む傾斜面１６とに形成さ
れる。ここで、硝酸水溶液としては１５乃至８０重量％
の硝酸水溶液が使用され、処理時間は、温度１０℃〜５
０℃、好ましくは２５℃にて例えば６０秒である。な
お、この処理時間は例示したものであり、これに限定さ
れることなく所望の表面粗さの凹凸化が得られるよう
に、例えば１秒乃至６００秒の間で適宜に設定されれば
よい。ここで、処理時間が１秒以下の場合には、十分な
凹凸化が行なわれず、また、６００秒以上の処理時間の
場合には、過度の凹凸化が行なわれてしまう。
化処理及び薄膜形成工程が行なわれる。この工程におい
ては、先ず各半導体チップ２０が粘着テープ２１に固定
保持された状態で、少なくとも各半導体チップ２０の上
面及び側面の領域を、例えば１０秒間水洗する。続い
て、各半導体チップ２０の上面或いは側面、好ましくは
上面及び側面の領域が硝酸水溶液によって凹凸化処理さ
れる。この凹凸化は、少なくともｎ型の半導体領域１３
の上面と側面のｐｎ接合部を含む傾斜面１６とに形成さ
れる。ここで、硝酸水溶液としては１５乃至８０重量％
の硝酸水溶液が使用され、処理時間は、温度１０℃〜５
０℃、好ましくは２５℃にて例えば６０秒である。な
お、この処理時間は例示したものであり、これに限定さ
れることなく所望の表面粗さの凹凸化が得られるよう
に、例えば１秒乃至６００秒の間で適宜に設定されれば
よい。ここで、処理時間が１秒以下の場合には、十分な
凹凸化が行なわれず、また、６００秒以上の処理時間の
場合には、過度の凹凸化が行なわれてしまう。
【００２３】これにより、各半導体チップ２０の上面及
び傾斜面１６を含む側面の領域が硝酸水溶液と反応する
ことにより凹凸化処理されて凹凸面１７が生じると共
に、同時進行的に、硝酸水溶液中に溶解した半導体材料
が硝酸水溶液中で反応することにより、水酸化ヒ素を主
成分としたヒ素化合物が生成され、この水酸化ヒ素等が
各半導体チップ２０の上面及び側面の領域に付着して、
薄膜１８を形成する。その後、例えば３０秒間の水洗を
行ない、さらに例えば１：１．２５の塩酸：水によって
表面の清浄化を行なった後、再び例えば３０秒間の水洗
を行ない、乾燥することにより、各半導体チップ２０の
凹凸化及び薄膜形成が完了し、各半導体チップ２０が完
成する。
び傾斜面１６を含む側面の領域が硝酸水溶液と反応する
ことにより凹凸化処理されて凹凸面１７が生じると共
に、同時進行的に、硝酸水溶液中に溶解した半導体材料
が硝酸水溶液中で反応することにより、水酸化ヒ素を主
成分としたヒ素化合物が生成され、この水酸化ヒ素等が
各半導体チップ２０の上面及び側面の領域に付着して、
薄膜１８を形成する。その後、例えば３０秒間の水洗を
行ない、さらに例えば１：１．２５の塩酸：水によって
表面の清浄化を行なった後、再び例えば３０秒間の水洗
を行ない、乾燥することにより、各半導体チップ２０の
凹凸化及び薄膜形成が完了し、各半導体チップ２０が完
成する。
【００２４】ここで上記実施例に代えて、本発明者ら
は、下側をｎ型の半導体領域とし上面側をｐ型の半導体
領域としてｐｎ接合を形成した半導体チップを用いて、
硝酸水溶液によって上面及び側面を凹凸化処理する実験
を試みたが、薬液を適用すると上面側のｐ層にパターン
形成した電極の周囲部分が大きくえぐれてしまい、結
局、電極が剥離してしまって、本発明の効果を達成し得
るような好ましい凹凸構造を生じなかった。従って、こ
の発明により最適な凹凸面を得るためには、上記実施例
のように、下側をｐ型の半導体領域とし、上面側をｎ型
の半導体領域としたｐｎ接合の半導体チップを用いるの
が好ましい。
は、下側をｎ型の半導体領域とし上面側をｐ型の半導体
領域としてｐｎ接合を形成した半導体チップを用いて、
硝酸水溶液によって上面及び側面を凹凸化処理する実験
を試みたが、薬液を適用すると上面側のｐ層にパターン
形成した電極の周囲部分が大きくえぐれてしまい、結
局、電極が剥離してしまって、本発明の効果を達成し得
るような好ましい凹凸構造を生じなかった。従って、こ
の発明により最適な凹凸面を得るためには、上記実施例
のように、下側をｐ型の半導体領域とし、上面側をｎ型
の半導体領域としたｐｎ接合の半導体チップを用いるの
が好ましい。
【００２５】この発明による発光ダイオード１０は以上
のように構成されており、図４（Ａ），（Ｂ）に示す電
子顕微鏡写真（３１００倍）によく表れているように、
半導体チップ２０の電極１５を除く上面領域及び側面
（傾斜面１６を含む）が、図４（Ａ）の状態から、図４
（Ｂ）に示す如くに凹凸化処理され、同時に薄膜１８が
形成される（図１）。この薄膜１８は、凹凸面の窪みを
埋めてさらに堆積していることが分かる。なお、図４
（Ｃ）は、本発明により処理した半導体チップ２０の外
表面の一部を撮影した電子顕微鏡写真（５００倍）であ
る。
のように構成されており、図４（Ａ），（Ｂ）に示す電
子顕微鏡写真（３１００倍）によく表れているように、
半導体チップ２０の電極１５を除く上面領域及び側面
（傾斜面１６を含む）が、図４（Ａ）の状態から、図４
（Ｂ）に示す如くに凹凸化処理され、同時に薄膜１８が
形成される（図１）。この薄膜１８は、凹凸面の窪みを
埋めてさらに堆積していることが分かる。なお、図４
（Ｃ）は、本発明により処理した半導体チップ２０の外
表面の一部を撮影した電子顕微鏡写真（５００倍）であ
る。
【００２６】この発明により得られた発光ダイオード１
０によれば、図５（Ａ）の指向特性図に示すように、発
光ダイオード１０の発光効率が格段に向上する。なお、
比較のために、従来構成の発光ダイオード１０の指向特
性図を図５（Ｂ）に示す。従来構成の発光ダイオードで
は横及び斜め方向からの出射効率はかなり低下している
が、本発明で処理した発光ダイオードでは前方のみなら
ず、ほぼ１８０°の広角度で出射効率が格段に向上して
おり、発光光量としては従来構成品と比較して４０〜５
０％の割合で向上している。なお、発光電流は２０ｍＡ
である。ここで、半導体チップの上面及び／又は側面に
凹凸面を形成しただけでは、半導体チップ内部のｐｎ接
合から出射した光は、この凹凸構造をもつ半導体チップ
の屈折率と空気の屈折率との関係で大部分が反射してし
まって外部へあまり出射しないが、凹凸面に薄膜を付着
することにより極めて効率よく光が出射する。これは、
半導体チップの屈折率より小さい薄膜を形成することに
より、この薄膜が光を空気中へ導くことになるため、こ
の薄膜を通過して光が効率よく出射するものと考えられ
る。なお、上記指向特性は、図６に示すように発光ダイ
オード１０を発光させて、光測定部３０を発光ダイオー
ド１０の周りに−９０度から＋９０度まで回転させなが
ら、この光測定部３０によって発光ダイオード１０から
の入射光量を測定することにより得られる。
０によれば、図５（Ａ）の指向特性図に示すように、発
光ダイオード１０の発光効率が格段に向上する。なお、
比較のために、従来構成の発光ダイオード１０の指向特
性図を図５（Ｂ）に示す。従来構成の発光ダイオードで
は横及び斜め方向からの出射効率はかなり低下している
が、本発明で処理した発光ダイオードでは前方のみなら
ず、ほぼ１８０°の広角度で出射効率が格段に向上して
おり、発光光量としては従来構成品と比較して４０〜５
０％の割合で向上している。なお、発光電流は２０ｍＡ
である。ここで、半導体チップの上面及び／又は側面に
凹凸面を形成しただけでは、半導体チップ内部のｐｎ接
合から出射した光は、この凹凸構造をもつ半導体チップ
の屈折率と空気の屈折率との関係で大部分が反射してし
まって外部へあまり出射しないが、凹凸面に薄膜を付着
することにより極めて効率よく光が出射する。これは、
半導体チップの屈折率より小さい薄膜を形成することに
より、この薄膜が光を空気中へ導くことになるため、こ
の薄膜を通過して光が効率よく出射するものと考えられ
る。なお、上記指向特性は、図６に示すように発光ダイ
オード１０を発光させて、光測定部３０を発光ダイオー
ド１０の周りに−９０度から＋９０度まで回転させなが
ら、この光測定部３０によって発光ダイオード１０から
の入射光量を測定することにより得られる。
【００２７】この場合、上記凹凸化処理及び薄膜形成
は、同一工程において、同じ処理用の薬液（硝酸水溶
液）によって行なわれる。従って、別工程とすることな
く１つの工程で行なえるので工程数が少なくて済み、ま
た薬液も一種類でよいことから、コストが低減され得る
と共に、処理時間が短縮されることになる。さらに、凹
凸化処理及び薄膜形成のための薬液が硝酸水溶液である
ことから、半導体チップ２０を構成する電極１４，１５
と反応しない。したがって、電極保護のためのマスク等
が不要になると共に、このマスク等の処理前の取付け及
び処理後の除去も不要になり、作業が簡略化されてより
一層コストが低減される。
は、同一工程において、同じ処理用の薬液（硝酸水溶
液）によって行なわれる。従って、別工程とすることな
く１つの工程で行なえるので工程数が少なくて済み、ま
た薬液も一種類でよいことから、コストが低減され得る
と共に、処理時間が短縮されることになる。さらに、凹
凸化処理及び薄膜形成のための薬液が硝酸水溶液である
ことから、半導体チップ２０を構成する電極１４，１５
と反応しない。したがって、電極保護のためのマスク等
が不要になると共に、このマスク等の処理前の取付け及
び処理後の除去も不要になり、作業が簡略化されてより
一層コストが低減される。
【００２８】なお、上述した実施形態においては、発光
ダイオード１０のｐ型の半導体領域１２及びｎ型の半導
体領域１３の半導体材料及び不純物は、例示したものに
限定されず、発光ダイオード１０の発光色等に応じて、
他の任意の半導体材料及び不純物の種類，濃度等を選定
することが可能であることは明らかである。
ダイオード１０のｐ型の半導体領域１２及びｎ型の半導
体領域１３の半導体材料及び不純物は、例示したものに
限定されず、発光ダイオード１０の発光色等に応じて、
他の任意の半導体材料及び不純物の種類，濃度等を選定
することが可能であることは明らかである。
【００２９】
【発明の効果】以上述べたように、この発明によれば、
光が出射する半導体チップの電極を除く上面領域及び側
面を、電極と反応しない薬液を使用して凹凸化すると共
に、その凹凸化された表面に同時に薄膜を形成するの
で、発光ダイオードの発光効率を高めることができ、さ
らに工程数が少なくて済み処理時間も短くなるので、生
産効率が向上する。このようにして本発明によれば、電
極保護を行なう必要なしに、半導体チップ上面及び側面
の凹凸化及び薄膜形成を同時に行なうことにより、コス
トを低減するようにした、発光効率に優れ、かつ、広角
度で出射し得る発光ダイオード及びその製造方法が提供
されることになる。
光が出射する半導体チップの電極を除く上面領域及び側
面を、電極と反応しない薬液を使用して凹凸化すると共
に、その凹凸化された表面に同時に薄膜を形成するの
で、発光ダイオードの発光効率を高めることができ、さ
らに工程数が少なくて済み処理時間も短くなるので、生
産効率が向上する。このようにして本発明によれば、電
極保護を行なう必要なしに、半導体チップ上面及び側面
の凹凸化及び薄膜形成を同時に行なうことにより、コス
トを低減するようにした、発光効率に優れ、かつ、広角
度で出射し得る発光ダイオード及びその製造方法が提供
されることになる。
【図面の簡単な説明】
【図１】本発明による発光ダイオードの一実施形態の構
成を示す概略断面図である。
成を示す概略断面図である。
【図２】図１の発光ダイオードの製造方法の一実施形態
を示すフローチャートである。
を示すフローチャートである。
【図３】図２のフローチャートにおけるエキスパンドを
示す概略断面図である。
示す概略断面図である。
【図４】図２のフローチャートにおける凹凸化処理及び
薄膜形成の電子顕微鏡写真（３１００倍）であり、
（Ａ）は処理前の、（Ｂ）は処理後の切断表面を倍率３
１００倍で撮影したもの、（Ｃ）は処理後の発光ダイオ
ード表面の一部を示す倍率５００倍で撮影したものであ
る。
薄膜形成の電子顕微鏡写真（３１００倍）であり、
（Ａ）は処理前の、（Ｂ）は処理後の切断表面を倍率３
１００倍で撮影したもの、（Ｃ）は処理後の発光ダイオ
ード表面の一部を示す倍率５００倍で撮影したものであ
る。
【図５】発光ダイオードの指向特性図であり、（Ａ）は
本発明による発光ダイオードの、（Ｂ）は従来の発光ダ
イオードの指向特性データである。
本発明による発光ダイオードの、（Ｂ）は従来の発光ダ
イオードの指向特性データである。
【図６】図６の発光特性を測定するための測定装置の一
例を示す概略図である。
例を示す概略図である。
１０ 発光ダイオード １２ ｐ型の半導体領域 １３ ｎ型の半導体領域 １４，１５ 電極 １６ 傾斜面 １７ 凹凸面 １８ 薄膜 ２０ 半導体チップ ２１ 粘着テープ ３０ 光測定部
Claims (16)
- 【請求項１】 ｎ型の第一の半導体領域とｐ型の第二の
半導体領域とでｐｎ接合を形成するように配置された半
導体チップと、この半導体チップの上面及び反対側の裏
面に配設された電極とを含んでおり、該半導体チップ上
面の電極以外の領域及び側面から光を取り出すように構
成された発光ダイオードにおいて、 上記電極以外の半導体チップ上面及び／又は側面が、
０．５乃至５μｍ程度の凹凸面を有すると共に、少なく
ともその凹凸面に、上記半導体チップ材料を含む化合物
の薄膜が付着していることを特徴とする、発光ダイオー
ド。 - 【請求項２】 前記ｎ型の第一の半導体領域と前記ｐ型
の第二の半導体領域が、ＧａＡｓ系半導体材料で形成さ
れていることを特徴とする、請求項１に記載の発光ダイ
オード。 - 【請求項３】 前記半導体チップ上面の凹凸面が、前記
ｎ型の第１の半導体領域で形成されたｎ層であることを
特徴とする、請求項１又は２に記載の発光ダイオード。 - 【請求項４】 少なくとも上面側の前記ｎ型の第一の半
導体領域が、その側縁部で凹凸面を有する傾斜領域を備
えたことを特徴とする、請求項１〜３の何れかに記載の
発光ダイオード。 - 【請求項５】 前記薄膜が、水酸化ヒ素を主成分とする
ヒ素化合物であることを特徴とする、請求項１に記載の
発光ダイオード。 - 【請求項６】 半導体基板上に複数の半導体層を積層さ
せて、少なくともｎ型の第一の半導体領域とｐ型の第二
の半導体領域とがｐｎ接合を形成するように配設された
複数個の半導体チップを形成する第一の段階と、 上記半導体チップの上面及び裏面に電極を形成する第二
の段階と、 上記半導体チップの電極以外の上面領域及び／又は側面
を表面粗さが０．５乃至５．０μｍ程度となるように凹
凸化すると共に、その凹凸化された表面に半導体チップ
材料を含む化合物の薄膜を付着させる第三の段階と、を
含んでいることを特徴とする、発光ダイオードの製造方
法。 - 【請求項７】 前記ｎ型の第一の半導体領域と前記ｐ型
の第二の半導体領域を、ＧａＡｓ系半導体材料で形成す
ることを特徴とする、請求項６に記載の発光ダイオード
の製造方法。 - 【請求項８】 前記凹凸化を、前記ｎ型の第１の半導体
領域で成るｎ層で形成することを特徴とする、請求項６
又は７に記載の発光ダイオードの製造方法。 - 【請求項９】 前記薄膜が、水酸化ヒ素を主成分とする
ヒ素化合物であることを特徴とする、請求項６に記載の
発光ダイオードの製造方法。 - 【請求項１０】 前記第三の段階にて、凹凸化及び薄膜
形成が、電極と反応せず半導体チップ材料とのみ反応す
る薬液によって行なわれることを特徴とする、請求項６
に記載の発光ダイオードの製造方法。 - 【請求項１１】 前記薬液が、硝酸水溶液であることを
特徴とする、請求項１０に記載の発光ダイオードの製造
方法。 - 【請求項１２】 前記第三の段階の前に、半導体基板を
切断して、各半導体チップ毎に分離する第四の段階を備
えていることを特徴とする、請求項６に記載の発光ダイ
オードの製造方法。 - 【請求項１３】 前記第四の段階にて、切断された各半
導体チップが互いに切断面長以上の間隔で固定されてい
ることを特徴とする、請求項１２に記載の発光ダイオー
ドの製造方法。 - 【請求項１４】 前記第四の段階にて、半導体基板の裏
面に粘着テープが貼着された後半導体基板の切断が行な
われ、さらにその後、粘着テープが伸長されることによ
り、各半導体チップが互いに３０μｍ以上の間隔を備え
ることを特徴とする、請求項１２又は１３に記載の発光
ダイオードの製造方法。 - 【請求項１５】 前記第三の段階における凹凸化及び薄
膜形成が、少なくとも半導体チップの上面及び／又は側
面を、１５乃至８０重量％の硝酸水溶液に１秒以上浸漬
することにより行なわれることを特徴とする、請求項
６，１０又は１１に記載の発光ダイオードの製造方法。 - 【請求項１６】 前記薄膜が、凹凸化の際に前記硝酸水
溶液中に溶解した半導体チップ材料が硝酸水溶液中で反
応して化合物となって、凹凸化された半導体チップの上
面及び／又は側面に付着することを特徴とする、請求項
６，１０，１１又は１５に記載の発光ダイオードの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20339799A JP4189710B2 (ja) | 1999-07-16 | 1999-07-16 | 発光ダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20339799A JP4189710B2 (ja) | 1999-07-16 | 1999-07-16 | 発光ダイオードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036129A true JP2001036129A (ja) | 2001-02-09 |
| JP4189710B2 JP4189710B2 (ja) | 2008-12-03 |
Family
ID=16473379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20339799A Expired - Lifetime JP4189710B2 (ja) | 1999-07-16 | 1999-07-16 | 発光ダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4189710B2 (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359399A (ja) * | 2001-05-31 | 2002-12-13 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法及び発光素子 |
| US6956241B2 (en) | 2002-04-05 | 2005-10-18 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element with improved light extraction efficiency |
| JP2006523953A (ja) * | 2003-04-15 | 2006-10-19 | ルミナス ディバイシズ インコーポレイテッド | 発光素子 |
| KR100702430B1 (ko) * | 2005-10-14 | 2007-04-03 | 나이넥스 주식회사 | 발광다이오드 패키지 및 그의 제조 방법 |
| WO2008020819A1 (en) * | 2006-08-16 | 2008-02-21 | Tinggi Technologies Private Limited | Improvements in external light efficiency of light emitting diodes |
| WO2008065929A1 (en) * | 2006-11-30 | 2008-06-05 | Shin-Etsu Handotai Co., Ltd. | Process for producing light emitting element |
| JP2009177212A (ja) * | 2009-05-11 | 2009-08-06 | Sanyo Electric Co Ltd | 発光素子およびその製造方法 |
| US7667224B2 (en) * | 2005-03-09 | 2010-02-23 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and semiconductor light emitting apparatus |
| US7763477B2 (en) | 2004-03-15 | 2010-07-27 | Tinggi Technologies Pte Limited | Fabrication of semiconductor devices |
| KR101023480B1 (ko) | 2008-12-16 | 2011-03-21 | 광전자 주식회사 | 오염 방지막이 형성된 엘이디 칩 및 그 제조 방법 |
| CN102074628A (zh) * | 2009-10-22 | 2011-05-25 | Lg伊诺特有限公司 | 发光器件、发光器件封装和照明系统 |
| US8004001B2 (en) | 2005-09-29 | 2011-08-23 | Tinggi Technologies Private Limited | Fabrication of semiconductor devices for light emission |
| KR101072172B1 (ko) | 2009-05-04 | 2011-10-10 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| US8034643B2 (en) | 2003-09-19 | 2011-10-11 | Tinggi Technologies Private Limited | Method for fabrication of a semiconductor device |
| US8067269B2 (en) | 2005-10-19 | 2011-11-29 | Tinggi Technologies Private Limted | Method for fabricating at least one transistor |
| US8124994B2 (en) | 2006-09-04 | 2012-02-28 | Tinggi Technologies Private Limited | Electrical current distribution in light emitting devices |
| US8232566B2 (en) | 2009-05-04 | 2012-07-31 | Lg Innotek Co., Ltd. | Light emitting device, package, and system |
| US8309377B2 (en) | 2004-04-07 | 2012-11-13 | Tinggi Technologies Private Limited | Fabrication of reflective layer on semiconductor light emitting devices |
| US8329556B2 (en) | 2005-12-20 | 2012-12-11 | Tinggi Technologies Private Limited | Localized annealing during semiconductor device fabrication |
| KR101280400B1 (ko) * | 2010-02-09 | 2013-07-01 | 에피스타 코포레이션 | 광전 소자 및 그 제조방법 |
| US9006774B2 (en) | 2010-02-09 | 2015-04-14 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| US9136436B2 (en) | 2010-02-09 | 2015-09-15 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| CN105185883A (zh) * | 2015-10-12 | 2015-12-23 | 扬州乾照光电有限公司 | 侧壁粗化的AlGaInP基LED及其制造方法 |
| US9640728B2 (en) | 2010-02-09 | 2017-05-02 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| US10205059B2 (en) | 2010-02-09 | 2019-02-12 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
-
1999
- 1999-07-16 JP JP20339799A patent/JP4189710B2/ja not_active Expired - Lifetime
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359399A (ja) * | 2001-05-31 | 2002-12-13 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法及び発光素子 |
| US6956241B2 (en) | 2002-04-05 | 2005-10-18 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element with improved light extraction efficiency |
| JP2006523953A (ja) * | 2003-04-15 | 2006-10-19 | ルミナス ディバイシズ インコーポレイテッド | 発光素子 |
| US8034643B2 (en) | 2003-09-19 | 2011-10-11 | Tinggi Technologies Private Limited | Method for fabrication of a semiconductor device |
| US7763477B2 (en) | 2004-03-15 | 2010-07-27 | Tinggi Technologies Pte Limited | Fabrication of semiconductor devices |
| US8309377B2 (en) | 2004-04-07 | 2012-11-13 | Tinggi Technologies Private Limited | Fabrication of reflective layer on semiconductor light emitting devices |
| US7667224B2 (en) * | 2005-03-09 | 2010-02-23 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and semiconductor light emitting apparatus |
| US8004001B2 (en) | 2005-09-29 | 2011-08-23 | Tinggi Technologies Private Limited | Fabrication of semiconductor devices for light emission |
| KR100702430B1 (ko) * | 2005-10-14 | 2007-04-03 | 나이넥스 주식회사 | 발광다이오드 패키지 및 그의 제조 방법 |
| US8067269B2 (en) | 2005-10-19 | 2011-11-29 | Tinggi Technologies Private Limted | Method for fabricating at least one transistor |
| US8329556B2 (en) | 2005-12-20 | 2012-12-11 | Tinggi Technologies Private Limited | Localized annealing during semiconductor device fabrication |
| US8395167B2 (en) | 2006-08-16 | 2013-03-12 | Tinggi Technologies Private Limited | External light efficiency of light emitting diodes |
| WO2008020819A1 (en) * | 2006-08-16 | 2008-02-21 | Tinggi Technologies Private Limited | Improvements in external light efficiency of light emitting diodes |
| US8124994B2 (en) | 2006-09-04 | 2012-02-28 | Tinggi Technologies Private Limited | Electrical current distribution in light emitting devices |
| TWI408830B (zh) * | 2006-11-30 | 2013-09-11 | Shinetsu Handotai Kk | Manufacturing method of light emitting element |
| JP2008140926A (ja) * | 2006-11-30 | 2008-06-19 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法 |
| WO2008065929A1 (en) * | 2006-11-30 | 2008-06-05 | Shin-Etsu Handotai Co., Ltd. | Process for producing light emitting element |
| KR101023480B1 (ko) | 2008-12-16 | 2011-03-21 | 광전자 주식회사 | 오염 방지막이 형성된 엘이디 칩 및 그 제조 방법 |
| US8232566B2 (en) | 2009-05-04 | 2012-07-31 | Lg Innotek Co., Ltd. | Light emitting device, package, and system |
| KR101072172B1 (ko) | 2009-05-04 | 2011-10-10 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| JP2009177212A (ja) * | 2009-05-11 | 2009-08-06 | Sanyo Electric Co Ltd | 発光素子およびその製造方法 |
| CN102074628A (zh) * | 2009-10-22 | 2011-05-25 | Lg伊诺特有限公司 | 发光器件、发光器件封装和照明系统 |
| KR101134731B1 (ko) | 2009-10-22 | 2012-04-13 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| US8669586B2 (en) | 2009-10-22 | 2014-03-11 | Lg Innotek Co., Ltd. | Light emitting device, light emitting device package, and lighting system |
| US9006774B2 (en) | 2010-02-09 | 2015-04-14 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| US8474233B2 (en) | 2010-02-09 | 2013-07-02 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| JP2015039022A (ja) * | 2010-02-09 | 2015-02-26 | 晶元光電股▲ふん▼有限公司 | 光電素子及びその製造方法 |
| KR101280400B1 (ko) * | 2010-02-09 | 2013-07-01 | 에피스타 코포레이션 | 광전 소자 및 그 제조방법 |
| US9136436B2 (en) | 2010-02-09 | 2015-09-15 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| US9385272B2 (en) | 2010-02-09 | 2016-07-05 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| US9640728B2 (en) | 2010-02-09 | 2017-05-02 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| US10084115B2 (en) | 2010-02-09 | 2018-09-25 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| US10205059B2 (en) | 2010-02-09 | 2019-02-12 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| US10580937B2 (en) | 2010-02-09 | 2020-03-03 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| US10749077B2 (en) | 2010-02-09 | 2020-08-18 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| CN105185883A (zh) * | 2015-10-12 | 2015-12-23 | 扬州乾照光电有限公司 | 侧壁粗化的AlGaInP基LED及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4189710B2 (ja) | 2008-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001036129A (ja) | 発光ダイオード及びその製造方法 | |
| JP6917417B2 (ja) | 光電素子及びその製造方法 | |
| JP2953468B2 (ja) | 化合物半導体装置及びその表面処理加工方法 | |
| JP3239774B2 (ja) | ３族窒化物半導体発光素子の基板分離方法 | |
| JP5250856B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP4020977B2 (ja) | 光放射デバイスの製造方法 | |
| US20120135553A1 (en) | Method for Manufacture of Bright GaN LEDs Using a Selective Removal Process | |
| US20070221927A1 (en) | Light-emitting diode and method for manufacturing the same | |
| TWI401823B (zh) | 發光二極體元件的製造方法 | |
| JP2009218569A (ja) | Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法 | |
| JP2007258672A (ja) | 発光ダイオード及びその製造方法 | |
| JP2011171327A (ja) | 発光素子およびその製造方法、並びに発光装置 | |
| KR100762003B1 (ko) | 수직구조 질화물계 발광다이오드 소자의 제조방법 | |
| JP2007042857A (ja) | 半導体発光素子と半導体素子の製造方法及び半導体発光装置 | |
| JP2001274458A (ja) | 半導体発光装置及びその製造方法 | |
| JP2005302804A (ja) | 発光ダイオード及びその製造方法 | |
| JP2008071910A (ja) | 窒化物半導体発光ダイオード素子およびその製造方法 | |
| JP3726882B2 (ja) | 発光ダイオードの製造方法 | |
| JP3489395B2 (ja) | 半導体発光素子 | |
| JP2000260760A (ja) | ウェーハ及び半導体装置の製造方法 | |
| JP2002359399A (ja) | 発光素子の製造方法及び発光素子 | |
| JPH11354837A (ja) | 発光ダイオードおよびその製造方法 | |
| JPS60960B2 (ja) | 窒化ガリウム発光素子アレイの製造方法 | |
| CN107735870B (zh) | 发光组件以及发光组件的制造方法 | |
| US8536599B2 (en) | Semiconductor light emitting device and method of fabricating thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060811 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080627 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4189710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |