KR101280400B1 - 광전 소자 및 그 제조방법 - Google Patents

Abstract

광전 반도체 소자는, 기판; 상기 기판에 형성되고, 제1 시트저항값, 제1 두께 및 제1 불순물 농도를 가지는 제1 윈도우층; 제2 시트저항값, 제2 두께 및 제2 불순물 농도를 가지는 제2 윈도우층; 및 상기 제1 윈도우층 및 상기 제2 윈도우층 사이에 형성된 반도체 시스템을 포함하고, 그 중 상기 제2 윈도우층과 상기 반도체 시스템은 서로 다른 반도체 재료를 포함하며, 상기 제2 시트저항값은 상기 제1 시트저항값보다 낮다.

Description

광전 소자 및 그 제조방법 {OPTOELECTRONIC DEVICE AND THE MANUFACTURING METHOD THEREOF}

본 발명은 광전 소자 및 그 제조방법에 관한 것이다.

최근 에너지를 절약하고 이산화탄소의 배출을 감소하는 이슈가 점차 중시되고 있으며, 발광다이오드는 백라이트 및 조명의 응용분야에서 더욱 중요해지고 있어 각종 발광다이오드의 광적출 효율을 증가시키는 방법이 점차적으로 제기되고 있다. 여러 가지 방법을 통해서 광적출 효율을 증가시킬 수 있는데, 그 중 한 방법은 에피택시 성장의 품질을 개선하여 전자와 정공(electron hole)의 결합가능성을 증가시킴으로써 내부양자효율(IQE)을 향상시키는 것이다. 다른 방법은 발광다이오드가 생성한 광선을 효과적으로 추출하지 못하여, 일부 광선이 전반사로 인해 발광다이오드 내부에 국한되어 반복적으로 반사 또는 굴절되어 최종적으로 전극 또는 발광층에 의해 흡수되므로, 휘도를 높이는 것이다. 그러므로 표면을 거칠게 하거나 또는 구조의 기하형상을 변경하여 외부양자효율(EQE)을 향상시킨다. 이렇게 광적출효율(LEE)을 향상시킴으로써 발광다이오드의 휘도를 증가한다.

본 발명의 목적은 광적출 효율을 향상시키는 구조를 가진 광전 반도체 소자를 제공하는 것이다.

본 발명의 발광소자는 기판; 상기 기판에 형성되고 제1 시트저항값, 제1 두께 및 제1 불순물 농도를 가지는 제1 윈도우층; 제2 시트저항값, 제2 두께 및 제2 불순물 농도를 가지는 제2 윈도우층; 및 상기 제1 윈도우층 및 상기 제2 윈도우층 사이에 형성된 반도체 시스템을 포함한다. 그 중 상기 제2 윈도우층과 상기 반도체 시스템은 서로 다른 반도체 재료이며, 상기 제2 시트저항값은 상기 제1 시트저항값보다 낮다.

광전 반도체 소자는, 기판; 금속원소가 상기 기판상에 형성된 금속층; 상기 금속원소를 포함하는 제1 윈도우층; 및 상기 금속층과 상기 제1 윈도우층 사이에 형성된 투명도전층을 포함하고, 상기 제1 윈도우층에 있는 상기 금속원소의 농도는 1*10¹⁹cm^-3보다 작다.

광전 반도체 소자는, 기판; 상기 기판상에 형성된 n형 윈도우층; 상기 n형 윈도우층상에 형성된 반도체 시스템; 상기 반도체 시스템상에 형성된 p형 윈도우층을 포함하고, 그 중 상기 광전 반도체 소자는 구동전류밀도가 0.1~0.32mA/mil² 사이에 있을 때, 70lm/w의 발광효율을 가지며, 방출하는 광원이 호박색과 빨간색 사이에 있다.

광전 반도체 소자를 제조하는 방법은, 기판을 제공하는 단계; 상기 기판상에 반도체 시스템을 형성하는 단계; 상기 반도체 시스템상에, 상기 반도체층과 서로 다른 반도체 재료로 이루어진 윈도우층을 형성하는 단계; 및 상기 윈도우층과 상기 반도체층이 1마이크로미터(micrometer)보다 큰 폭차를 가지도록 상기 윈도우층을 제거하는 단계를 포함한다.

본 발명의 광전 소자 및 광전 소자의 제조 방법에 의하면 광적출 효율을 향싱시킬 수 있다.

도 1a~도 1h는 본 발명에 개시된 제조공정방식에 따라 본 발명의 광전 반도체 소자를 제조한 각 제조공정단계의 대응 구조를 측면에서 바라본 단면 개략도이다.
도 2는 본 발명의 광전 반도체 소자의 일 실시예를 측면에서 바라본 단면 개략도이다.
도 3은 본 발명의 광전 반도체 소자의 일 실시예에 따른 SEM도이다.
도 4는 본 발명의 광전 반도체 소자의 제1 오믹 접촉층의 평면도이다.

도 1a 내지 도 1h는 본 발명의 실시예에 따른 제조방법에서 각 단계에 대응하는 구조를 나타낸 개략도이다. 도 1a를 참고하면, 본 발명에 개시된 광전 반도체 소자를 제조하는 방식을 이용하여, 먼저 기판(101)을 제공하는데, 상기 기판(101)은 성장기판으로, 그 위에서 광전 시스템(120)을 성장시키거나 탑재한다. 상기 성장기판(101)을 구성하는 재료는 게르마늄(Ge), 갈륨비소(GaAs), 인화인듐(InP), 갈륨인(GaP), 사파이어(sapphire), 탄화규소(SiC), 규소(Si), 리튬알루미네이트(LiAlO₂), 산화아연(ZnO), 질화갈륨(GaN）, 질화알루미늄(AlN) 중의 일종 또는 그들의 조합을 포함하나, 이에 한정되지 않는다. 기판(101)을 구성하는 재료는 게르마늄(Ge), 갈륨비소(GaAs), 인화인듐(InP), 인화갈륨(GaP), 사파이어(sapphire), 탄화규소(SiC), 규소(Si), 리튬알루미네이트(LiAlO₂), 산화아연(ZnO), 질화갈륨(GaN）, 질화알루미늄(AlN), 유리, 다이아몬드(diamond), CVD다이아몬드, DLC 중의 일종 또는 그들의 조합을 포함한다.

기판(101) 상에 제1 윈도우층(111)을 형성하고, 제1 윈도우층(111)의 재료는 알루미늄(Al), 갈륨(Ga), 인듐(In), 비소(As), 인(P) 및 질소(N)로 이루어진 그룹으로부터 선택된 하나의 원소 또는 그들의 조합을 포함하는바, 예를 들면 질화갈륨(GaN) 또는 알루미늄갈륨인듐인(AlGaInP)의 반도체 화합물 또는 기타 대체 가능한 재료이다. 제1 윈도우층(111)은 도전층이며, 예를 들면 n형 또는 p형(Al_xGa_(1-x))_0.5In_0.5P이며, 그 중 0.5≤x≤0.8이다. 제1 윈도우층(111)은 서로 대응하는 두 표면을 가지고, 그 중 제1 표면과 기판(101)은 접촉하고 있다.

과도층(미도시)은 기판(101) 및 제1 윈도우층(111) 사이에 선택적으로 형성될 수 있다. 상기 과도층은 버퍼층(buffer layer)으로 기판(101) 및 제1 윈도우층(111) 사이에 개재할 수 있다. 발광다이오드의 구조에서 상기 과도층은 두층의 재료 사이의 격자가 매칭되지 않는 현상을 감소시키는데 이용된다. 다른 한편으로 상기 과도층은 단층 또는 복수 층, 2가지 재료가 조합 또는 분리된 구조일 수 있으며, 그 중 상기 과도층의 재료는 유기금속, 무기 금속 또는 반도체중의 1종일 수 있다. 상기 과도층은 또한 반사층, 열전도층, 전기 전도층, 오믹 접촉(ohmic contact)층, 변형 억제층, 응력 완화(stress realease)층, 응력 조절(stress adjustment)층, 본딩층, 파장 전환층 및 고정 구조 등으로 사용할 수 있다.

광전 시스템(120)은 제1 윈도우층(111)의 제2 표면 상에 형성되고, 광전 시스템(120)은 적어도 제1 도전상태를 갖는 제1 층(121), 전환유닛(122) 및 제2도전상태를 갖는 제2 층(123)을 포함하고, 상기 제1 층(121), 전환유닛(122) 및 제2 층(123)은 제1 윈도우층(111) 상에 차례대로 형성된다. 제1 층(121)과 제2 층(123)은 각각 단층 구조이거나 복수층 구조(복수층 구조는 2층 또는 그 이상을 가리킨다)가 될 수 있다. 제1 층(121)과 제2 층(123)은 서로 다른 도전상태, 전성, 극성을 가지거나 또는 도핑되는 원소에 따라 전자 또는 정공을 제공한다. 만약 제1 층(121)과 제2 층(123)이 (Al_XGa_(1-X))_0.5In_{0 .5}P와 같은 반도체재료의 조합으로, 0.5≤x≤0.8를 만족하는 경우, 상기 도전상태는 n형 또는 p형일 수 있다. 제1 윈도우층(111)과 제1 층(121)은 n형 도전 상태와 같은 서로 동일한 도전 상태를 가지고 있다. 제1 윈도우층(111)의 불순물 농도는 제1 층(121)의 불순물 농도보다 크며, 비교적 높은 도전율을 가지고 있다. 전환유닛(122)은 제1 층(121)과 제2층(123)의 사이에 침적되며, 전환유닛(122)은 빛에너지와 전기에너지를 서로 전환하거나 또는 전환을 유발한다. 광전 시스템(120)은 빛에너지와 전기에너지 사이의 전환을 진행하거나 이들 사이의 전환을 유발하도록 반도체 소자, 설비, 제품, 전기회로에 응용될 수 있다. 구체적으로 설명하면, 광전 시스템(120)은 발광다이오드(LED), 레이저 다이오드(LD), 태양에너지 전지, 액정표시장치 또는 유기발광다이오드 중 하나를 포함할 수 있다. 전환유닛(122)은 빛에너지를 전기에너지로 전환하고, 광전 시스템(120)은 태양 에너지 전지 또는 포토 다이오드(Photodiode)일 수 있다. 본 명세서중의 "광전 시스템"은 각 층이 모두 반도체 재료로 구성된 것에 한정하지 않고, 예를 들면 금속, 산화물, 절연재료 등과 같은 비반도체 재료로 구성될 수도 있다.

발광다이오드를 예로 들면, 방출하는 빛의 파장은 광전 시스템(120) 내의 한층 또는 복수 층의 물리 및 화학적 구성을 변화시켜 조절할 수 있다. 통상적으로 사용하는 재료는 알루미늄갈륨인듐인(AlGaInP)계, 질화알루미늄갈륨인듐(AlGaInN)계, 산화아연(ZnO)계이다. 전환유닛(122)은 싱글 헤테로구조(single heterostructure；SH), 더블 헤테로구조(double heterostructure；DH), 더블사이드 헤테로구조(double-side double heterostructure；DDH) 또는 다중 양자우물구조(multi-quantum well；MQW) 일 수 있다. 구체적으로 설명하면, 전환유닛(122)은 복수 개의 장벽층 및 양자우물층이 서로 적층되어 있는 다중 양자우물구조를 포함하고, 각 장벽층은 Al_yGa_(1-y))_0.5In_{0 .5}P를 포함하고, 그 중 0.5 ≤y≤0.8이며, 각 양자우물층은 In_{0 .5}Ga_{0 .5}P를 포함한다. 그밖에, 또한 장벽층과 양자우물층의 수를 변화시키거나 장벽층의 구성을 변화시켜 방출하는 빛의 파장을 조절할 수 있으며, 예를 들면 빨간색의 파장은 600~630 범위에 있으며, y는 대략 0.7이며, 호박색 파장은 580~600nm 범위에 있으며, y는 대략 0.55안팎이다.

제2 윈도우층(112)은 광전 시스템(120)의 제1 표면에 형성되고, 그 재료는 알루미늄(Al), 갈륨(Ga), 인듐(In), 비소(As), 인(P), 질소(N)로부터 선택된 하나 이상의 원소를 포함하거나 또는 그들의 조합을 포함한다. 예를 들면, 질화갈륨(GaN), 알루미늄갈륨인듐인(AlGaInP) 또는 다른 임의의 사용하기 적합한 재료를 포함한다. 제2 윈도우층(112)은 광전 시스템(120) 또는 제2 층(123)과 서로 다른 하나 이상의 재료를 포함한다. 바람직하게는 제2 윈도우층(112)은 제2 층(123)과 서로 동일한 도전상태인 p형 갈륨인(GaP)층을 가지고 있다. 다른 일 실시예에서, 제2 윈도우층(112)의 측벽 및/또는 광전 시스템(120)은 직교일 필요가 없으며, 도 3에 도시한 것과 같은 경사각을 가질 수 있다.

마지막으로, 제1 오믹 접촉층(130)은 제2 윈도우층(112)상에 형성되고, 제1 오믹 접촉층(130)의 재료는 도전 재료로서, 베릴륨금(BeAu), 게르마늄골드(GeAu)와 같은 합금층이며, 도 1a에 도시한 제1 적층구조(10)를 형성한다. 도 4에 도시한 바와 같이, 그 중 제1 오믹 접촉층(130)은 전극(131)으로부터 가장자리로 연장된 복수 개의 핑거 전극(132)을 포함한다. 제1 합금화 과정온도는 300~500℃이거나 또는 그 이상이며, 제1 오믹 접촉층(130)과 제2 윈도우층(112) 사이에 오믹 접촉을 형성한다. 상기 합금화의 세부과정은 합금기술분야에서 잘 알려져 있다.

이어서 도 1b에 도시한 바와 같이, 제1 오믹 접촉층(130) 및 제2 윈도우층(112)상에 유리 재질로 된 임시 기판(120)을 접합한다. 도 1c에 도시한 바와 같이, 기판(101)을 제거하여, 제1 윈도우층(111)의 제1 표면을 노출시킨다.

그리고 제2 오믹 접촉층(140)을 제1 윈도우층(111)의 제1 표면에 형성한다. 제2 오믹 접촉층(140)의 재료는 도전재료이며, 베릴륨금(BeAu), 게르마늄골드(GeAu)와 같은 합금층이다. 도 1d에 도시한 바와 같이, 그 중 제2 오믹 접촉층(140)은 복수 개의 2차원 점전극어레이를 포함하고, 이러한 점전극어레이는 수직방향에서 제1 오믹 접촉층(130)의 제1 적층구조(10) 및 핑거 전극(132)과 중첩되지 않는 것이 바람직하며, 바람직한 전류분산효과를 가진다. 제2 합금화 과정온도는 300~500℃이거나 또는 그 이상이며, 제2 오믹 접촉층(140)과 제1 윈도우층(111) 사이에 오믹 접촉을 형성한다. 상기 합금화의 세부과정은 합금기술분야에서 잘 알려져 있다.

전자빔(electron beam) 또는 스퍼터링을 이용하여 제2 오믹 접촉층(140)을 덮는 투명도전층(141)을 형성하고, 그 중 투명도전층(141)의 재질은 금속산화물을 포함하며, ITO(indium-tin-Oxide), 산화카드뮴주석(CTO), 안티몬산화주석(ATO), 산화인듐아연(IZO), 산화아연알루미늄 및 아연주석산화물로부터 선택된 하나이상의 재료로서, 그 두께는 대략 0.005㎛~0.6㎛, 0.005㎛~0.5㎛, 0.005㎛~0.4㎛, 0.005㎛~0.3㎛, 0.005㎛~0.2㎛, 0.2㎛~0.5㎛, 0.3㎛~0.5㎛, 0.5㎛~0.4㎛, 0.2㎛~0.4㎛ 또는 0.3㎛~0.2㎛이다.

도 1e에 도시한 바와 같이, 반사층(150)은 투명도전층(141)상에 형성되고, 그 재료는 도전재료이며, 은과 같은 금속을 포함한다. 그런 다음, 도 1f에 도시한 바와 같이, 금속층(160)을 결합층으로 이용하여, 반사층(150)을 지지 기판(103)상에 결합시킨다. 본 실시예에서, 지지 기판(103)은 실리콘을 포함한다. 금속층(160)은 다음 그룹으로부터 선택된 하나 이상을 포함하는바, 예를 들면, 금, 주석, 납, 골드인듐(InAu), 골드주석(AuSn) 및 그들의 합금이다.

임시 기판(102)을 제거하고, 제1 오믹 접촉층(103)과 제2 윈도우층(112)을 노출시키고, 지지 기판(103) 상에 리소그래피를 이용하여 복수 개의 결정립 구역(미도시)을 식각해 낸다. 그 중, 식각에 이용되는 식각제는, 건식 식각일 경우 불소 또는 염소를 포함하며, 상기 식각제로 제2 윈도우층(112)을 식각하는 속도는 광전 시스템(120)을 식각하는 속도보다 상대적으로 빠르며, 이럴 경우 광전 시스템(120) 또는 제2 층(123)의 표면에 제1 에칭플랫폼(S1)을 형성할 수 있다. 도 1g에 도시한 바와 같이, 광전 시스템(120)과 제2 층(123)의 폭은 제2 윈도우층(112)의 폭보다 크다. 제1 윈도우층(111) 상에 제2 에칭플랫폼(S2)을 형성하며, 제1 윈도우층(111)의 저부의 폭은 광전 시스템(120) 또는 제1 층(121)보다 크다.

그리고, 제2 윈도우층(112)에 대해 습식 식각(WET ETCHING)을 진행하는데, 적어도 제2 윈도우층(112)의 노출표면 및 측벽에 거친 구조가 형성하게 된다. 그 중 불화수소산(HF), 질산(HNO₃)과 아세트산(빙초산)을 혼합한 식각액은, 제2 윈도우층(112)에 대한 식각속도가 광전 시스템(120)의 식각속도보다 상대적으로 빠르므로 폭차 L1을 형성하는데, L1은 제1 에칭플랫폼(S2)의 폭에 비해 더욱 확대되었다. 도 1h 또는 도 3에 도시한 바와 같이, 제2 윈도우층(112)은 광전 시스템(120)에 비해 표면거칠기가 더욱 크며, 그 중 폭차 L1은 1마이크로미터보다 크거나 또는 10마이크로미터보다 작다.

마지막으로, 제1 패드(171)는 제1 오믹 접촉층(130) 상에 형성되고, 제2 패드(172)는 지지 기판(103)에 형성된다. 도 2에 도시한 바와 같이, 부동화층(180)은 제2 윈도우층(112) 및 제1 오믹 접촉층(130)을 덮어 광전 반도체 소자를 형성한다. 부동화층(180)을 보호층으로 하여, 광전 반도체 소자를 보호함으로써 수분 또는 기계 손실과 같은 환경으로 인한 손상을 방지한다. 광전 반도체 소자의 주사 전자 현미경 사진은 도 3에 도시한 것과 같다.

본 발명의 일 실시예에 따르면, 제1 윈도우층(111)은 (Al_XGa_(1-X))_0.5In_{0 .5}P와 같은 반도체 재료를 포함하며, 그 중 0.5≤x≤0.8이다. 반사층(150)은 은과 같은 금속원소를 포함하며, 제1 합금 처리과정과 제2 합금 처리과정을 거친 후에야 비로서 형성되므로, 반사층의 금속원소가 제1 윈도우층(111)으로 확산되는 것을 방지한다. 제1 윈도우층(111)은 반도체재료를 포함하며, 제1 층(121)의 재료와 서로 동일한 조성을 갖는 것이 바람직하다. 본 발명의 다른 일 실시예에 있어서 제1 윈도우층(111)의 금속원소의 농도는 1*10¹⁹cm^-3보다 작다. 금속원소의 농도가 1*10¹⁷cm^-3보다 작고, 1*10¹⁶cm^-3보다 큰 것이 바람직하다. 이러한 조건을 만족할 경우 반사층(150)의 열화(劣化)를 낮추고, 반사층(150)이 90%보다 큰 반사율을 갖게 된다.

표 1은 본 발명에 개시된 광전 소자로 측정한 광학효율을 나타내고 있다. 광전 소자는 10mil²와 같은 작은 사이즈의 칩이다. 20mA 또는 0.2mA/mil²의 구동전류하에서, 광학효율은 70lm/w에 도달한다. 광전 소자의 사이즈가 14mil²의 칩일 때, 20mA 또는 0.1mA/mil²의 구동전류하에서, 광학효율은 100lm/w에 도달한다. 광학 소자의 사이즈가 28mil²의 칩일 때, 250mA 또는 0.32mA/mil²의 구동전류하에서, 광학효율은 106lm/w에 도달한다. 광전 소자가 42mil²와 같은 큰 사이즈의 칩일 때, 350mA 또는 0.2mA/mil²의 구동전류하에서, 광학효율은 121lm/w에 도달한다. 표 1의 광전 소자로부터 볼 수 있듯이, 현재 개시된 광학효율은 구동전류밀도가 0.1~0.32mA/mil²하에서, 적어도 70lm/w 또는 적어도 100lm/w에 도달한다.

광학 소자에 따른 광학효율 테이블

칩사이즈[mil2]	조작전류[mA]	전류밀도 [mA/mil2]	광학효율 [lm/w]	주발광파장 [nm]
10	20	0.2	~70	~620
14	20	~0.1	~90	~620
28	250	~0.32	~106	~613
42	350	~0.2	~121	~613

본 발명의 실시예에 따른 광학 소자에 있어서, 제1 윈도우층(111)의 시트저항값이 제2 윈도우층(112)의 시트저항값보다 크다. 그밖에, 제2 오믹 접촉층(140)과 제1 오믹 접촉층(130)은 수직방향에서 중첩되지 않는다. 그러므로 구동전류는 제2 오믹 접촉층(140)의 부근에 집중된다. 광전 반도체 소자가 방출하는 광선은 제2 오믹 접촉층(140)의 영역에 대응되므로, 제1 오믹 접촉층(130)의 영역에 의해 차단되지 않는다. 그러므로 전류차단작용을 하며, 횡방향 전류의 확산에 유리하다.

그밖에 본 발명에 개시된 실시예에 따르면, 제1 윈도우층(111)의 불순물 농도는 제2 윈도우층(112)보다 낮으며, 제1 윈도우층(111)의 시트저항값은 제2 윈도우층(112)보다 낮다. 본 발명의 다른 일 실시예에 따르면, 제1 윈도우층(111)은 하나의 n형 불순물을 포함하며, 그 불순물 농도는 1*10¹⁷~5*10¹⁷cm^{- 3}안팎이며, 제2 윈도우층(112)은 p형 불순물을 포함하며, 그 불순물 농도는 대략 1*10¹⁸~5*10¹⁸cm^-3이며, 제1 윈도우층(111)보다 높다. 본 발명의 또 다른 실시예에 따르면, 제1 윈도우층(111) 두께는 1~5마이크로미터로서 5~20마이크로미터의 제2 윈도우층(112)의 두께보다 작다.

본 발명의 일 실시예에 있어서, 제2 윈도우층(112)의 측벽표면이 거친 구조이므로 빛을 횡방향으로 적출할 수 있다. 상기 칩 영역은 직사각형 형상으로, 더욱 우수한 발광효율을 가질 수 있다. 상기의 직사각형의 길이와 너비의 비율은 1.5:1~10:1이다.

여기서 주의 해야 할 것은, 상기 각 실시예는 실제제품의 비율에 따라 제작한 것이 아니다. 본 발명에 예시한 각 실시예는 단지 본 발명을 설명하기 위한 것일 뿐, 본 발명의 범위를 한정하지 않는다. 해당 기술분야의 당업자가 본 발명의 정신 및 범위를 벗어나지 않은 범위내에서, 본 발명에 대하여 수정 및 변경할 수 있다.

10: 제1 적층구조
101: 기판
102: 지지 기판
103: 지지 기판
111: 제1 윈도우층
112: 제2 윈도우층
120: 광전 시스템
121: 제1 층
122: 전환유닛
123: 제2 층
130: 제1 오믹 접촉층(ohmic contact layer)
131: 전극
132: 핑거 전극(Finger electrode)
140: 제2 오믹 접촉층
150: 반사층
160: 금속층
171: 제1 패드
172: 제2 패드
180: 부동화층
S1: 제1 에칭플랫폼
S2: 제1 에칭플랫폼
LI: 폭차

Claims (20)

1. 기판;
   상기 기판에 형성되고, 제1 시트 저항값, 제1 두께 및 제1 불순물 농도를 가지는 제1 윈도우층;
   제2 시트 저항값, 제2 두께 및 제2 불순물 농도를 가지는 제2 윈도우층;
   상기 제1 윈도우층과 상기 제2 윈도우층 사이에 형성되고, 제1 도전상태를 가지는 제1 반도체층;
   상기 제1 윈도우층과 상기 제2 윈도우층 사이에 형성되고, 제2 도전상태를 가지는 제2 반도체층;
   상기 제1 반도체층과 제2 반도체층 사이에 형성된 전환유닛; 및
   상기 제2 윈도우층 상에 형성된 전극
   을 포함하며,
   상기 제2 윈도우층은 상기 제1 반도체층, 상기 제2 반도체층 및 상기 전환유닛의 반도체 재료와 상이한 반도체 재료를 포함하며, 상기 제2 시트 저항값은 상기 제1 시트 저항값보다 낮은,
   광전 소자.
2. 제1항에 있어서,
   상기 제2 윈도우층의 폭과 상기 제2 반도체층의 폭은 폭차를 가지며, 상기 폭차는 1 마이크로미터보다 큰,
   광전 소자.
3. 제1항에 있어서,
   상기 제2 두께는 상기 제1 두께보다 크거나, 또는 상기 제2 불순물 농도는 상기 제1 불순물 농도보다 큰,
   광전 소자.
4. 제1항에 있어서,
   상기 제2 윈도우층의 상부 표면 및 측벽은 요철이 있는 평면인,
   광전 소자.
5. 제1항에 있어서,
   상기 제2 윈도우층은 p-타입 반도체 재료를 포함하는,
   광전 소자.
6. 제1항에 있어서,
   상기 기판과 상기 제1 윈도우층 사이에 형성된 투명도전층을 더 포함하는
   광전 소자.
7. 제6항에 있어서,
   상기 투명도전층은 금속산화물을 더 포함하는,
   광전 소자.
8. 제7항에 있어서,
   상기 기판과 상기 투명도전층 사이에 형성된 금속 반사층을 더 포함하는
   광전 소자.
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images